CN111882064A - 基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统 - Google Patents

基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统 Download PDF

Info

Publication number
CN111882064A
CN111882064A CN202010768028.5A CN202010768028A CN111882064A CN 111882064 A CN111882064 A CN 111882064A CN 202010768028 A CN202010768028 A CN 202010768028A CN 111882064 A CN111882064 A CN 111882064A
Authority
CN
China
Prior art keywords
neuron
memristor
pulse
neurons
inhibitory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010768028.5A
Other languages
English (en)
Other versions
CN111882064B (zh
Inventor
王蕾
曲连华
李石明
康子扬
田烁
陈小帆
丁东
冯权友
赵振宇
徐炜遐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202010768028.5A priority Critical patent/CN111882064B/zh
Publication of CN111882064A publication Critical patent/CN111882064A/zh
Application granted granted Critical
Publication of CN111882064B publication Critical patent/CN111882064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Abstract

本发明公开了一种基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统,本发明方法中脉冲神经网络中学习层的激活型神经元从输入层接收脉冲并在STDP的规则下进行学习时,还包括通过基于忆阻器实现的突触与一个或多个激活型神经元相连的抑制型神经元执行横向抑制的步骤:若抑制型神经元被来自突触的电流激活,则抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲以实现横向抑制。本发明采用忆阻器来作为突触来实现横向抑制和平衡机制,可提高网络的可扩展性,并有效利用忆阻器的固有器件优势降低非监督SNN网络实现的硬件复杂度和功耗。

Description

基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统
技术领域
本发明涉及脉冲神经网络的硬件实现技术,具体涉及一种基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统。
背景技术
脉冲神经网络(spiking neural network, SNN)是一种仿生性的神经网络模型,在实现低功耗、高效率的智能系统上具有广阔的前景。
SNN的基本组成单元包括脉冲神经元(spiking neuron)和突触(synapse),脉冲神经元是计算单元,突触是脉冲神经元之间的连接,也是神经元之间传递信息的通道,传递信息的载体是脉冲信号(spike),脉冲信号由一个神经元发出经过突触传达到另外一个神经元。脉冲神经元通过突触接收来自其他脉冲神经元的脉冲信号,通过自身动态方程的计算得到新的神经元状态,当神经元的状态变量超过一定的阈值就会进入激活状态,并向外发射一次脉冲信号;突触是神经元之间的连接,可以将前级神经元发送出来的脉冲信号传递给后级,根据接受到脉冲信号后给后级神经元带来的作用,突触可以分为激活型突触和突触,激活型突触接受到前级脉冲信号后会对后级神经元产生正向的激励作用,促使其激活;相反,突触在接受到前级脉冲信号后会对后级神经元产生反向的抑制作用,抑制其激活。另外,因为突触传递脉冲信号的能力有差异,就会在前级脉冲信号上施加一个倍数因子再传递给后级神经元,突触传递脉冲信号强弱的能力称之为权重(weight)。
脉冲神经元通过突触相互连接构成网络,网络可以接收外界输入脉冲信号并产生响应,通常情况下,输入不同网络中脉冲神经元的响应是不同的,或者说神经元的状态是不同的。SNN接收来自外界输入产生不同响应的模型可以用公式(1)表示:
z= f(x) (1)
上式中,x代表输入脉冲信号,z代表SNN的响应,f(x)就是SNN网络对输入脉冲信号x的处理或者说映射。
SNN最常见的应用是分类,给SNN输入不同的种类的激励,通过判断SNN的响应可以推断出输入激励的种类,相同类别的输入激励通过SNN后可以产生相同的输出响应,不同的类别的输入激励通过SNN后产生不同的响应,从而实现分类任务,或者说模式识别(patternrecognition)。SNN的这种分类能力是由整个网络的突触构建的,因为突触都是有权重的,包括输入连接到SNN网络的突触都是有权重的,所以不同的输入会在SNN中产生不同的响应。
SNN模型有多种网络结构模型,其中一种是前向传播网络结构(feed-forwardneural network, FNN),FNN结构的SNN是一种分层结构,每一层有一定数量的脉冲神经元,相邻层之间通过突触连接,连接的形式又分为全连接和卷积连接。全连接是指后级的神经元与前一层所有的神经元都有突触连接,接收浅层所有神经元发来的脉冲信号,进行信息整合;在卷积连接结构中,后级的神经元只与前一层部分神经元有连接,这部分神经元在空间位置上是相邻的,通常是在3X3或4X4这样的网格中,这个网格也称之为感受野(receptive filed, RF),且不同的后级神经元接收来自不同位置RF的前级神经元的脉冲。
具有一定网络结构和突触连接的SNN 还不具备学习能力, 不能实现特定的应用,实现SNN的学习能力需要有学习算法来训练SNN。所谓的训练时指调整神经元之间连接的权值,使得网络整体的权值代表的模式是对特定类别的输入有选择性的。
SNN的训练方法主要分为两类,一类是监督型的学习算法(supervisedlearning),一类是非监督学习算法(unsupervised learning)。监督学习算法在训练时需要通过每个训练样本对应的标签(label)来和SNN的输出做对比,通过对比后得到的误差来修正SNN的权值;另一种非监督学习算法则不需要标签,仅仅使用样本输入就可以修正SNN的权值,使其对特定的输入模式具有分类和识别能力。目前SNN的非监督训练方法主要是指基于脉冲时序依赖可塑性(spike-timing dependent plasticity, STDP)学习机制,STDP也是启发自生物神经系统。顾名思义,STDP是根据脉冲的时序关系来更新权值的。具体机制是:在一定的时间窗口内,当突触前神经元发生脉冲的时间早于突触后神经元发射脉冲的时间,则增加该突触的权重,反之,突触前神经元发生脉冲的时间晚于突触后神经元发射脉冲的时间,则减少该突触的权重。计算神经科学家给STDP机制的解释是:突触前神经元发生脉冲的时间早于突触后神经元发射脉冲的时间,说明突触前神经元和突触后神经元之间的激活是存在因果关系的,所以应该加强前后神经元之间的连接;反之,如果存在反因果关系,应该减弱前后神经元之间的连接。
另外,基于STDP的SNN在实现无监督学习过程中需要横向抑制(lateralinhibition)和平衡机制(homeostasis)的两个生物启发机制的支持。横向抑制和平衡机制的组合称之为竞争学习机制。在非监督学习过程中,当一个神经元已经响应输入模式时,横向抑制会阻止同层中其他神经元激活,从而使得同一层中的神经元学习不同的模式;另外,由于输入模式和初始突触权重的不均匀性,一部分神经元将被较早地被激活,并优先其他神经元更快地学习,然后进入正向循环更多地被激活,而且由于横向抑制的存在,激活频率高的神经元将通过横向抑制来主导学习过程,激活频率低的神经元将被抑制得不到学习机会,因此平衡机制被加入用于减少不均匀性,抑制放电频率高的神经元并增强放电频率低的神经元,以确保同一层中的每个神经元都有相同的激活和学习机会。
然而,现有实现横向抑制的方法需要与学习神经元数量的平方成正比的连接,限制了网络的可扩展性;现有的平衡机制硬件解决方案要求每个学习神经元具有复杂的电路来调节神经元的阈值,这造成了代价巨大的硬件复杂度。
忆阻器是一种非易失性的可变电阻器件。忆阻器的电导值可以通过在器件两端施加电压改变,通过施加正向电压(或电流)可以增加忆阻器的电导值;反之,通过施加反向的电压(或电流)可以降低忆阻器的电导值。忆阻器的电阻非易失特性和可变特性与生物突触的记忆能力和可塑性具有固有的相似性,相比于用晶体管搭建的突触电路,忆阻器构造的突触在面积、功耗、可扩展性方面都具有很强的优势,因此忆阻器在SNN中突触的应用是学术界和工业界一个重要的发展方向。
发明内容
本发明要解决的技术问题:针对现有技术的上述问题,提供一种基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统,本发明采用忆阻器来作为突触来实现横向抑制和平衡机制,可提高网络的可扩展性,并有效利用忆阻器的固有器件优势降低非监督SNN网络实现的硬件复杂度和功耗。
为了解决上述技术问题,本发明采用的技术方案为:
一种基于忆阻器实现脉冲神经网络竞争学习机制的方法,所述脉冲神经网络中学习层的激活型神经元从输入层接收脉冲并在STDP的规则下进行学习时,还包括通过基于忆阻器实现的突触与一个或多个激活型神经元相连的抑制型神经元执行横向抑制的步骤:若抑制型神经元被来自突触的电流激活,则抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲以实现横向抑制。
可选地,所述抑制型脉冲为由一个负偏置脉冲和正偏置脉冲组成。
可选地,所述抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲时还包括修改基于忆阻器实现的突触的权值的步骤:若在抑制型神经元被激活前突触所连的激活型神经元没有输入脉冲,则仅由抑制型脉冲的正偏置脉冲达到阈值,并将突触中忆阻器的电导值编程为更小的值;若在抑制型神经元被激活前突触所连的激活型神经元有输入脉冲,则激活型神经元有输入脉冲和抑制型脉冲一起施加在忆阻器上,达到忆阻器的编程的正向阈值使得忆阻器的电导值被编程为更大的值。
此外,本发明还提供一种基于忆阻器实现脉冲神经网络竞争学习机制的系统,包括带有激活型神经元的学习层和由一个抑制型神经元组成的抑制层,学习层中的每一个激活型神经元和抑制层中抑制型神经元之间的连接有基于忆阻器实现的突触。
可选地,所述学习层为由激活型神经元组成的全连接结构,学习层中的每一个激活型神经元分别通过独立的忆阻器与抑制层中抑制型神经元相连。
可选地,所述学习层为由激活型神经元组成的卷积结构,所述学习层包括至少一组激活型神经元,且每一组激活型神经元共同通过共用的忆阻器与抑制层中抑制型神经元相连。
和现有技术相比,本发明具有下述优点:
1、一方面,现有技术基于STDP的SNN中,突触的权值被建模为固定值,没有被赋予STDP的学习能力,而很多神经科学实验证实突触同样是存在可塑性的,而且突触在调节神经元活性方面发挥着重要作用。另一方面,在以往的现有设计中忆阻器只被用于激活型突触的实现,没有用于突触。本发明提出了将忆阻器用于实现突触并用于调节激活型神经元活性的技术,采用通过基于忆阻器实现的突触与一个或多个激活型神经元相连的抑制型神经元执行横向抑制:若抑制型神经元被来自突触的电流激活,则抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲以实现横向抑制。由于忆阻器具有电导属性,通过设定前级和后级神经元发射脉冲的电压就可以实现前向激活型脉冲和反向抑制性脉冲,前级激活型神经元在被激活后可以向抑制型神经元发射脉冲,抑制性脉冲被激活后就可以反向发射抑制性脉冲来抑制还未激活的神经元,从而实现横向抑制。
2、本发明还可进一步实现对突触的突触权重调节:忆阻器的电导又会由于所经历的脉冲电压而被编程,通过设定脉冲电压的波形可以实现STDP可塑性,可以赋予突触调节能力,从而代替传统的平衡机制方法,忆阻器实现突触具有固有的面积和功耗效率,进而提升非监督SNN学习算法在硬件实现中的可扩展性和功耗效率。
附图说明
图1为本发明实施例中横向抑制的基本原理图。
图2为本发明实施例中实现忆阻器STDP机制的前后突触发射的脉冲电压波形。
图3为本发明实施例系统中突触连接结构的另一种实施方式示意图。
图4为本发明实施例系统中突触连接结构的另一种实施方式示意图。
具体实施方式
如图1所示,本实施例基于忆阻器实现脉冲神经网络竞争学习机制的方法中脉冲神经网络中学习层的激活型神经元从输入层接收脉冲并在STDP的规则下进行学习时,还包括通过基于忆阻器实现的突触与一个或多个激活型神经元相连的抑制型神经元执行横向抑制的步骤:若抑制型神经元被来自突触的电流激活,则抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲以实现横向抑制。
本实施例中,抑制型脉冲为由一个负偏置脉冲和正偏置脉冲组成。
本实施例中,抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲时还包括修改基于忆阻器实现的突触的权值的步骤:若在抑制型神经元被激活前突触所连的激活型神经元没有输入脉冲,则仅由抑制型脉冲的正偏置脉冲达到阈值,并将突触中忆阻器的电导值编程为更小的值;若在抑制型神经元被激活前突触所连的激活型神经元有输入脉冲,则激活型神经元有输入脉冲和抑制型脉冲一起施加在忆阻器上,达到忆阻器的编程的正向阈值使得忆阻器的电导值被编程为更大的值。
参见图2,本实施例基于忆阻器实现脉冲神经网络竞争学习机制的方法中:前级的激活型神经元发射脉冲后,它会向突触施加较长的电压脉冲(即图2中前突触电压波形),该电压脉冲足够高,以将一些电流驱动到忆阻器中,然后流入后级的抑制型神经元,但不足以对抑制型神经元进行重新编程,并在后级的抑制型神经元被整合。如果连接到相同后级的抑制型神经元的多个突触同时接受到前级的激活型神经元的电压脉冲,则在突触上的电流会叠加,当电流超过后级的抑制型神经元的激活门槛值时,则后级的抑制型神经元被来自突触的电流激活,通过突触向所连接的激活型神经元发送抑制型脉冲以实现横向抑制,将向突触施加一个由负偏置和正偏置组成的抑制脉冲(即图2中后突触电压波形)。如果此时该突触上没有前级的激活型神经元的输入脉冲,则仅后级的抑制型神经元的脉冲信号的第二部分(正偏置)达到阈值,此时将突触(忆阻器)的电导编程到更小的值(参见图2中忆阻器电导变化的t1时刻);相反,若在突触上有前级的激活型神经元的输入脉冲,且后级神经元发来的脉冲 仍叠加施加在忆阻器上,且施加在忆阻器上的电压实际上会将会达到忆阻器编程的正向阈值,使其忆阻器增加(参见图2中忆阻器电导变化的t2时刻)。
此外,在前述方法的基本上,本实施例还提供一种基于忆阻器实现脉冲神经网络竞争学习机制的系统,包括带有激活型神经元的学习层和由一个抑制型神经元组成的抑制层,学习层中的每一个激活型神经元和抑制层中抑制型神经元之间的连接有基于忆阻器实现的突触。通过上述结构,可应用本实施例前述基于忆阻器实现脉冲神经网络竞争学习机制的方法,采用忆阻器来作为突触来实现横向抑制和平衡机制,可提高网络的可扩展性,并有效利用忆阻器的固有器件优势降低非监督SNN网络实现的硬件复杂度和功耗。
本实施例基于忆阻器实现脉冲神经网络竞争学习机制的系统可适用于不同的SNN网络:
如图3所示,作为一种可选的实施方式,学习层为由激活型神经元组成的全连接结构,学习层中的每一个激活型神经元1分别通过独立的忆阻器2与抑制层3中抑制型神经元31相连。如图4所示,作为另一种可选的实施方式,学习层为由激活型神经元组成的卷积结构,所述学习层包括至少一组激活型神经元1,且每一组激活型神经元1共同通过共用的忆阻器2与抑制层3中抑制型神经元31相连。图3所示为本实施例基于忆阻器实现脉冲神经网络竞争学习机制的系统在全连接SNN中的运用,该方式为单个激活型神经元分别被横向抑制;图4所示为本实施例基于忆阻器实现脉冲神经网络竞争学习机制的系统在卷积SNN中的运用,该方式为多个激活型神经元同时被横向抑制。
本实施例中,学习层中的激活型神经元从输入层接收脉冲信号,并在STDP的规则下学习模式。抑制型神经元与学习层中的所有激活型神经元通过基于忆阻器的突触相连,以实现横向抑制并调节每个激活型神经元的活性。激活型神经元在输入脉冲的刺激下被激活,并通过连接的忆阻器将兴奋性脉冲发送到抑制型神经元。如果抑制型神经元被来自激活型神经元的脉冲激活,它就将抑制性脉冲发送到所有连接的激活型神经元以执行横向抑制。同时在STDP的规则下更新了基于忆阻器的突触的权重。如果一个激活型神经元刚好在抑制型神经元之前发射,这意味着激活型神经元有助于抑制型神经元的激活,则连接的忆阻器将被编程为具有更高的电导率。相反,如果激活型神经元在抑制神经元之前未激发,则连接的抑制突触将被编程为较低的电导。因此,以高频率激活的学习神经元将具有较大的突触权重(忆阻器的电导)连接到抑制型神经元上,从而在接收抑制性脉冲时产生更大的抑制电流。结果,激活频率较高的激活型神经元将难以响应输入,从而导致激活频率降低。相反,激活频率较低的激活型神经元将有更多机会响应输入,从而导致激活频率增加。因此,由于基于STDP的突触的调节,同一层中的所有激活型神经元将以几乎相同的频率激活。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种基于忆阻器实现脉冲神经网络竞争学习机制的方法,其特征在于,所述脉冲神经网络中学习层的激活型神经元从输入层接收脉冲并在STDP的规则下进行学习时,还包括通过基于忆阻器实现的突触与一个或多个激活型神经元相连的抑制型神经元执行横向抑制的步骤:若抑制型神经元被来自突触的电流激活,则抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲以实现横向抑制。
2.根据权利要求1所述的基于忆阻器实现脉冲神经网络竞争学习机制的方法,其特征在于,所述抑制型脉冲为由一个负偏置脉冲和正偏置脉冲组成。
3.根据权利要求2所述的基于忆阻器实现脉冲神经网络竞争学习机制的方法,其特征在于,所述抑制型神经元通过突触向所连接的激活型神经元发送抑制型脉冲时还包括修改基于忆阻器实现的突触的权值的步骤:若在抑制型神经元被激活前突触所连的激活型神经元没有输入脉冲,则仅由抑制型脉冲的正偏置脉冲达到阈值,并将突触中忆阻器的电导值编程为更小的值;若在抑制型神经元被激活前突触所连的激活型神经元有输入脉冲,则激活型神经元有输入脉冲和抑制型脉冲一起施加在忆阻器上,达到忆阻器的编程的正向阈值使得忆阻器的电导值被编程为更大的值。
4.一种基于忆阻器实现脉冲神经网络竞争学习机制的系统,其特征在于,包括带有激活型神经元的学习层和由一个抑制型神经元组成的抑制层,学习层中的每一个激活型神经元和抑制层中抑制型神经元之间的连接有基于忆阻器实现的突触。
5.根据权利要求4所述的基于忆阻器实现脉冲神经网络竞争学习机制的系统,其特征在于,所述学习层为由激活型神经元组成的全连接结构,学习层中的每一个激活型神经元分别通过独立的忆阻器与抑制层中抑制型神经元相连。
6.根据权利要求4所述的基于忆阻器实现脉冲神经网络竞争学习机制的系统,其特征在于,所述学习层为由激活型神经元组成的卷积结构,所述学习层包括至少一组激活型神经元,且每一组激活型神经元共同通过共用的忆阻器与抑制层中抑制型神经元相连。
CN202010768028.5A 2020-08-03 2020-08-03 基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统 Active CN111882064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010768028.5A CN111882064B (zh) 2020-08-03 2020-08-03 基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010768028.5A CN111882064B (zh) 2020-08-03 2020-08-03 基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统

Publications (2)

Publication Number Publication Date
CN111882064A true CN111882064A (zh) 2020-11-03
CN111882064B CN111882064B (zh) 2023-12-05

Family

ID=73205170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010768028.5A Active CN111882064B (zh) 2020-08-03 2020-08-03 基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统

Country Status (1)

Country Link
CN (1) CN111882064B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113420873A (zh) * 2021-08-25 2021-09-21 北京科技大学 阿尔茨海默病智能早期筛查系统
CN114004343A (zh) * 2021-12-31 2022-02-01 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN117592531A (zh) * 2024-01-19 2024-02-23 西交利物浦大学 一种基于三端神经器件的脉冲神经网络系统
CN117648960A (zh) * 2024-01-30 2024-03-05 中国人民解放军国防科技大学 基于忆阻器的脉冲神经网络在线训练电路及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150269482A1 (en) * 2014-03-24 2015-09-24 Qualcomm Incorporated Artificial neural network and perceptron learning using spiking neurons
CN108304912A (zh) * 2017-12-29 2018-07-20 北京理工大学 一种运用抑制信号实现脉冲神经网络监督学习的系统和方法
CN110163365A (zh) * 2019-05-29 2019-08-23 北京科易达知识产权服务有限公司 一种应用于忆阻器突触阵列的脉冲神经元电路
CN110210613A (zh) * 2019-05-23 2019-09-06 华中科技大学 一种基于强化学习的脉冲神经网络模拟电路
CN110837253A (zh) * 2019-10-31 2020-02-25 华中科技大学 一种基于忆阻突触的智能寻址系统
CN110998611A (zh) * 2017-08-17 2020-04-10 国际商业机器公司 神经形态处理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150269482A1 (en) * 2014-03-24 2015-09-24 Qualcomm Incorporated Artificial neural network and perceptron learning using spiking neurons
CN110998611A (zh) * 2017-08-17 2020-04-10 国际商业机器公司 神经形态处理装置
CN108304912A (zh) * 2017-12-29 2018-07-20 北京理工大学 一种运用抑制信号实现脉冲神经网络监督学习的系统和方法
CN110210613A (zh) * 2019-05-23 2019-09-06 华中科技大学 一种基于强化学习的脉冲神经网络模拟电路
CN110163365A (zh) * 2019-05-29 2019-08-23 北京科易达知识产权服务有限公司 一种应用于忆阻器突触阵列的脉冲神经元电路
CN110837253A (zh) * 2019-10-31 2020-02-25 华中科技大学 一种基于忆阻突触的智能寻址系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113420873A (zh) * 2021-08-25 2021-09-21 北京科技大学 阿尔茨海默病智能早期筛查系统
CN113420873B (zh) * 2021-08-25 2021-12-10 北京科技大学 阿尔茨海默病智能早期筛查系统
CN114004343A (zh) * 2021-12-31 2022-02-01 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN114004343B (zh) * 2021-12-31 2022-10-14 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN117592531A (zh) * 2024-01-19 2024-02-23 西交利物浦大学 一种基于三端神经器件的脉冲神经网络系统
CN117648960A (zh) * 2024-01-30 2024-03-05 中国人民解放军国防科技大学 基于忆阻器的脉冲神经网络在线训练电路及方法
CN117648960B (zh) * 2024-01-30 2024-04-19 中国人民解放军国防科技大学 基于忆阻器的脉冲神经网络在线训练电路及方法

Also Published As

Publication number Publication date
CN111882064B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
CN111882064B (zh) 基于忆阻器实现脉冲神经网络竞争学习机制的方法及系统
Milo et al. Demonstration of hybrid CMOS/RRAM neural networks with spike time/rate-dependent plasticity
JP7047062B2 (ja) 神経形態学的処理装置
CN113272828A (zh) 弹性神经网络
US5179596A (en) Analog pattern categorization system having dual weighted connectivity between nodes
Milo et al. Attractor networks and associative memories with STDP learning in RRAM synapses
Al-Jamali et al. Modified Elman spike neural network for identification and control of dynamic system
Grosan et al. Artificial neural networks
Zilouchian Fundamentals of neural networks
Coleman et al. Evolving plastic neural networks for online learning: review and future directions
Runarsson et al. Evolution and design of distributed learning rules
Shi et al. Exploiting memristors for neuromorphic reinforcement learning
Sagar et al. Evolutionary algorithm for optimal connection weights in artificial neural networks
Kasi et al. Energy-efficient event pattern recognition in wireless sensor networks using multilayer spiking neural networks
Jin et al. Calcium-modulated supervised spike-timing-dependent plasticity for readout training and sparsification of the liquid state machine
Humaidi et al. Recognition of arabic characters using spiking neural networks
Liu et al. A bio-inspired SOSNN model for object recognition
Wessnitzer et al. A model of non-elemental associative learning in the mushroom body neuropil of the insect brain
Pai Fundamentals of Neural Networks
Wozniak et al. Feature learning using synaptic competition in a dynamically-sized neuromorphic architecture
Xie et al. A handwritten numeral recognition method based on STDP based with unsupervised learning
Oliveri et al. An application of spike-timing-dependent plasticity to readout circuit for liquid state machine
Suh et al. Context-based adaptive robot behavior learning model (CARB-LM)
Samanta et al. Advances in soft computing
Kniaz Modelling of Neural Networks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant