CN116663632B - 感存算一体智能感知系统 - Google Patents

感存算一体智能感知系统 Download PDF

Info

Publication number
CN116663632B
CN116663632B CN202310965601.5A CN202310965601A CN116663632B CN 116663632 B CN116663632 B CN 116663632B CN 202310965601 A CN202310965601 A CN 202310965601A CN 116663632 B CN116663632 B CN 116663632B
Authority
CN
China
Prior art keywords
memristive
neuron
memristor
pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310965601.5A
Other languages
English (en)
Other versions
CN116663632A (zh
Inventor
郭新
温娟
吕康
张乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202310965601.5A priority Critical patent/CN116663632B/zh
Publication of CN116663632A publication Critical patent/CN116663632A/zh
Application granted granted Critical
Publication of CN116663632B publication Critical patent/CN116663632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

本发明公开了一种感存算一体智能感知系统,属于人工神经网络和类脑计算技术领域,系统采用脉冲神经网络,包括:忆阻输入神经元、忆阻突触阵列和忆阻输出神经元;忆阻输入神经元包括依次串联连接的传感器单元、脉冲编码神经元和预处理单元,传感器单元用于感知环境信号并输出相应的电信号至脉冲编码神经元;脉冲编码神经元输出相应频率的脉冲信号至预处理单元;预处理单元直接连接忆阻突触阵列,忆阻突触阵列用于对预处理单元输出的脉冲信号进行存储和矩阵运算;忆阻输出神经元用于对忆阻突触阵列输出的电信号进行识别,以计算环境信号。将感知、存储和计算集成于一体的智能感知系统,能改善传统感知处理系统面临的高延时和高功耗等问题。

Description

感存算一体智能感知系统
技术领域
本发明属于人工神经网络和类脑计算技术领域,更具体地,涉及一种感存算一体智能感知系统。
背景技术
交互式人工智能系统的构建依赖于高性能智能感知系统的开发。传统感知处理系统的传感器和信息处理系统在空间上是分离的,存在高延时、高能耗和数据安全的问题;此外,远端信息处理系统还面临冯•诺依曼架构瓶颈和摩尔定律的困境,导致传统感知处理系统的架构、运算效率和功耗不再适应大数据、智能化时代的计算要求。
人脑感知神经系统为集感知、存储和计算于一体的架构,处理复杂的感官信息时具有高效率、低功耗和强大的并行处理能力。在这样的架构中,信息是基于脉冲的形式进行传递的。为了模拟生物感知感存算一体化的架构和信息处理方式,研究人员提出在传感终端附近或传感器内部进行运算,即近传感器计算和传感器内计算。传感器内计算对忆阻器的材料和性能要求非常高,硬件实现难度较大。近传感器计算将存算处理单元设置在传感器旁边,可以在传感器端点执行特定操作,可以提高系统的整体性能,并最大程度地减少冗余数据的传输。
以忆阻突触和忆阻神经元为基础搭建脉冲神经网络,使用脉冲形式的信号来传递信息,即事件驱动,更接近生物神经网络,计算效率高、能耗低,是构建存算一体处理单元的有力之选。由于传感器采集到的信号为模拟域的,基于脉冲神经网络的存算一体处理单元需要的脉冲输入是数字域的,传感器与脉冲神经网络之间的集成需要使用大量的模数转换器、数模转换器和复杂的外围电路,增加了硬件消耗和延迟时间。因此,急需开发一种集成度更高、硬件电路更简单、延迟时间短、功耗更低的近传感器计算智能感知处理系统。
发明内容
针对现有技术的缺陷和改进需求,本发明提供了一种感存算一体智能感知系统,其目的在于解决现有感知处理系统面临的高延时和高功耗等问题。
为实现上述目的,本发明提供了一种感存算一体智能感知系统,所述智能感知系统采用脉冲神经网络,所述脉冲神经网络包括:依次连接的忆阻输入神经元、忆阻突触阵列和忆阻输出神经元;所述忆阻输入神经元包括依次串联连接的传感器单元、脉冲编码神经元和预处理单元,所述传感器单元和所述脉冲编码神经元组成脉冲感觉神经元,所述预处理单元直接连接所述忆阻突触阵列;所述传感器单元用于感知环境信号并输出相应的电信号至所述脉冲编码神经元,以切换所述脉冲感觉神经元的充放电状态,使得所述脉冲编码神经元输出相应频率的振荡脉冲信号至所述预处理单元;所述预处理单元用于将所述振荡脉冲信号转换成矩形脉冲信号;所述忆阻突触阵列用于对所述矩形脉冲信号进行存储和矩阵运算,实现存算一体;所述忆阻输出神经元用于对忆阻突触阵列输出的电信号进行识别,以计算所述环境信号。
更进一步地,所述传感器单元为电阻式传感器,或者,所述传感器单元包括串联连接的电压式传感器和电阻;所述脉冲编码神经元包括两条并联支路,一支路为串联连接的电容C1和电阻R1,另一支路为阈值转变型忆阻器M1;所述传感器单元、所述电容C1和所述电阻R1组成充放电回路,利用所述阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。
更进一步地,所述传感器单元为电阻式传感器;所述脉冲编码神经元包括并联的电容C1和阈值转变型忆阻器M1,所述电阻式传感器和所述电容C1组成充放电回路,利用所述阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换;或者,所述脉冲编码神经元为阈值转变型忆阻器M1,所述电阻式传感器和所述阈值转变型忆阻器M1的内置电容组成充放电回路,利用所述阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。
更进一步地,所述预处理单元包括:比较器、第一分压电阻R2和第二分压电阻R3;所述比较器的正输入端连接所述脉冲编码神经元的脉冲信号采样点,负输入端连接参考电压,输出端依次连接所述第一分压电阻R2和所述第二分压电阻R3;所述第二分压电阻R3的另一端接地;所述第一分压电阻R2和所述第二分压电阻R3的连接点为所述预处理单元的输出端。
更进一步地,所述脉冲神经网络还包括权重训练模块,采用模式选择开关选择所述脉冲神经网络的当前工作模式;所述模式选择开关用于将所述权重训练模块接入所述忆阻突触阵列,以令所述脉冲神经网络处于权重训练模式;以及,还用于将所述忆阻输入神经元和所述忆阻输出神经元接入所述忆阻突触阵列,以令所述脉冲神经网络处于识别模式。
更进一步地,所述忆阻突触阵列中的忆阻突触为非易失性忆阻器;当所述非易失性忆阻器的权重低于预设权重范围时,所述权重训练模块向所述非易失性忆阻器的顶电极发送基准电平U,向所述非易失性忆阻器的底电极交替发送0V信号和基准电平U,直至所述非易失性忆阻器的权重位于所述预设权重范围内;当所述非易失性忆阻器的权重高于所述预设权重范围时,所述权重训练模块向所述非易失性忆阻器的顶电极发送基准电平U,向所述非易失性忆阻器的底电极交替发送2U电平和基准电平U,直至所述非易失性忆阻器的权重位于所述预设权重范围内。
更进一步地,所述忆阻输出神经元包括:电阻R4、阈值转变型忆阻器M2、采样电阻R5和电容C2;所述阈值转变型忆阻器M2和所述采样电阻R5串联后再与所述电容C2并联,并在并联后整体与所述电阻R4串联,形成充放电回路,所述电阻R4用于限制所述电容C2的充电速度。
更进一步地,所述脉冲神经网络还包括:连接在所述忆阻突触阵列和所述忆阻输出神经元之间的信号处理单元;所述信号处理单元包括:放大器、电阻R6和二极管D1;所述放大器和所述电阻R6组成跨阻放大电路,用于对所述忆阻突触阵列输出的电流信号进行累加放大后传输至所述忆阻输出神经元;所述二极管D1用于降低所述忆阻输出神经元的漏电速度,以令所述忆阻输出神经元处理稀疏的脉冲信号。
更进一步地,所述忆阻输入神经元的个数为N,其中,N为所述忆阻突触阵列的行数,每一所述忆阻输入神经元的输出端连接一行忆阻突触。
更进一步地,所述忆阻输出神经元的个数为M,其中,M为所述忆阻突触阵列的列数,每一所述忆阻输入神经元的输入端连接一列忆阻突触。
总体而言,通过本发明所构思的以上技术方案,能够取得以下有益效果:
(1)提供一种脉冲感觉神经元的新的实现方法,直接将脉冲编码神经元和传感器单元集成组成具有振荡行为的脉冲感觉神经元,同时实现外界信号的感知和将感知信号编码成脉冲信号,结构简单不需要额外的模数转换器,极大地降低能耗和节省芯片面积;直接使用脉冲形式作为信息传递方式,具有高效低能耗的优点;
(2)进一步地,提供一种采用上述脉冲感觉神经元的脉冲神经网络架构,将具有感知和编码功能的脉冲感觉神经元直接作为脉冲神经网络的输入神经元,集成度更高,结构更简单,能有效减少硬件消耗和数据传输过程中的延迟,脉冲神经网络由全忆阻器组成,在全模拟域以脉冲的形式对感知信号进行处理和识别,传输速度快,信息密度高,分辨率更高;
(3)设计了具体的忆阻突触阵列权重调节方式及相应的硬件结构,通过逻辑控制模块向选中的非易失性忆阻器的顶、底电极发送相应的电平信号,便可按照预期改变方向调节突触权重,硬件实现电路简单,易于实现且调控精准;
(4)通过设计模式选择开关实现脉冲神经网络在训练模式和识别模式之间切换,实现二者的集成化设置,且电路结构简单,便于随时根据不同需求调节突触权重,具有更广的适用范围;
(5)在忆阻突触阵列和忆阻输出神经元之间设置信号处理单元,其跨阻放大电路输出端通过二极管连接忆阻输出神经元,利用二极管降低忆阻输出神经元的漏电速度,以令忆阻输出神经元处理稀疏的脉冲信号,提高识别准确度。
附图说明
图1为本发明实施例提供的感存算一体智能感知系统的结构框图。
图2为本发明实施例提供的识别模式下一个忆阻突触连接忆阻输入神经元、忆阻输出神经元时的电路图。
图3为本发明实施例提供的感存算一体智能感知系统处于识别模式的电路图。
图4为图1所示系统中权重训练模块的结构框图。
图5为图1所示系统权重训练阶段的训练结果示意图。
图6为图1所示系统处于识别模式的实验测试结果示意图。
图7为图1所示系统中脉冲编码神经元编码得到的四种不同频率的类生物脉冲的振荡信号的示意图。
图8为图1所示系统中忆阻输出神经元对应四种不同频率的脉冲信号的输出结果的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
在本发明中,本发明及附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
图1为本发明实施例提供的感存算一体智能感知系统的结构框图。参阅图1,结合图2-图8,对本实施例中感存算一体智能感知系统进行详细说明。
感存算一体智能感知系统采用脉冲神经网络,脉冲神经网络包括:依次连接的忆阻输入神经元、忆阻突触阵列和忆阻输出神经元。忆阻输入神经元包括依次串联连接的传感器单元、脉冲编码神经元和预处理单元。传感器单元和脉冲编码神经元组成脉冲感觉神经元,预处理单元直接连接忆阻突触阵列。传感器单元用于感知环境信号并输出相应的电信号至脉冲编码神经元,以切换脉冲感觉神经元的充放电状态,使得脉冲编码神经元输出相应频率的振荡脉冲信号至预处理单元。预处理单元用于将振荡脉冲信号转换成矩形脉冲信号。忆阻突触阵列用于对预处理单元输出的矩形脉冲信号进行存储和矩阵运算,实现存算一体;忆阻输出神经元用于对忆阻突触阵列输出的电信号进行识别,以计算环境信号。
本发明第一实施例中,传感器单元为电阻式传感器,脉冲编码神经元包括两条并联支路,一支路为串联连接的电容C1和电阻R1,另一支路为阈值转变型忆阻器M1,如图2所示。电阻式传感器、电容C1和电阻R1组成充放电回路,利用阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。电阻式传感器用于感知环境信号,并输出相应的电信号至脉冲编码神经,以对电容C1进行充放电。脉冲编码神经输出相应频率的脉冲信号至预处理单元。
本发明第二实施例中,传感器单元包括串联连接的电压式传感器和电阻,用电压式传感器和电阻串联替代电阻式传感器。脉冲编码神经元与第一实施例中的脉冲编码神经元相同,传感器单元和脉冲编码神经元之间的工作原理也与第一实施例相同,此处不再赘述。
本发明第三实施例中,传感器单元为电阻式传感器,脉冲编码神经元包括并联的电容C1和阈值转变型忆阻器M1。电阻式传感器和电容C1组成充放电回路,利用阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。
本发明第四实施例中,传感器单元为电阻式传感器,脉冲编码神经元包括为阈值转变型忆阻器M1。电阻式传感器和阈值转变型忆阻器M1的内置电容组成充放电回路,利用阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。
以图2中示出的识别模式下一个忆阻突触连接忆阻输入神经元、忆阻输出神经元的结构为例,说明本实施例中感存算一体智能感知系统。
参阅图2,电阻式传感器和脉冲编码神经元组成忆阻输入神经元。脉冲编码神经元的编码原理如下:在一个矩形脉冲的输入下,电阻式传感器和电容C1组成一个充放电回路;起初,阈值转变型忆阻器M1处于高组态,电容C1开始充电,当电容C1上的电压超过阈值转变型忆阻器M1的阈值电压时,阈值转变型忆阻器M1从高组态切换到低阻态,阈值转变型忆阻器M1上的分压突然降低,电容C1开始放电;一旦电压降低到低于阈值转变型忆阻器M1的保持电压时,阈值转变型忆阻器M1将返回高组态,电容C1再次开始充电,循环往复。充放电过程中,电阻R1处输出电压为周期性振荡的类生物脉冲。
电阻式传感器自身电阻值对应于外界温度、湿度、压力、气体、光等信号。当电阻式传感器感知到环境信号变化时,例如压阻式传感器感知到压力越大,电阻值越小,模拟人类皮肤触觉感受器,光敏电阻感知到光强越大,电阻值越小,模拟人类视觉感受器,阈值转变型忆阻器M1充放电的速度会越快,输出的类生物脉冲信号的频率越大。当传感器阵列感知到环境信号变化时,其电阻值会发生相应变化,类生物脉冲信号的频率也会变化,因此,不同频率的类生物脉冲信号可携带传感器感知的不同环境信号。因此,脉冲编码神经元能感知不同的环境信号,然后编码成不同频率的类生物脉冲信号并输入到预处理单元,不同的脉冲信号代表传感器感知的不同特征信息。
本实施例中,脉冲编码神经元可直接与传感器单元串联组成具有振荡行为的脉冲感觉神经元,既能感知外界信号,又能直接将其编码成脉冲信号,结构简单,且不需要额外的模数转换器,可极大的降低能耗和节省芯片面积;直接使用脉冲形式作为信息传递方式,具有高效低能耗的优点。
预处理单元用于对脉冲信号进行预处理,使之能与脉冲神经网络匹配。预处理单元包括:比较器、第一分压电阻R2和第二分压电阻R3。比较器的正输入端连接脉冲编码神经元的脉冲信号采样点,负输入端连接参考电压,输出端依次连接第一分压电阻R2和第二分压电阻R3;第二分压电阻R3的另一端接地;第一分压电阻R2和第二分压电阻R3的连接点为预处理单元的输出端。对于图2所示结构,脉冲编码神经元的脉冲信号采样点为电容C1和电阻R1的连接点。
预处理单元利用比较器将周期性振荡的类生物脉冲转换为矩形脉冲;利用第一分压电阻R2和第二分压电阻R3将类生物脉冲的强度调节值合适值并输入到忆阻突触阵列中,以防止高强度的输入脉冲影响突触权重;从而可以提高系统的分类识别精度。
忆阻突触阵列由规模为N×M个忆阻突触组成,用于对预处理单元输出的脉冲信号进行矩阵运算,实现存算一体。
根据本发明的实施例,忆阻输入神经元的个数为N,其中,N为忆阻突触阵列的行数,每一忆阻输入神经元的输出端连接一行忆阻突触。
以上述第一实施例中的传感器单元和脉冲编码神经元结构为例,说明各忆阻输入神经元的结构。对于第j个忆阻输入神经元,j=1,2,…,N,电阻式传感器j、脉冲编码神经元j和预处理单元j依次连接,并连接第j行忆阻突触。脉冲编码神经元j包括两条并联支路,一支路为串联连接的电容C1j和电阻R1j,另一支路为阈值转变型忆阻器M1j;预处理单元j包括比较器j、第一分压电阻R2j和第二分压电阻R3j
根据本发明的实施例,脉冲神经网络还包括:连接在忆阻突触阵列和忆阻输出神经元之间的信号处理单元。信号处理单元包括:放大器、电阻R6和二极管D1。放大器和电阻R6组成跨阻放大电路,用于对忆阻突触阵列输出的电流信号进行累加放大后传输至忆阻输出神经元。二极管D1用于降低忆阻输出神经元的漏电速度,以令忆阻输出神经元处理稀疏的脉冲信号,来满足忆阻输出神经元的驱动要求。
根据本发明的实施例,忆阻输出神经元包括:电阻R4、阈值转变型忆阻器M2、采样电阻R5和电容C2。阈值转变型忆阻器M2和采样电阻R5串联后再与电容C2并联,并在并联后整体与电阻R4串联,形成充放电回路,电阻R4用于限制电容C2的充电速度。
忆阻输出神经元的工作原理如下:在一组矩形脉冲的输入下,电阻R4用于限制电容C2的充电速度,电容C2开始充电,神经元的膜电位逐渐累积,直到超过阈值转变型忆阻器M2阈值时,阈值转变型忆阻器M2从高阻态切换到低阻态,电路中的电流上升,采样电阻R5处的电压会发生突变,完成一个脉冲的发放,当忆阻突触阵列输出的电流值不同时,忆阻输出神经元发放的脉冲频率和第一次发放脉冲的时间都会相应变化,因此,可以通过忆阻输出神经元的发放频率与发放时间对电阻式传感器感知的信号进行分类识别。
本实施例中,忆阻输出神经元具有时序动态特性,具有可调的阈值,能对忆阻突触阵列输出的电流信号进行响应,并输出不同的脉冲信号,根据脉冲响应时间或频率对传感器感知的特征信号进行分类识别。可选择带泄漏整合发放(Leaky Integrate-and-Fire,LIF)神经元、整合发放(Integrate-and-Fire,IF)神经元或霍奇金–赫胥黎(Hodgkin-Huxley,HH)神经元作为忆阻输出神经元。
根据本发明的实施例,忆阻输出神经元的个数为M,其中,M为忆阻突触阵列的列数,每一忆阻输入神经元的输入端连接一列忆阻突触。
对于第i个忆阻输出神经元,i=1,2,…,M,第i列忆阻突触、信号处理单元i和忆阻输出神经元i依次连接。信号处理单元i包括:放大器i、电阻R6i和二极管D1i。忆阻输出神经元i包括:电阻R4i、阈值转变型忆阻器M2i、采样电阻R5i和电容C2i。包含N个忆阻输入神经元和M个忆阻输出神经元的系统电路如图3所示。
根据本发明的实施例,系统包括权重训练模块,通过模式选择开关选择脉冲神经网络所处的当前工作模式,工作模式包括权重训练模式和识别模式。具体地,模式选择开关用于将权重训练模块接入忆阻突触阵列,以令脉冲神经网络处于权重训练模式,权重训练模块用于训练忆阻突触阵列中各突触的权重;以及,模式选择开关还用于训练后将忆阻输入神经元和忆阻输出神经元接入忆阻突触阵列,以令脉冲神经网络处于识别模式,忆阻输入神经元输出的带有特征信息的脉冲信号经忆阻突触阵列存储计算后输入到忆阻输出神经元中进行识别,最终根据忆阻输出神经元输出的脉冲时间和频率对传感器感知的环境信号进行分类识别。
本实施例中,忆阻突触阵列需要对脉冲信号进行存储运算,将不同的脉冲信号转化为不同的电流信号,可选择忆阻器阵列或晶体管等非易失存储器阵列。优选地,忆阻突触阵列中的忆阻突触为非易失性忆阻器,由非易失忆阻器经crossbar结构互联而成,可根据欧姆定律和基尔霍夫定律对输入的不同频率的脉冲信号进行矩阵运算,得到输出的电流信号,输入到信号处理单元,从而可提高脉冲神经网络的运算速度。由于忆阻器在结构和功能上都表现出与生物突触的相似性,不仅可以模拟生物突触的长时程可塑性,还可以实现存内运算。
当非易失性忆阻器的权重低于预设权重范围,权重训练模块向非易失性忆阻器的顶电极发送基准电平U,向非易失性忆阻器的底电极交替发送0 V信号和基准电平U,直至非易失性忆阻器的权重位于预设权重范围内。交替发送是指半个脉冲周期内发送0 V信号,半个脉冲周期内发送基准电平U。
当非易失性忆阻器的权重高于预设权重范围,权重训练模块向非易失性忆阻器的顶电极发送基准电平U,向非易失性忆阻器的底电极交替发送2U电平和基准电平U,直至非易失性忆阻器的权重位于预设权重范围内。交替发送是指半个脉冲周期内发送2U电平,半个脉冲周期内发送基准电平U。
当非易失性忆阻器的权重低于预设权重范围,权重训练模块向非易失性忆阻器的顶电极和底电极均发送基准电平U。
参阅图1,权重训练模块包括逻辑控制单元、前向输入单元、前向驱动单元、字线选择单元、权重读取单元、反向驱动单元、反向输入单元和位线选择单元;配置为将忆阻突触阵列的权重训练到预设权重范围。逻辑控制单元负责执行整个训练系统的运行逻辑,并驱动整个系统的运行。前向输入单元/反向输入单元配置为负责训练过程中前向/反向信号的发放。前向驱动单元配置为将前向信号与反向信号隔离开,并提高前向信号的带负载能力。反向驱动单元配置为将反向信号与前向信号隔离开,并提高反向信号的带负载能力。权重读取单元配置为负责实时读取忆阻突触阵列中的权重。字线选择单元/位线选择单元配置为负责忆阻突触阵列中特定行/列的选择。
逻辑控制单元可以由现场可编程门阵列(Field Programmable Gate Array,FPGA)配置;前向输入单元、反向输入单元可以由数模转换器(Digital-to-AnalogConverter,DAC)配置;前向驱动单元、反向驱动单元可以由运算放大器(OperationalAmplifier,OPA)搭建成电压跟随器配置;字线选择单元、位线选择单元可以由多路复用器(Multiplexer,MUX)配置;如图4所示。
权重训练模块共有权重读取、权重判断、权重更新三种工作状态。图4所示权重训练模块中,与忆阻突触阵列相连的MUX称为前级MUX,通过电压跟随器与前级MUX相连的DAC称为前级DAC;与定值电阻相连的MUX称为后级MUX,通过电压跟随器与后级MUX相连的DAC称为后级DAC。DAC负责产生所需要的各种模拟信号,ADC负责读取出电极的电位并转换成数字信号,MUX负责选通需要操作的忆阻突触,电压跟随器负责提高DAC的带负载能力,FPGA负责整个权重训练模块的逻辑控制和数据存储。
主要利用DAC、ADC、MUX实现权重读取状态。DAC将FPGA编程好的数字信号转换成模拟信号输出给突触,在权重更新模式中输出较小的读电压,使得在电路中有信号流动但不至于改变突触的权重,其中,前级DAC输出较小的读电压信号,后级DAC输出0V信号。ADC在工作状态下能够读取采样点的电位,并转换成数字信号输出给FPGA。当选定某一个确定的突触点位时,对应的MUX通道导通,其他通道关断。通过DAC和ADC的协同工作,FPGA能够采样到每一个突触两端的电压,并根据欧姆定律转换成权重进行存储。在所有权重读取完毕之后,进入权重判断模式。
采用该权重训练模块和训练过程对阵列规模为2×2的忆阻突触阵列进行训练,实际训练结果如图5所示。忆阻器的电阻值为突触权重,预设电阻高阈值为0.854 kΩ,电阻低阈值为0.531 kΩ,忆阻突触阵列中5个忆阻器的初始阻态均不在预设值区间内,但经过18个周期的训练后,忆阻器的阻值均在预设值区间内,即代表完成训练过程,具体参阅图5中插图所示。
参阅图6,示出了本实施例中感存算一体智能感知系统识别过程的实验测试结果。选择单条识别通路来验证系统的可行性,参阅图2,输入脉冲强度为4 V,脉冲宽度为5 ms,传感器电阻值为46 kΩ;脉冲编码单元中电容C1为0.01 µF,电阻R1为0.2 kΩ,提取阈值转变型忆阻器M1的输出电压如图6中V1所示。预处理单元中比较器LM339N的工作电压为5 V,第一分压电阻R2为2.4 kΩ,第二分压电阻R3为0.1 kΩ;脉冲神经网络里突触权重设置为5.1kΩ;信号处理单元中放大器OPA637的工作电压为5 V,上拉电阻R6为120 kΩ,提取此处输出电压如图6中V2所示。二极管D1输出电压为0.3 V,忆阻输出神经元中,外部串联电阻R4为1kΩ,并联电容C2为0.1 µF,电容两端电压为膜电位,输出如图6中Vm所示。内部串联采样电阻R5为0.2 kΩ,提取此处输出电压作为系统的输出如图6中Vout所示。
按照图6相同的电路参数,在电路仿真软件中将忆阻突触阵列规模扩大到4×4,所获得的输入和输出如图7和图8所示。当传感器感知到四种不同信号时,脉冲输入神经元可以将四种不同信号编码为相应变化的四种不同频率的类生物脉冲的振荡信号,如图7所示;最终经过脉冲神经网络存储运算后的输出结果如图8所示。结合图7和图8可知,输出脉冲的第一次发放时间和脉冲频率均随输入的变化而逐渐变化,规律与实验所测规律一致,因此,可根据输出信号来对输入的传感信号进行分类识别。表明该感存算一体智能感知系统可拓展成大规模网络。
本发明实施例中感存算一体智能感知系统集感知、存储与计算于一体,不仅可以感知不同传感信号并能对其进行分类识别,且可以扩展到更大规模的网络。该系统以忆阻器为基础,结构简单,能克服现有感知处理系统面临的冯•诺依曼架构瓶颈、摩尔定律的困境;将传感器与脉冲编码神经元集成于一体组成脉冲感觉神经元,无需使用模数转换器和数模转换器,无需远距离传输海量数据,解决了高延时和高功耗等问题;将脉冲感觉神经元作为脉冲神经网络的忆阻输入神经元,更进一步实现感存算一体集成,能有效地减少硬件消耗和数据传输过程中的延迟,在全模拟域以脉冲的形式对感知信号进行处理,传输速度快,信息密度高,分辨率更高,可用于脑机接口、边缘计算、仿生机器人系统、自动驾驶、可穿戴医疗设备等领域。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种感存算一体智能感知系统,其特征在于,所述智能感知系统采用脉冲神经网络,所述脉冲神经网络包括:依次连接的忆阻输入神经元、忆阻突触阵列和忆阻输出神经元;
所述忆阻输入神经元包括依次串联连接的传感器单元、脉冲编码神经元和预处理单元,所述传感器单元和所述脉冲编码神经元组成脉冲感觉神经元,所述预处理单元直接连接所述忆阻突触阵列;
所述传感器单元用于感知环境信号并输出相应的电信号至所述脉冲编码神经元,以切换所述脉冲感觉神经元的充放电状态,使得所述脉冲编码神经元输出相应频率的振荡脉冲信号至所述预处理单元;所述预处理单元用于将所述振荡脉冲信号转换成矩形脉冲信号;
所述忆阻突触阵列用于对所述矩形脉冲信号进行存储和矩阵运算,实现存算一体;所述忆阻输出神经元用于对忆阻突触阵列输出的电信号进行识别,以计算所述环境信号;
所述脉冲神经网络还包括权重训练模块,采用模式选择开关选择所述脉冲神经网络的当前工作模式;
所述模式选择开关用于将所述权重训练模块接入所述忆阻突触阵列,以令所述脉冲神经网络处于权重训练模式;以及,还用于将所述忆阻输入神经元和所述忆阻输出神经元接入所述忆阻突触阵列,以令所述脉冲神经网络处于识别模式;
所述忆阻突触阵列中的忆阻突触为非易失性忆阻器;
当所述非易失性忆阻器的权重低于预设权重范围时,所述权重训练模块向所述非易失性忆阻器的顶电极发送基准电平U,向所述非易失性忆阻器的底电极交替发送0V信号和基准电平U,直至所述非易失性忆阻器的权重位于所述预设权重范围内;
当所述非易失性忆阻器的权重高于所述预设权重范围时,所述权重训练模块向所述非易失性忆阻器的顶电极发送基准电平U,向所述非易失性忆阻器的底电极交替发送2U电平和基准电平U,直至所述非易失性忆阻器的权重位于所述预设权重范围内。
2.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述传感器单元为电阻式传感器,或者,所述传感器单元包括串联连接的电压式传感器和电阻;
所述脉冲编码神经元包括两条并联支路,一支路为串联连接的电容C1和电阻R1,另一支路为阈值转变型忆阻器M1
所述传感器单元、所述电容C1和所述电阻R1组成充放电回路,利用所述阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。
3.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述传感器单元为电阻式传感器;
所述脉冲编码神经元包括并联的电容C1和阈值转变型忆阻器M1,所述电阻式传感器和所述电容C1组成充放电回路,利用所述阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换;
或者,所述脉冲编码神经元为阈值转变型忆阻器M1,所述电阻式传感器和所述阈值转变型忆阻器M1的内置电容组成充放电回路,利用所述阈值转变型忆阻器M1的高低阻态变化实现充放电状态切换。
4.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述预处理单元包括:比较器、第一分压电阻R2和第二分压电阻R3
所述比较器的正输入端连接所述脉冲编码神经元的脉冲信号采样点,负输入端连接参考电压,输出端依次连接所述第一分压电阻R2和所述第二分压电阻R3;所述第二分压电阻R3的另一端接地;所述第一分压电阻R2和所述第二分压电阻R3的连接点为所述预处理单元的输出端。
5.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述忆阻输出神经元包括:电阻R4、阈值转变型忆阻器M2、采样电阻R5和电容C2
所述阈值转变型忆阻器M2和所述采样电阻R5串联后再与所述电容C2并联,并在并联后整体与所述电阻R4串联,形成充放电回路,所述电阻R4用于限制所述电容C2的充电速度。
6.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述脉冲神经网络还包括:连接在所述忆阻突触阵列和所述忆阻输出神经元之间的信号处理单元;
所述信号处理单元包括:放大器、电阻R6和二极管D1
所述放大器和所述电阻R6组成跨阻放大电路,用于对所述忆阻突触阵列输出的电流信号进行累加放大后传输至所述忆阻输出神经元;
所述二极管D1用于降低所述忆阻输出神经元的漏电速度,以令所述忆阻输出神经元处理稀疏的脉冲信号。
7.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述忆阻输入神经元的个数为N,其中,N为所述忆阻突触阵列的行数,每一所述忆阻输入神经元的输出端连接一行忆阻突触。
8.如权利要求1所述的感存算一体智能感知系统,其特征在于,所述忆阻输出神经元的个数为M,其中,M为所述忆阻突触阵列的列数,每一所述忆阻输入神经元的输入端连接一列忆阻突触。
CN202310965601.5A 2023-08-02 2023-08-02 感存算一体智能感知系统 Active CN116663632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310965601.5A CN116663632B (zh) 2023-08-02 2023-08-02 感存算一体智能感知系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310965601.5A CN116663632B (zh) 2023-08-02 2023-08-02 感存算一体智能感知系统

Publications (2)

Publication Number Publication Date
CN116663632A CN116663632A (zh) 2023-08-29
CN116663632B true CN116663632B (zh) 2023-10-10

Family

ID=87710204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310965601.5A Active CN116663632B (zh) 2023-08-02 2023-08-02 感存算一体智能感知系统

Country Status (1)

Country Link
CN (1) CN116663632B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118510381A (zh) * 2024-07-18 2024-08-16 深圳大学 一种湿度敏感的忆阻器及其制备方法与应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105701541A (zh) * 2016-01-13 2016-06-22 哈尔滨工业大学深圳研究生院 一种基于忆阻器脉冲神经网络的电路结构
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN109447250A (zh) * 2018-09-14 2019-03-08 华中科技大学 一种基于忆阻器中电池效应的人工神经元
CN110163365A (zh) * 2019-05-29 2019-08-23 北京科易达知识产权服务有限公司 一种应用于忆阻器突触阵列的脉冲神经元电路
CN110647982A (zh) * 2019-09-26 2020-01-03 中国科学院微电子研究所 人工感受神经电路及其制备方法
CN111585562A (zh) * 2020-04-29 2020-08-25 西安交通大学 一种神经形态输出的电容型触觉传感单元
CN111968688A (zh) * 2019-05-19 2020-11-20 天津理工大学 一种基于压电传感器—忆阻器的智能数据存储系统
WO2021115262A1 (zh) * 2019-12-09 2021-06-17 南京惟心光电系统有限公司 脉冲卷积神经网络算法、集成电路、运算装置及存储介质
CN113076827A (zh) * 2021-03-22 2021-07-06 华中科技大学 一种传感器信号智能处理系统
CN115374928A (zh) * 2021-05-21 2022-11-22 华为技术有限公司 一种脉冲卷积神经网络中卷积核训练的方法及装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105701541A (zh) * 2016-01-13 2016-06-22 哈尔滨工业大学深圳研究生院 一种基于忆阻器脉冲神经网络的电路结构
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN109447250A (zh) * 2018-09-14 2019-03-08 华中科技大学 一种基于忆阻器中电池效应的人工神经元
CN111968688A (zh) * 2019-05-19 2020-11-20 天津理工大学 一种基于压电传感器—忆阻器的智能数据存储系统
CN110163365A (zh) * 2019-05-29 2019-08-23 北京科易达知识产权服务有限公司 一种应用于忆阻器突触阵列的脉冲神经元电路
CN110647982A (zh) * 2019-09-26 2020-01-03 中国科学院微电子研究所 人工感受神经电路及其制备方法
WO2021115262A1 (zh) * 2019-12-09 2021-06-17 南京惟心光电系统有限公司 脉冲卷积神经网络算法、集成电路、运算装置及存储介质
CN111585562A (zh) * 2020-04-29 2020-08-25 西安交通大学 一种神经形态输出的电容型触觉传感单元
CN113076827A (zh) * 2021-03-22 2021-07-06 华中科技大学 一种传感器信号智能处理系统
CN115374928A (zh) * 2021-05-21 2022-11-22 华为技术有限公司 一种脉冲卷积神经网络中卷积核训练的方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Artificial visual neuron based on threshold switching memristors";Juan Wen.et al;《DOI 10.1088/2634-4386/acc050》;全文 *
"Spinking Neural Network with Memristor Synapses Having Non-linear weighr Update";Taeyoon Kim.et al;《frontiers in Computational Neuroscience》;全文 *
"仿生生物感官的感存算一体化系统";王童等;《物理学报》;第71卷(第4期);期刊摘要,第4节 *

Also Published As

Publication number Publication date
CN116663632A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN112183739B (zh) 基于忆阻器的低功耗脉冲卷积神经网络的硬件架构
CN116663632B (zh) 感存算一体智能感知系统
Arthur et al. Silicon-neuron design: A dynamical systems approach
Schemmel et al. Modeling synaptic plasticity within networks of highly accelerated I&F neurons
Dong et al. Multimodal neuromorphic sensory-processing system with memristor circuits for smart home applications
Kadetotad et al. Parallel architecture with resistive crosspoint array for dictionary learning acceleration
CN107273972B (zh) 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法
US20240170060A1 (en) Data processing method based on memristor array and electronic apparatus
JP2021185479A (ja) インメモリプロセシングを行う装置、及びそれを含むコンピューティング装置
CN109583346A (zh) 基于lstm-fc的脑电信号特征提取与分类识别方法
CN110998611A (zh) 神经形态处理装置
US9600762B2 (en) Defining dynamics of multiple neurons
Bai et al. A training-efficient hybrid-structured deep neural network with reconfigurable memristive synapses
CN113313240B (zh) 计算设备及电子设备
CN210627259U (zh) 实现液体状态机的脉冲神经网络数模混合电路系统
Fang et al. Neuromorphic algorithm-hardware codesign for temporal pattern learning
CN117669676A (zh) 一种基于忆阻器的感知神经元电路及应用
KR20220004430A (ko) 인-메모리 프로세싱을 수행하는 장치 및 이를 포함하는 컴퓨팅 장치
Bianchi et al. Energy-efficient continual learning in hybrid supervised-unsupervised neural networks with PCM synapses
CN114169511B (zh) 一种基于实物忆阻器的联想记忆电路及方法
Milo et al. Brain-inspired recurrent neural network with plastic RRAM synapses
CN113076827B (zh) 一种传感器信号智能处理系统
Sun et al. Quaternary synapses network for memristor-based spiking convolutional neural networks
Shi et al. A neuromorphic brain interface based on RRAM crossbar arrays for high throughput real-time spike sorting
CN112949819B (zh) 基于忆阻器的自供能设备及其脉冲神经网络优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant