CN110161931A - 基于gps授时的fpga编码解码系统及方法 - Google Patents

基于gps授时的fpga编码解码系统及方法 Download PDF

Info

Publication number
CN110161931A
CN110161931A CN201910493993.3A CN201910493993A CN110161931A CN 110161931 A CN110161931 A CN 110161931A CN 201910493993 A CN201910493993 A CN 201910493993A CN 110161931 A CN110161931 A CN 110161931A
Authority
CN
China
Prior art keywords
code
signal
unit
irig
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910493993.3A
Other languages
English (en)
Inventor
王显
曹长庆
曾晓东
吴晓鹏
冯喆珺
闫旭
王蕊
宁金娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910493993.3A priority Critical patent/CN110161931A/zh
Publication of CN110161931A publication Critical patent/CN110161931A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS
    • G04R20/06—Decoding time data; Circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Automation & Control Theory (AREA)
  • Electric Clocks (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于GPS授时的FPGA编码解码系统及方法。利用GPS时钟授时，现场可编程门阵列FPGA采取模块化的设计思想，采用Verilog语言对现场可编程门阵列FPGA进行开发设计，设计中的主要模块为编码模块和解码模块，现场可编程门阵列FPGA将GPS时钟获取的时间信息进行串行时间码IRIG‑B码的编解码处理。本发明与其它控制芯片相比，现场可编程门阵列FPGA具有更快的速度，使用灵活，结构简单，串行时间码IGIR‑B码的时间精度比网络时间同步精度高出几个数量级，提高系统的时间同步精度。

Description

基于GPS授时的FPGA编码解码系统及方法
技术领域
本发明属于通信技术领域，更进一步涉及卫星通信技术领域中的一种基于全球定位系统GPS(Global Positioning System)授时的现场可编程阵列FPGA(Field-Programmable Gate Array)编码解码系统及方法。本发明通过采用现场可编程阵列FPGA和GPS时钟的系统，同时结合对串行时间码IRIG-B(InterRange Instrumentation Group-BDC)码进行相应的编码解码，得到精度比较高的时间信息，能够在误差允许范围内实现时间同步的功能，实现在GPS卫星信号有效范围内进行授时。
背景技术
随着现代社会的高速发展，时间同步的应用越来越广泛，而且时间同步的精度要求也越来越高，使用GPS时钟提取时间信号，并且使用现场可编程阵列FPGA对提取之后的时间信号进行相应的处理，将系统内的时间偏差限定在足够小的范围内，从而实现系统中每个设备、或者每个模块之间的时间同步，实现该功能需要使用到授时技术。
中山大学在其申请的专利文献“一种基于时分空分复用的无线传感网时间同步的方法”(专利申请号201811401206.X，公开号CN109787702A)中公开了一种基于时分空分复用的无线传感网时间同步的方法。该方法的步骤包括两个：基于空时分思想的无碰撞同步关系建立和高精度点对多点时间同步算法，本发明通过在复杂空间布局的无线传感网中快速建立起一套无碰撞的时间同步传输关系，进而采用现有的快速时间同步方法，对全网节点进行时间同步。该方法通过在时间同步传输建立步骤损耗一定的时间成本，换来同步步骤的高效进行，其总体方法复杂度低，速度高效，解决了传统时间同步算法在复杂空间布局中消息碰撞引起的时间同步精度下降、时间同步失败的问题。但是，该方法仍然存在的不足之处是：虽然该方法能够实现时间同步功能，但是它解决的难点问题属于网络时间同步范畴，而目前网络时间同步精度只能达到毫秒级别，无法达到微秒甚至纳秒级别，因此在一些精度要求比较高的场合，它的精度无法实现相应的需求。
西安交通大学在其申请的专利文献“基于BD/GPS双模授时的时间同步装置”(专利申请号201110118283.6，公开号CN102339016A)中公开了一种基于BD/GPS双模授时的时间同步装置。该装置中的铷钟X72的频率输出引脚同与门的输入引脚连接，与门的输出引脚与CPLD的输入引脚连接，时间间隔测量仪TDC-GP2芯片的输出端通过SPI端口与DSP连接，DSP与铷钟之间通过RS232串口连接，BD/GPS双模接收机输出的1pps信号输出端与时间间隔测量仪TDC-GP2芯片连接，BD/GPS双模接收机的RS232端口与DSP相连。该装置结构简单，稳定性好，还可以自适应切换授时模式，而且在不损失精度的前提下，降低了成本，简化了系统结构，增强了稳定性。但是，该装置仍然存在的不足之处是：首先，如果在GPS接收机出现故障的情况下，只能通过BD接收机输出信号，此时时间同步精度方面并不能达到要求；其次，相对而言，装置中的CPLD模块是复杂可编程逻辑器件，其规模较大，结构复杂，属于大规模集成电路范围。
发明内容
本发明的目的在于针对上述已有技术的不足，提出了一种基于GPS授时的FPGA编码解码系统及方法，以解决上述背景中时间同步精度不够，器件规模较大，结构复杂等问题。
实现本发明目的的思路是，利用GPS时钟授时，现场可编程门阵列FPGA采取模块化的设计思想，采用Verilog语言对现场可编程门阵列FPGA进行开发设计，设计中的主要模块为编码模块和解码模块，与其它控制芯片相比，现场可编程门阵列FPGA具有更快的速度，使用灵活，减少开发周期和费用，现场可编程门阵列FPGA将GPS时钟获取的时间信息进行串行时间码IRIG-B码的编解码处理，串行时间码IGIR-B码的时间精度比网络时间同步精度高出几个数量级，提高系统的时间同步精度。
本发明的系统包括GPS时钟、现场可编程门阵列FPGA编码模块、现场可编程门阵列FPGA解码模块；所述的GPS时钟与现场可编程门阵列FPGA编码模块通过异步串行通用UART接口连接；其中：
所述的GPS时钟，用于通过全球定位系统GPS的信号驯服晶振，获取时间信息；
所述的现场可编程门阵列FPGA编码模块，包括时钟分频单元、编码单元，所述的编码模块中的时钟分频单元，用于对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时输入到解码模块的码宽分析单元、转换单元中，所述的编码模块中的编码单元，用于使用串行时间码IRIG-B码转换方法，将GPS时钟输入的时间信号转化为串行时间码IRIG-B码信号，同时将串行时间码IRIG-B码信号输入到解码模块的码宽分析单元中；
所述的现场可编程门阵列FPGA编码模块，包括码宽分析单元、转换单元和输出单元，所述的解码模块中的码宽分析单元，用于利用编码模块中时钟分频单元输入的秒脉冲信号，使用串行时间码IRIG-B码码元的解码方法，对码宽分析单元接收到的串行时间码IRIG-B码信号进行解码，得到时间信息，将BCD码格式时间信息输入到转换单元中，所述的解码模块中的转换单元，将码宽分析单元中的BCD码格式时间信息转换为标准时间信息，将标准时间信息输入到输出单元中，所述的解码模块中的输出单元，用于将标准时间信息输入到外部设备中。
本发明方法的具体步骤包括如下：
(1)GPS时钟提取标准的时间信息：
GPS时钟通过全球定位系统GPS的信号驯服晶振，获取时间信息；
(2)将时间信息传入现场可编程门阵列FPGA中：
通过异步串行通用UART接口，将时间信息输入到现场可编程门阵列FPGA编码模块中的编码单元中；
(3)对时间信息进行编码：
(3a)现场可编程门阵列FPGA中的编码模块的时钟分频单元，使用锁相环PLL，对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时传入到解码模块的码宽分析单元、转换单元中；
(3b)现场可编程门阵列FPGA编码模块中的编码单元，定义一个模为10的计数器ms_count10，在中断信号的上升沿触发复位，将计数器ms_count10置0，在触发信号每触发一次上升沿时计数器ms_count10加1，定义一个模为100的计数器codes_count100，时钟分频后的中断信号每中断一次计数器codes_count100的值加1，如果在中断信号的上升沿有复位信号，则触发复位，将计数器codes_count100置0，否则，在中断信号每触发一次上升沿时计数器ms_count10的值加1，定义一个逻辑向量CMP_REGS,其宽度为10位，表示每个毫秒码元的状态，当ms_count10的值为0时，根据codes_count100的值所表示的信息，用对应的时间码对CMP_REGS寄存器的内容进行更新，当计数器ms_count10不为0时，根据ms_count10的值来确定选择哪一位为输出，也就是将寄存器CMP_REGS[ms_count10]的值输出，将GPS时钟输入的时间信号转化为串行时间码IRIG-B码信号，同时将串行时间码IRIG-B码信号输入到解码模块的码宽分析单元中；
(4)对串行时间码IRIG-B码信号进行解码：
(4a)现场可编程门阵列FPGA的解码模块中的码宽分析单元，利用编码模块中时钟分频单元输入的秒脉冲信号检测到串行时间码IRIG-B码上升沿，当检测到上升沿时，开始对高电平计时，将高电平持续时间大于10ms的串行时间码IRIG-B码信号的码元作为解码后的无效码元，将高电平持续时间在[7ms,10ms]区间内的串行时间码IRIG-B码码元作为解码后的位置识别标志“P”码元，将高电平持续时间在[4ms,7ms]区间内的串行时间码IRIG-B码码元作为解码后的脉宽码字“1”，将高电平持续时间在[1ms,4ms]区间内的串行时间码IRIG-B码码元作为解码后的脉宽码字“0”，得到BCD码格式的时间信号；
(4b)现场可编程门阵列FPGA的解码模块中的转换单元，将码宽分析单元中的BCD码格式时间信息转换为标准时间信息，将标准时间信息传入到输出单元中；
(4c)现场可编程门阵列FPGA的解码模块中的输出单元，将接收到的标准时间信息输出到外部设备中。
本发明与现有技术相比具有以下优点：
第一，由于本发明的方法中采用GPS时钟获取时间信息，同时采用对串行时间码IRIG-B码作为时间同步传输的方式，IRIG-B码的同步精度可达几十纳秒级别，克服了现有技术中网络时间同步精度只能达到毫秒级别，在一些精度要求比较高的场合，无法实现相应需求的缺点，提升了时间同步精度。
第二，由于本发明的系统中采用现场可编程阵列FPGA对GPS时钟获取的时间信息进行编解码处理，克服了原有系统中使用CPLD模块规模较大，结构复杂的缺点，使得本发明结构更加简单，提升了系统的稳定性，有利于扩大系统的应用范围。
附图说明
图1为本发明系统的结构示意图；
图2为本发明系统的现场可编程门阵列FPGA编码模块结构示意图；
图3为本发明系统的现场可编程门阵列FPGA解码模块结构示意图；
图4为本发明方法的流程图；
图5为本发明系统解码模块的解码方法流程图。
具体实施方式
下面结合附图对本发明系统做进一步的描述。
参照附图1对本发明的系统做进一步的描述。
本发明的系统包括GPS时钟、现场可编程门阵列FPGA编码模块、现场可编程门阵列FPGA解码模块。所述的GPS时钟与现场可编程门阵列FPGA编码模块通过异步串行通用UART接口连接。其中：
所述的GPS时钟，用于通过全球定位系统GPS的信号驯服晶振，获取时间信息。
参照附图2对本发明系统的现场可编程门阵列FPGA编码模块做进一步的描述。
所述的现场可编程门阵列FPGA编码模块，包括时钟分频单元、编码单元，所述的编码模块中的时钟分频单元，用于对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时输入到解码模块的码宽分析单元、转换单元中，所述的编码模块中的编码单元，用于使用串行时间码IRIG-B码转换方法，将GPS时钟输入的时间信号转化为串行时间码IRIG-B码信号，同时将串行时间码IRIG-B码信号输入到解码模块的码宽分析单元中。
参照附图3对本发明系统的现场可编程门阵列FPGA解码模块做进一步的描述。
所述的现场可编程门阵列FPGA解码模块，包括码宽分析单元、转换单元和输出单元，所述的解码模块中的码宽分析单元，用于利用编码模块中时钟分频单元输入的秒脉冲信号，使用串行时间码IRIG-B码码元的解码方法，对码宽分析单元接收到的串行时间码IRIG-B码信号进行解码，得到时间信息，将BCD码格式时间信息输入到转换单元中，所述的解码模块中的转换单元，将码宽分析单元中的BCD码格式时间信息转换为标准时间信息，将标准时间信息输入到输出单元中，所述的解码模块中的输出单元，用于将标准时间信息输入到外部设备中。
参照附图4对本发明方法做进一步的描述。
步骤1，GPS时钟提取标准的时间信息。
GPS时钟通过全球定位系统GPS的信号驯服晶振，获取时间信息。
步骤2，将时间信息传入现场可编程门阵列FPGA中。
通过异步串行通用UART接口，将时间信息输入到现场可编程门阵列FPGA编码模块中的编码单元中。
步骤3，对时间信息进行编码。
现场可编程门阵列FPGA中的编码模块的时钟分频单元，使用锁相环PLL，对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时传入到解码模块的码宽分析单元、转换单元中。
现场可编程门阵列FPGA编码模块中的编码单元，使用串行时间码IRIG-B码转换方法，将GPS时钟输入的时间信号转化为串行时间码IRIG-B码信号，同时将串行时间码IRIG-B码信号输入到解码模块的码宽分析单元中。
步骤4，对串行时间码IRIG-B码信号进行解码。
参照附图5对本发明系统解码模块的解码方法做进一步的描述。
现场可编程门阵列FPGA的解码模块中的码宽分析单元，利用编码模块中时钟分频单元输入的秒脉冲信号检测到串行时间码IRIG-B码上升沿，当检测到上升沿时，开始对高电平计时，将高电平持续时间大于10ms的串行时间码IRIG-B码信号的码元作为解码后的无效码元，将高电平持续时间在[7ms,10ms]区间内的串行时间码IRIG-B码码元作为解码后的位置识别标志“P”码元，将高电平持续时间在[4ms,7ms]区间内的串行时间码IRIG-B码码元作为解码后的脉宽码字“1”，将高电平持续时间在[1ms,4ms]区间内的串行时间码IRIG-B码码元作为解码后的脉宽码字“0”，得到BCD码格式的时间信号，将BCD码格式时间信息输入到转换单元中。
现场可编程门阵列FPGA的解码模块中的转换单元，将码宽分析单元中的BCD码格式时间信息转换为标准时间信息，将标准时间信息传入到输出单元中。
现场可编程门阵列FPGA的解码模块中的输出单元，将接收到的标准时间信息输出到外部设备中。

Claims (4)

1.一种基于GPS授时的FPGA编码解码系统，包括GPS时钟、现场可编程门阵列FPGA编码模块、现场可编程门阵列FPGA解码模块；所述的GPS时钟与现场可编程门阵列FPGA编码模块通过异步串行通用UART接口连接；其中：
所述的GPS时钟，用于通过全球定位系统GPS的信号驯服晶振，获取时间信息；
所述的现场可编程门阵列FPGA编码模块，包括时钟分频单元、编码单元，所述的编码模块的时钟分频单元，用于对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时输入到解码模块的码宽分析单元、转换单元中，所述的编码模块中的编码单元，用于使用串行时间码IRIG-B码转换方法，将GPS时钟输入的时间信号转化为串行时间码IRIG-B码信号，同时将串行时间码IRIG-B码信号输入到解码模块的码宽分析单元中；
所述的现场可编程门阵列FPGA编码模块，包括码宽分析单元、转换单元和输出单元；所述的解码模块中的码宽分析单元，用于利用编码模块中时钟分频单元输入的秒脉冲信号，使用串行时间码IRIG-B码码元的解码方法，对码宽分析单元接收到的串行时间码IRIG-B码信号进行解码，得到时间信息，将BCD码时间信息输入到转换单元中，所述的解码模块中的转换单元，将码宽分析单元中的BCD码时间信息转换为标准时间信息，将标准时间信息输入到输出单元中，所述的解码模块中的输出单元，用于将标准时间信息输入到外部设备中。
2.一种基于GPS授时的FPGA解码编码方法，其特征在于，GPS时钟提取标准的时间信息，对时间信息进行编码，对串行时间码IRIG-B码信号进行解码，该方法的具体步骤包括如下：
(1)GPS时钟提取标准的时间信息：
GPS时钟通过全球定位系统GPS的信号驯服晶振，获取时间信息；
(2)将时间信息传入现场可编程门阵列FPGA中：
通过异步串行通用UART接口，将时间信息输入到现场可编程门阵列FPGA编码模块中的编码单元中；
(3)对时间信息进行编码：
(3a)现场可编程门阵列FPGA中的编码模块的时钟分频单元，使用锁相环PLL，对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时传入到解码模块的码宽分析单元、转换单元中；
(3b)现场可编程门阵列FPGA编码模块中的编码单元，使用串行时间码IRIG-B码转换方法，将GPS时钟输入的时间信号转化为串行时间码IRIG-B码信号，同时将串行时间码IRIG-B码信号输入到解码模块的码宽分析单元中；
(4)对串行时间码IRIG-B码信号进行解码：
(4a)现场可编程门阵列FPGA的解码模块中的码宽分析单元，利用编码模块中时钟分频单元输入的秒脉冲信号，使用串行时间码IRIG-B码码元的解码方法，对码宽分析单元接收到的串行时间码IRIG-B码信号进行解码，得到BCD码格式时间信息，将BCD码时间信息输入到转换单元中；
(4b)现场可编程门阵列FPGA的解码模块中的转换单元，将码宽分析单元中的BCD码时间信息转换为标准时间信息，将标准时间信息传入到输出单元中；
(4c)现场可编程门阵列FPGA的解码模块中的输出单元，将接收到的标准时间信息输出到外部设备中。
3.根据权利要求2所述的基于GPS授时的FPGA解码编码方法，其特征在于，步骤(3b)中所述的串行时间码IRIG-B码转换方法的步骤如下：
第一步，定义一个模为10的计数器ms_count10，在中断信号的上升沿触发复位，将计数器ms_count10置0，在触发信号每触发一次上升沿时计数器ms_count10加1；
第二步，定义一个模为100的计数器codes_count100，时钟分频后的中断信号每中断一次计数器codes_count100的值加1，如果在中断信号的上升沿有复位信号，则触发复位，将计数器codes_count100置0，否则，在中断信号每触发一次上升沿时计数器ms_count10的值加1；
第三步，定义一个逻辑向量CMP_REGS,其宽度为10位，表示每个毫秒码元的状态，当ms_count10的值为0时，根据codes_count100的值所表示的信息，用对应的时间码对CMP_REGS寄存器的内容进行更新，当计数器ms_count10不为0时，根据ms_count10的值来确定选择哪一位为输出，也就是将寄存器CMP_REGS[ms_count10]的值输出。
4.根据权利要求2所述的基于GPS授时的FPGA解码编码方法，其特征在于，步骤(4a)中所述串行时间码IRIG-B码码元的解码方法的步骤如下：
第一步，解码开始的准时点很重要，使用秒脉冲信号检测串行时间码IRIG-B码信号的上升沿；
第二步，当串行时间码IRIG-B码信号的码元位于上升沿时，对串行时间码IRIG-B码信号码元的高电平开始计时；
第三步，将高电平持续时间大于10ms的串行时间码IRIG-B码信号的码元作为解码后的无效码元；
第四步，将高电平持续时间在[7ms,10ms]区间内的串行时间码IRIG-B码码元作为解码后的位置识别标志“P”码元；
第五步，将高电平持续时间在[4ms,7ms]区间内的串行时间码IRIG-B码码元作为解码后的脉宽码字“1”；
第六步，将高电平持续时间在[1ms,4ms]区间内的串行时间码IRIG-B码码元作为解码后的脉宽码字“0”。
CN201910493993.3A 2019-06-08 2019-06-08 基于gps授时的fpga编码解码系统及方法 Pending CN110161931A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910493993.3A CN110161931A (zh) 2019-06-08 2019-06-08 基于gps授时的fpga编码解码系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910493993.3A CN110161931A (zh) 2019-06-08 2019-06-08 基于gps授时的fpga编码解码系统及方法

Publications (1)

Publication Number Publication Date
CN110161931A true CN110161931A (zh) 2019-08-23

Family

ID=67628112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910493993.3A Pending CN110161931A (zh) 2019-06-08 2019-06-08 基于gps授时的fpga编码解码系统及方法

Country Status (1)

Country Link
CN (1) CN110161931A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123692A (zh) * 2019-11-28 2020-05-08 北京时代民芯科技有限公司 一种基于irig-b码的嵌入式时间统一系统
CN111193514A (zh) * 2019-10-25 2020-05-22 电子科技大学 一种高同步精度irig-b编码器
CN111245567A (zh) * 2020-01-10 2020-06-05 深圳市风云实业有限公司 一种对irig-b（dc）码的解码和编码系统及方法
CN111355550A (zh) * 2020-02-04 2020-06-30 西安广和通无线软件有限公司 时间同步方法、装置、计算机可读存储介质和计算机设备
CN112231267A (zh) * 2020-10-16 2021-01-15 天津津航计算技术研究所 一种国产化的vpx架构b码对时装置
CN112506268A (zh) * 2020-12-15 2021-03-16 杭州和利时自动化有限公司 多片fpga间时间同步方法、装置、设备及存储介质
CN113938240A (zh) * 2021-12-21 2022-01-14 成都金诺信高科技有限公司 一种输出多种irig时间码的方法及装置
CN114019888A (zh) * 2022-01-07 2022-02-08 智道网联科技(北京)有限公司 用于车载设备的通信控制电路、方法、车载设备以及车辆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101545965A (zh) * 2009-01-16 2009-09-30 华中科技大学 一种gps同步的irig-b时间码发生器
CN104991440A (zh) * 2015-07-14 2015-10-21 中北大学 高精度irig-b(ac)码解调方法及装置
CN109039515A (zh) * 2018-07-24 2018-12-18 北京新宇航星科技有限公司 一种b码同步的高精度实时时间源生成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101545965A (zh) * 2009-01-16 2009-09-30 华中科技大学 一种gps同步的irig-b时间码发生器
CN104991440A (zh) * 2015-07-14 2015-10-21 中北大学 高精度irig-b(ac)码解调方法及装置
CN109039515A (zh) * 2018-07-24 2018-12-18 北京新宇航星科技有限公司 一种b码同步的高精度实时时间源生成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张建飞: "《航天测量船通信技术概论》", 31 December 2015, 国防工业出版社 *
郝帅等: "基于FPGA的IRIG-B码编码与解码器设计", 《电子设计工程》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193514A (zh) * 2019-10-25 2020-05-22 电子科技大学 一种高同步精度irig-b编码器
CN111123692A (zh) * 2019-11-28 2020-05-08 北京时代民芯科技有限公司 一种基于irig-b码的嵌入式时间统一系统
CN111123692B (zh) * 2019-11-28 2021-06-08 北京时代民芯科技有限公司 一种基于irig-b码的嵌入式时间统一系统
CN111245567A (zh) * 2020-01-10 2020-06-05 深圳市风云实业有限公司 一种对irig-b（dc）码的解码和编码系统及方法
CN111355550A (zh) * 2020-02-04 2020-06-30 西安广和通无线软件有限公司 时间同步方法、装置、计算机可读存储介质和计算机设备
CN112231267A (zh) * 2020-10-16 2021-01-15 天津津航计算技术研究所 一种国产化的vpx架构b码对时装置
CN112506268A (zh) * 2020-12-15 2021-03-16 杭州和利时自动化有限公司 多片fpga间时间同步方法、装置、设备及存储介质
CN112506268B (zh) * 2020-12-15 2023-03-14 杭州和利时自动化有限公司 多片fpga间时间同步方法、装置、设备及存储介质
CN113938240A (zh) * 2021-12-21 2022-01-14 成都金诺信高科技有限公司 一种输出多种irig时间码的方法及装置
CN114019888A (zh) * 2022-01-07 2022-02-08 智道网联科技(北京)有限公司 用于车载设备的通信控制电路、方法、车载设备以及车辆
CN114019888B (zh) * 2022-01-07 2022-07-12 智道网联科技(北京)有限公司 用于车载设备的通信控制电路、方法、车载设备以及车辆

Similar Documents

Publication Publication Date Title
CN110161931A (zh) 基于gps授时的fpga编码解码系统及方法
CN104330966B (zh) 多模高精度时间、频率标准设备
CN102880045B (zh) 基于gps、北斗卫星、光纤b码、高精度恒温晶振的同步时钟时间输出系统
CN103163780B (zh) 电力网gps/北斗双系统卫星同步时钟系统
CN205375018U (zh) 基于卫星授时的可驯服铷原子钟同步时钟设备
CN105301951B (zh) 一种基于层次分析法的时间同步系统的多源判决实现方法
CN101540500B (zh) 数字化光纤差动保护时钟接力法数据同步方法
CN104102124B (zh) 一种基于fpga的irig‑b码解码器及其解码方法
CN101534003B (zh) 数字化光纤差动保护装置的数据同步方法
CN210428114U (zh) 多系统时间源冗余定时设备
CN101867452A (zh) 一种电力专用串行实时总线的通信方法
CN103414547A (zh) 一种主站控制多从站的方法、主站以及系统
CN110928176B (zh) 一种支持多种授时技术的多功能授时设备
CN109687928A (zh) 一种基于fpga的irig-b型码（dc）授时实现系统及方法
CN104199278A (zh) 基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法
CN202475769U (zh) Lte系统的高精度网络时钟服务器
CN110198198B (zh) 一种路侧单元同步方法、装置、处理器及路侧单元
CN103117599A (zh) 一种智能变电站链路冗余采样值在线无缝切换方法
CN109714125A (zh) 卫星舱间无线时间同步方法、系统及卫星
CN102255682B (zh) 精确时间协议时钟转换为irig-b码的方法和装置
CN203708224U (zh) 一种多用途串行时间码解码器
CN107659369B (zh) 一种定位基站时钟同步装置及其同步方法
CN207098602U (zh) 一种光纤纵差保护装置
CN114114891B (zh) 双北斗卫星同步时钟系统及方法
CN201557123U (zh) 一种网络时间信号转直流时间码装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190823

WD01 Invention patent application deemed withdrawn after publication