CN110120338A - 栅氧化层的形成方法、半导体器件及其形成方法 - Google Patents
栅氧化层的形成方法、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110120338A CN110120338A CN201910425844.3A CN201910425844A CN110120338A CN 110120338 A CN110120338 A CN 110120338A CN 201910425844 A CN201910425844 A CN 201910425844A CN 110120338 A CN110120338 A CN 110120338A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- oxide
- substrate
- forming method
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 230000003647 oxidation Effects 0.000 claims description 32
- 238000007254 oxidation reaction Methods 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 16
- 230000005641 tunneling Effects 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron) Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种栅氧化层的形成方法、半导体器件及其形成方法，在衬底上形成第一氧化层后，在所述第一氧化层与所述衬底的接触面上形成第二氧化层，在所述第一氧化层上形成第三氧化层，使第三氧化层、第一氧化层及第二氧化层构成栅氧化层，由于所述第二氧化层的介电常数及第三氧化层的介电常数均大于所述第一氧化层的介电常数，总体可以提升栅氧化层的介电常数，从而增大栅氧化层的电容，降低电子隧穿效应，并且所述第二氧化层具有较高的介电常数和势垒效应，可以进一步防止衬底中的载流子遂穿进所述栅氧化层中而形成漏电流，提高了半导体器件的可靠性和TDDB性能。
Description
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种栅氧化层的形成方法、半导体器件及其形成方法。
背景技术
随着半导体技术的不断发展，对于半导体器件的尺寸不断减小，对晶体管中的栅氧化层的厚度要求也越来越高。现有的栅氧化层的厚度通常只有几纳米至几十纳米，随着栅氧化层的厚度越来越薄，栅氧化层势垒效应降低，器件的电子隧穿效应(Fowler-Nordheim，F-N效应)也越来越明显，导致器件的可靠度降低。并且，随着超大规模集成电路(Very Large Scale Integration)的迅速发展，晶体管作为功率器件时，对驱动电流的要求也越来越高，而驱动电流大小取决于栅氧化层的电容，栅氧化层厚度变薄之后，在高驱动电流工作环境下器件的电学性能和可靠性存在极大考验，随着驱动电流的升高带来的是器件的TDDB(Time dependent dielectric breakdown，经时击穿)性能的下降。
发明内容
本发明的目的在于提供一种栅氧化层的形成方法、半导体器件及其形成方法，以解决现有的半导体器件可靠性和TDDB性能不高的问题。
为了达到上述目的，本发明提供了一种栅氧化层的形成方法，包括：
提供衬底并在所述衬底上形成第一氧化层；
在所述第一氧化层与所述衬底的接触面上形成第二氧化层，所述第二氧化层的介电常数大于所述第一氧化层的介电常数；
在所述第一氧化层上形成第三氧化层，所述第三氧化层的介电常数大于所述第一氧化层的介电常数，且所述第三氧化层、第一氧化层及第二氧化层构成栅氧化层。
可选的，所述栅氧化层的厚度小于或等于10nm，其中，所述第一氧化层的厚度小于或等于6nm，所述第二氧化层及所述第三氧化层的厚度均小于或等于2nm。
可选的，所述第一氧化层的材料包括氧化硅，所述第二氧化层的材料包括氮氧化硅，利用热退火氮化所述第一氧化层，以在所述第一氧化层与所述衬底的接触面上形成所述第二氧化层。
可选的，采用热氧化工艺在炉管中形成所述第一氧化层，以及，形成所述第一氧化层之后，升高所述炉管中的反应温度并提供含氮气体，所述含氮气体中的氮原子渗入所述第一氧化层与所述衬底的接触面上以形成所述第二氧化层。
可选的，所述含氮气体包括氮气、一氧化二氮或一氧化氮中的一种或多种。
可选的，采用热氧化工艺在炉管中形成所述第一氧化层的步骤包括：
采用干氧氧化工艺在所述衬底上形成第一子氧化层；
采用湿氧氧化工艺在所述第一子氧化层上形成第二子氧化层；
采用干氧氧化工艺在所述第二子氧化层上形成第三子氧化层，所述第一子氧化层、第二子氧化层及第三子氧化层构成所述第一氧化层。
可选的，所述第三氧化层的材料包括氮氧化硅、氧化铝或氧化铪中的一种或多种。
本发明还提供了一种半导体器件的形成方法，采用所述的栅氧化层的形成方法形成栅氧化层。
本发明还提供了一种半导体器件，包括衬底及形成于所述衬底上的栅氧化层，其中，所述栅氧化层包括顺次重叠的第二氧化层、第一氧化层及第三氧化层，所述第二氧化层较所述第三氧化层更靠近所述衬底，并且，所述第二氧化层的介电常数及所述第三氧化层的介电常数均大于所述第一氧化层的介电常数。
可选的，所述半导体器件包括场效应晶体管。
在本发明提供的栅氧化层的形成方法、半导体器件及其形成方法中，在衬底上形成第一氧化层后，在所述第一氧化层与所述衬底的接触面上形成第二氧化层，在所述第一氧化层上形成第三氧化层，使第三氧化层、第一氧化层及第二氧化层构成栅氧化层，由于所述第二氧化层的介电常数及第三氧化层的介电常数均大于所述第一氧化层的介电常数，总体可以提升栅氧化层的介电常数，从而增大栅氧化层的电容，降低电子隧穿效应，并且所述第二氧化层具有较高的介电常数和势垒效应，可以进一步防止衬底中的载流子遂穿进所述栅氧化层中而形成漏电流，提高了半导体器件的可靠性和TDDB性能。
附图说明
图1为采用一种栅氧化层的形成方法形成的半导体结构的剖面示意图；
图2为本发明实施提供的栅氧化层的形成方法的流程图；
图3为本发明实施提供的在衬底上形成第一氧化层的剖面示意图；
图4为本发明实施提供的在衬底上及第一氧化层的接触面上形成第二氧化层的剖面示意图；
图5为本发明实施提供的在第一氧化层上形成第三氧化层的剖面示意图；
其中，附图标记为：
10-衬底；20-栅氧化层；21-第一氧化层；22-第二氧化层；
30-衬底；40-栅氧化层；41-第一氧化层；411-第一子氧化层、412-第二子氧化层；413-第三子氧化层；42-第二氧化层；43-第三氧化层。
具体实施方式
如图1所示，有一种栅氧化层的形成工艺是：首先提供衬底10，在所述衬底10上形成第一氧化层21，所述第一氧化层21的材料通常是氧化硅，然后再在所述第一氧化层21上形成第二氧化层22，所述第二氧化层22覆盖所述第一氧化层21，所述第一氧化层21及所述第二氧化层22构成栅氧化层20。所述第二氧化层22通常可以采用介电常数大于所述氧化硅的材料，例如是氮氧化硅(SiON)等材料(氮氧化硅的介电常数约为7，氧化硅的介电常数约为3.9)，由于所述第二氧化层22的介电常数较大，可以增大栅氧化层20的介电常数，从而改变栅氧化层20的电容，从而可以降低电子隧穿效应。
但是由于所述第一氧化层21与所述衬底10直接接触，在所述第一氧化层21与所述衬底10的接触面上会聚集大量的电子，在驱动电流较高的应用场景下，衬底10中的载流子容易遂穿进所述栅氧化层20中而形成漏电流，造成器件的可靠性和TDDB性能下降。
基于此，在本发明提供了一种栅氧化层的形成方法、半导体器件及其形成方法，在衬底上形成第一氧化层后，在所述第一氧化层与所述衬底的接触面上形成第二氧化层，在所述第一氧化层上形成第三氧化层，使第三氧化层、第一氧化层及第二氧化层构成栅氧化层，由于所述第二氧化层的介电常数及第三氧化层的介电常数均大于所述第一氧化层的介电常数，总体可以提升栅氧化层的介电常数，从而增大栅氧化层的电容，降低电子隧穿效应，并且所述第二氧化层具有较高的介电常数和势垒效应，可以进一步防止衬底中的载流子遂穿进所述栅氧化层中而形成漏电流，提高了半导体器件的可靠性和TDDB性能。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图2所示，本实施例提供了一种栅氧化层的形成方法，其特征在于，包括：
步骤S1：提供衬底并在所述衬底上形成第一氧化层；
步骤S2：在所述第一氧化层与所述衬底的接触面上形成第二氧化层，所述第二氧化层的介电常数大于所述第一氧化层的介电常数；
步骤S3：在所述第一氧化层上形成第三氧化层，所述第三氧化层的介电常数大于所述第一氧化层的介电常数，且所述第三氧化层、第一氧化层及第二氧化层构成栅氧化层。
具体的，请参阅图3-图5，其为采用本实施例提供的栅氧化层的形成方法形成的半导体结构的剖面示意图，接下来，将结合图3-图5对本实施例提供的栅氧化层的形成方法作详细的描述。
首先，请参阅图3，提供衬底30，所述衬底30可以是硅衬底、锗衬底、锗硅衬底、砷化镓衬底或绝缘体上硅衬底等，且所述衬底30中形成有若干源区和若干漏区及用于隔离有源区的沟槽隔离结构(未示出)等，本发明不作限制。接下来，在所述衬底30上形成第一氧化层41，本实施例中，所述第一氧化层41的材料为氧化硅，并且是采用热氧化工艺在炉管中形成所述第一氧化层41的。可选的，如图3所示，本实施例中，所述第一氧化层41的形成步骤分为3步，分别为：采用干氧氧化工艺在所述衬底30上形成第一子氧化层411；采用湿氧氧化工艺在所述第一子氧化层411上形成第二子氧化层412；采用干氧氧化工艺在所述第二子氧化层412上形成第三子氧化层413，所述第一子氧化层411、第二子氧化层413及第三子氧化层413构成所述第一氧化层41。可以理解的是，由于采用所述干氧氧化工艺形成所述第一子氧化层411和所述第三子氧化层413，所以所述第一子氧化层411和所述第三子氧化层413的膜层致密度和质量都比较好，但由于干氧氧化工艺的速度较慢，若整个所述第一氧化层41均采用干氧氧化工艺形成，则会降低产率，所以所述第二子氧化层412采用湿氧氧化工艺形成，湿氧氧化工艺的速度较快，从而可以加快所述第一氧化层41的制备速度。
接下来，如图4所示，在所述第一氧化层41与所述衬底30的接触面上形成所述第二氧化层42，本实施例中，所述第二氧化层42的材料为氮氧化硅，由于氮氧化硅的介电常数较高(约为7)，可以降低电子隧穿效应，并且在所述衬底30上形成一个较高的势垒，可以防止衬底30中的载流子遂穿进所述第二氧化层42及第一氧化层41中形成漏电流，提高了器件的可靠性和TDDB性能。
可选的，本实施例中，采用热退火氮化所述第一氧化层41，以在所述第一氧化层41与所述衬底30的接触面上形成所述第二氧化层42。具体的，在形成所述第一氧化层41之后，直接提升炉管中的反应温度(热氧化工艺的温度约为800摄氏度，可以增加至900摄氏度左右)，并向炉管提供含氮气体(例如氮气(N2)、一氧化二氮(N2O)或一氧化氮(NO)中的一种或多种)，所述含氮气体中的氮原子渗入所述第一子氧化层411与所述衬底30的接触面上以形成所述第二氧化层42，例如，当所述含氮气体为氮气，所述第一氧化层41的材料为氧化硅时，将氮气通入炉管中，氮气中的氮原子渗入所述第一子氧化层411与所述衬底30的接触面上，将氧化硅中的一个氧原子替换为氮原子，使所述第一子氧化层411与所述衬底30的接触面上的氧化硅转化为氮氧化硅，从而形成所述第二氧化层42。这样一来，所述第一氧化层41及所述第二氧化层42可以在一个设备(炉管)中形成，简化了工艺，能够节约转换设备的时间，提高了产率。并且，由于所述衬底30上是第二氧化层42，所述第二氧化层42的较高势垒也防止热电子穿过，从而可以降低由热电子引起的界面退化，并且防止衬底30中掺杂的杂质离子(例如硼)的扩散，提高了器件的可靠性。
可以理解的是，本实施例采用热退火氮化所述第一氧化层41以形成所述第二氧化层42，其他实施例中，形成所述第二氧化层42的工艺也可以是其他工艺，例如等离子氮化或氮注入等，在此不再一一举例说明。
接下来，如图5所示，在所述第一氧化层41上形成第三氧化层43，本实施例中，所述第三氧化层43的材料也为氮氧化硅，并且可以采用原位氧化工艺(DPN工艺)形成所述第三氧化层43，所述第一氧化层41、第二氧化层42及所述第三氧化层43共同构成所述栅氧化层40，由于所述第三氧化层43的介电常数也大于所述第一氧化层41的介电常数，总体可以进一步提升栅氧化层40的介电常数，从而增大栅氧化层40的电容，进一步降低电子隧穿效应。当然，所述第三氧化层43的材料还可以氧化铝(Al2O3)或氧化铪(HfO2)等介电常数大于所述第一氧化层41的材料，形成所述第三氧化层43的工艺也可以是化学气相沉积、物理气相沉积或原子层沉积等，本发明不再一一举例说明。
进一步，本实施例中，所述栅氧化层40的厚度小于或等于10nm，例如是6nm、7nm、8nm、9nm或10nm等，可以满足器件小型化的需求，其中，所述第一氧化层41的厚度小于或等于6nm，例如是4nm、5nm或6nm等，所述第二氧化层42及所述第三氧化层43的厚度均小于或等于2nm，例如是1nm、1.5nm或2nm等。可以理解的是，本实施例中，采用热退火氮化所述第一氧化层41形成所述第二氧化层42及采用原位氧化工艺形成所述第三氧化层43均会消耗一部分厚度的第一氧化层41(消耗的厚度较少)，所以在热氧化形成所述第一氧化层41时，形成的所述第一氧化层41的厚度稍微厚一些也无妨，所以所述第一氧化层41的工艺窗口更宽。并且，由于形成的所述第二氧化层42及所述第三氧化层43是位于所述第一氧化层41的底部和顶部的，而所述第一氧化层41中的所述第一子氧化层411和所述第三子氧化层413均采用干氧氧化工艺形成，膜层致密度和质量都比较好，有利于所述第二氧化层42及所述第三氧化层43的形成，形成所述第二氧化层42及所述第三氧化层43后也不会影响所述第一氧化层41的膜层质量。
基于此，本实施例还提供了一种半导体器件的形成方法，采用所述栅氧化层的形成方法形成栅氧化层，然后可以采用现有的工艺形成栅极或金属互连线等结构。
进一步，如图5所示，本实施例还提供了一种半导体器件，包括衬底30及形成于所述衬底30上的栅氧化层40，其中，所述栅氧化层40包括顺次重叠的第二氧化层42、第一氧化层41及第三氧化层43，所述第二氧化层42较所述第三氧化层43更靠近所述衬底30，并且，所述第二氧化层42的介电常数及所述第三氧化层43的介电常数均大于所述第一氧化层41的介电常数，从而总体可以提升栅氧化层的介电常数，增大栅氧化层40的电容，降低电子隧穿效应，并且所述第二氧化层42具有较高的介电常数和势垒效应，可以进一步防止衬底30中的载流子遂穿进所述栅氧化层40中而形成漏电流，提高了半导体器件的可靠性和TDDB性能。
可选的，本实施例中，所述半导体器件可以是场效应晶体管等功率器件。
综上，在本发明实施例提供的栅氧化层的形成方法、半导体器件及其形成方法中，在衬底上形成第一氧化层后，在所述第一氧化层与所述衬底的接触面上形成第二氧化层，在所述第一氧化层上形成第三氧化层，使第三氧化层、第一氧化层及第二氧化层构成栅氧化层，由于所述第二氧化层的介电常数及第三氧化层的介电常数均大于所述第一氧化层的介电常数，总体可以提升栅氧化层的介电常数，从而增大栅氧化层的电容，降低电子隧穿效应，并且所述第二氧化层具有较高的介电常数和势垒效应，可以进一步防止衬底中的载流子遂穿进所述栅氧化层中而形成漏电流，提高了半导体器件的可靠性和TDDB性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种栅氧化层的形成方法，其特征在于，包括：
提供衬底并在所述衬底上形成第一氧化层；
在所述第一氧化层与所述衬底的接触面上形成第二氧化层，所述第二氧化层的介电常数大于所述第一氧化层的介电常数；
在所述第一氧化层上形成第三氧化层，所述第三氧化层的介电常数大于所述第一氧化层的介电常数，且所述第三氧化层、第一氧化层及第二氧化层构成栅氧化层。
2.如权利要求1所述的栅氧化层的形成方法，其特征在于，所述栅氧化层的厚度小于或等于10nm，其中，所述第一氧化层的厚度小于或等于6nm，所述第二氧化层及所述第三氧化层的厚度均小于或等于2nm。
3.如权利要求1或2所述的栅氧化层的形成方法，其特征在于，所述第一氧化层的材料包括氧化硅，所述第二氧化层的材料包括氮氧化硅，利用热退火氮化所述第一氧化层，以在所述第一氧化层与所述衬底的接触面上形成所述第二氧化层。
4.如权利要求3所述的栅氧化层的形成方法，其特征在于，采用热氧化工艺在炉管中形成所述第一氧化层，以及，形成所述第一氧化层之后，升高所述炉管中的反应温度并提供含氮气体，所述含氮气体中的氮原子渗入所述第一氧化层与所述衬底的接触面上以形成所述第二氧化层。
5.如权利要求4所述的栅氧化层的形成方法，其特征在于，所述含氮气体包括氮气、一氧化二氮或一氧化氮中的一种或多种。
6.如权利要求4所述的栅氧化层的形成方法，其特征在于，采用热氧化工艺在炉管中形成所述第一氧化层的步骤包括：
采用干氧氧化工艺在所述衬底上形成第一子氧化层；
采用湿氧氧化工艺在所述第一子氧化层上形成第二子氧化层；
采用干氧氧化工艺在所述第二子氧化层上形成第三子氧化层，所述第一子氧化层、第二子氧化层及第三子氧化层构成所述第一氧化层。
7.如权利要求1或2所述的栅氧化层的形成方法，其特征在于，所述第三氧化层的材料包括氮氧化硅、氧化铝或氧化铪中的一种或多种。
8.一种半导体器件的形成方法，其特征在于，采用如权利要求1-7中任一项所述的栅氧化层的形成方法形成栅氧化层。
9.一种半导体器件，其特征在于，包括衬底及形成于所述衬底上的栅氧化层，其中，所述栅氧化层包括顺次重叠的第二氧化层、第一氧化层及第三氧化层，所述第二氧化层较所述第三氧化层更靠近所述衬底，并且，所述第二氧化层的介电常数及所述第三氧化层的介电常数均大于所述第一氧化层的介电常数。
10.如权利要求9所述的半导体器件，其特征在于，所述半导体器件包括场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910425844.3A CN110120338A (zh) | 2019-05-21 | 2019-05-21 | 栅氧化层的形成方法、半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910425844.3A CN110120338A (zh) | 2019-05-21 | 2019-05-21 | 栅氧化层的形成方法、半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110120338A true CN110120338A (zh) | 2019-08-13 |
Family
ID=67522988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910425844.3A Pending CN110120338A (zh) | 2019-05-21 | 2019-05-21 | 栅氧化层的形成方法、半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110120338A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114724940A (zh) * | 2022-06-09 | 2022-07-08 | 合肥新晶集成电路有限公司 | 半导体器件制备方法 |
| CN116959961A (zh) * | 2023-08-22 | 2023-10-27 | 中环领先半导体材料有限公司 | 一种晶圆及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531035A (zh) * | 2003-03-14 | 2004-09-22 | 旺宏电子股份有限公司 | 生成氧化膜的连续干式/湿式/干式氧化法 |
| US20070148989A1 (en) * | 2005-12-28 | 2007-06-28 | Lee Young S | Method of Manufacturing Semiconductor Device |
| CN102723261A (zh) * | 2012-06-26 | 2012-10-10 | 上海宏力半导体制造有限公司 | 半导体电容器的形成方法 |
| CN103489771A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | 氮氧化硅绝缘结构及其制作方法 |
| CN103681288A (zh) * | 2013-12-18 | 2014-03-26 | 无锡中微晶园电子有限公司 | 高可靠性的低温栅氧化层生长工艺 |
| CN105575785A (zh) * | 2014-10-09 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
| CN103165432B (zh) * | 2013-03-15 | 2016-08-03 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
-
2019
- 2019-05-21 CN CN201910425844.3A patent/CN110120338A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531035A (zh) * | 2003-03-14 | 2004-09-22 | 旺宏电子股份有限公司 | 生成氧化膜的连续干式/湿式/干式氧化法 |
| US20070148989A1 (en) * | 2005-12-28 | 2007-06-28 | Lee Young S | Method of Manufacturing Semiconductor Device |
| CN102723261A (zh) * | 2012-06-26 | 2012-10-10 | 上海宏力半导体制造有限公司 | 半导体电容器的形成方法 |
| CN103165432B (zh) * | 2013-03-15 | 2016-08-03 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
| CN103489771A (zh) * | 2013-09-22 | 2014-01-01 | 上海华力微电子有限公司 | 氮氧化硅绝缘结构及其制作方法 |
| CN103681288A (zh) * | 2013-12-18 | 2014-03-26 | 无锡中微晶园电子有限公司 | 高可靠性的低温栅氧化层生长工艺 |
| CN105575785A (zh) * | 2014-10-09 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114724940A (zh) * | 2022-06-09 | 2022-07-08 | 合肥新晶集成电路有限公司 | 半导体器件制备方法 |
| CN116959961A (zh) * | 2023-08-22 | 2023-10-27 | 中环领先半导体材料有限公司 | 一种晶圆及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8168547B2 (en) | Manufacturing method of semiconductor device | |
| US9006802B2 (en) | Semiconductor device manufacturing methods and methods of forming insulating material layers | |
| Parker et al. | Ultrathin oxide-nitride gate dielectric MOSFET's | |
| US20050280069A1 (en) | Semiconductor device and method of manufacturing the same | |
| Kavrik et al. | Ultralow defect density at sub-0.5 nm HfO2/SiGe interfaces via selective oxygen scavenging | |
| JPH10135207A (ja) | Ｎ２ｏガスを用いた薄膜形成方法 | |
| CN110120338A (zh) | 栅氧化层的形成方法、半导体器件及其形成方法 | |
| KR20070059707A (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| CN1178282C (zh) | 一种氮化氧化膜的制备方法 | |
| US20060134846A1 (en) | Method of fabricating a semiconductor structure | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| CN105304691B (zh) | 用于制备高k介质层的界面层的方法 | |
| US8334220B2 (en) | Method of selectively forming a silicon nitride layer | |
| US7893508B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN105206523A (zh) | 用于制备高k介质层的方法 | |
| CN104701240A (zh) | 用于制备高k介质层的方法 | |
| US12119222B2 (en) | Method for preparing semiconductor structure and semiconductor structure | |
| CN115084140B (zh) | 半导体结构的制备方法及半导体结构 | |
| US20240222195A1 (en) | Dipole formation processes | |
| US20220293772A1 (en) | Method for Manufacturing Semiconductor Structure and Semiconductor Structure | |
| US7030013B2 (en) | Method for fabricating semiconductor device using high dielectric material | |
| JP2009238903A (ja) | 半導体装置及びその製造方法 | |
| CN110190122B (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190813 |
|
| RJ01 | Rejection of invention patent application after publication |