CN110098836B - 一种适用于流水线adc的mdac结构 - Google Patents

Abstract

本发明公开了一种适用于流水线ADC的MDAC结构，包括采样输入信号端VINP、信号输入端±VREF、采样信号输入端VINN、运放器OPAMP、时钟信号S1、时钟信号S2、采样电容C1P至采样电容C8P、采样电容C1N至采样电容C8N、电容Cm、电容Cn、开关SW1、开关SW2、开关SW3、开关SW4、开关SW5、开关SW6、开关SW7、信号输出端VOUTP及信号输出端VOUTN。有益效果：在不需要VCM buffer的前提下，+VREF和‑VREF buffer的负载始终保持一致，整个转换过程不需要VCM电压以其驱动器，大幅度提高了驱动器的动态性能。

Description

一种适用于流水线ADC的MDAC结构

技术领域

本发明涉及流水线模数转换器技术领域，具体来说，涉及一种适用于流水线ADC的MDAC结构。

背景技术

流水线模数转换器是模数转换器的一种经典结构类型，可以在功耗、面积、速度和精度之间进行较好地折中，因而受到广泛的应用，高精度的流水线模数转换器常采用多级结构。在传统的流水线ADC(数模转换器)的MDAC(余量增益放大电路)结构如图2所示，其工作原理如下：

一、当时钟信号S1有效时，MDAC处于信号采样阶段：所有的采样电容(C1P、C2P、、、、C4P)和(C1N、C2N、、、、C4N)分别采样输入信号VINP和VINN，同时C0与OPAMP处于清零状态；二、当时钟信号S2有效时，MDAC处于余量放大阶段：采样电容输入端，根据Sub-ADC的结果选择接入+VREF、-VREF或者VCM。设计中保证：C1P＝C1N＝...＝C4P＝C4N＝C0。

则MDAC的传输函数为：

Vo＝(C1+C2+…+C4)/C0*Vin+(D1*C1+D2*C2+…+D4*C4)/C0*Vref其中，Dn(n＝1-8)，根据Sub-ADC的结果可为：-1，0及+1。当Vo＝(C1+C2+…+C4)/C0*Vin时，D1＝D2＝D3＝D4＝0，电路实现上则所有采样电容输入端均需接到VCM上。当Vo＝(C1+C2+…+C4)/C0*Vin+(C1+C2+C3)/C0*Vref时，D1＝D2＝D3＝1，D4＝0，电路实现上则C1P、C2P及C3P的输入端需接-VREF，而C1N、C2N及C3N的输入端需接+VREF。

由此可见，当输入信号不断变化时，VCM、+VREF及-VREF的驱动器的负载在不断变化，对驱动器的动态性能提出严格的要求，加大的驱动器的设计难度。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种适用于流水线ADC的MDAC结构，以克服现有相关技术所存在的上述技术问题。

本发明的技术方案是这样实现的；

一种适用于流水线ADC的MDAC结构，包括采样输入信号端VINP、信号输入端±VREF、采样信号输入端VINN、运放器OPAMP、时钟信号S1、时钟信号S2、采样电容C1P、采样电容C2P、采样电容C3P、采样电容C4P、采样电容C5P、采样电容C6P、采样电容C7P、采样电容C8P、采样电容C1N、采样电容C2N、采样电容C3N、采样电容C4N、采样电容C5N、采样电容C6N、采样电容C7N、采样电容C8N、电容Cm、电容Cn、开关SW1、开关SW2、开关SW3、开关SW4、开关SW5、开关SW6、开关SW7、信号输出端VOUTP及信号输出端VOUTN，其中，所述信号输出端VOUTP分别与所述运放器OPAMP的第一端、所述电容Cm的一端及所述开关SW6的一端连接，所述信号输出端VOUTN分别与所述运放器OPAMP的第二端、所述电容Cn的一端及所述开关SW7的一端连接，所述运放器OPAMP的第三端分别与所述开关SW5的一端、所述采样电容C1P的一端、所述采样电容C2P的一端、所述采样电容C3P的一端、所述采样电容C4P的一端、所述采样电容C5P的一端、所述采样电容C6P的一端、所述采样电容C7P的一端、所述采样电容C8P的一端、所述电容Cm的另一端及所述开关SW6的另一端连接，所述运放器OPAMP的第四端分别与所述开关SW5的另一端、所述采样电容C1N的一端、所述采样电容C2N的一端、所述采样电容C3N的一端、所述采样电容C4N的一端、所述采样电容C5N的一端、所述采样电容C6N的一端、所述采样电容C7N的一端、所述采样电容C8N的一端、所述电容Cn的另一端及所述开关SW7的另一端连接，所述采样电容C1P的另一端与所述采样电容C2P的另一端、所述采样电容C3P的另一端、所述采样电容C4P的另一端、所述采样电容C5P的另一端、所述采样电容C6P的另一端、所述采样电容C7P的另一端及所述采样电容C8P的另一端分别均设置有所述开关SW1和所述开关SW2，并且，所述开关SW1远离所述运放器OPAMP的一端与所述采样输入信号端VINP连接，所述开关SW2远离所述运放器OPAMP的一端与所述信号输入端±VREF连接，所述采样电容C1N的另一端与所述采样电容C2N的另一端、所述采样电容C3N的另一端、所述采样电容C4N的另一端、所述采样电容C5N的另一端、所述采样电容C6N的另一端、所述采样电容C7N的另一端及所述采样电容C8N的另一端分别均设置有所述开关SW3和所述开关SW4，并且，所述开关SW3远离所述运放器OPAMP的一端与所述采样信号输入端VINN连接，所述开关SW4远离所述运放器OPAMP的一端与所述信号输入端±VREF连接，所述时钟信号S1控制所述开关SW1、所述开关SW3、所述开关SW5、所述开关SW6及所述开关SW7，所述时钟信号S2控制所述开关SW2和所述开关SW4。

进一步，所述采样电容C1P与所述采样电容C2P、所述采样电容C3P、所述采样电容C4P、所述采样电容C5P、所述采样电容C6P、所述采样电容C7P、所述采样电容C8P、所述采样电容C1N、所述采样电容C2N、所述采样电容C3N、所述采样电容C4N、所述采样电容C5N、所述采样电容C6N、所述采样电容C7N、所述采样电容C8N、所述电容Cm及所述电容Cn均为半导体工艺电容。

进一步，所述采样电容C1P的正极与所述采样电容C2P的正极、所述采样电容C3P的正极、所述采样电容C4P的正极、所述采样电容C5P的正极、所述采样电容C6P的正极、所述采样电容C7P的正极、所述采样电容C8P的正极及所述电容Cm的正极分别均与所述运放器OPAMP的第三端连接。

进一步，所述采样电容C1N的正极、所述采样电容C2N的正极、所述采样电容C3N的正极、所述采样电容C4N的正极、所述采样电容C5N的正极、所述采样电容C6N的正极、所述采样电容C7N的正极、所述采样电容C8N的正极及所述电容Cn的正极分别均与所述运放器OPAMP的第四端连接。

进一步，所述电容Cm的容量与所述电容Cn的容量相同。

本发明的有益效果为：本发明提供一种适用于流水线ADC的MDAC结构，在不需要VCM buffer的前提下，+VREF和-VREF buffer的负载始终保持一致，整个转换过程不需要VCM电压以其驱动器，而+VREF，-VREF电压驱动器的负载始终是8*C0保持不变，大幅度提高了驱动器的动态性能。本发明不仅适用于增益为4的MDAC设计，对于增益为2，4、、、2^n各种增益的MDAC均适用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的一种适用于流水线ADC的MDAC结构的原理图；

图2是根据本发明实施例的一种适用于流水线ADC的MDAC结构的传统结构原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的实施例，提供了一种适用于流水线ADC的MDAC结构。

如图1-2所示，根据本发明实施例的适用于流水线ADC的MDAC结构，包括采样输入信号端VINP、信号输入端±VREF、采样信号输入端VINN、运放器OPAMP、时钟信号S1、时钟信号S2、采样电容C1P、采样电容C2P、采样电容C3P、采样电容C4P、采样电容C5P、采样电容C6P、采样电容C7P、采样电容C8P、采样电容C1N、采样电容C2N、采样电容C3N、采样电容C4N、采样电容C5N、采样电容C6N、采样电容C7N、采样电容C8N、电容Cm、电容Cn、开关SW1、开关SW2、开关SW3、开关SW4、开关SW5、开关SW6、开关SW7、信号输出端VOUTP及信号输出端VOUTN，其中，所述信号输出端VOUTP分别与所述运放器OPAMP的第一端、所述电容Cm的一端及所述开关SW6的一端连接，所述信号输出端VOUTN分别与所述运放器OPAMP的第二端、所述电容Cn的一端及所述开关SW7的一端连接，所述运放器OPAMP的第三端分别与所述开关SW5的一端、所述采样电容C1P的一端、所述采样电容C2P的一端、所述采样电容C3P的一端、所述采样电容C4P的一端、所述采样电容C5P的一端、所述采样电容C6P的一端、所述采样电容C7P的一端、所述采样电容C8P的一端、所述电容Cm的另一端及所述开关SW6的另一端连接，所述运放器OPAMP的第四端分别与所述开关SW5的另一端、所述采样电容C1N的一端、所述采样电容C2N的一端、所述采样电容C3N的一端、所述采样电容C4N的一端、所述采样电容C5N的一端、所述采样电容C6N的一端、所述采样电容C7N的一端、所述采样电容C8N的一端、所述电容Cn的另一端及所述开关SW7的另一端连接，所述采样电容C1P的另一端与所述采样电容C2P的另一端、所述采样电容C3P的另一端、所述采样电容C4P的另一端、所述采样电容C5P的另一端、所述采样电容C6P的另一端、所述采样电容C7P的另一端及所述采样电容C8P的另一端分别均设置有所述开关SW1和所述开关SW2，并且，所述开关SW1远离所述运放器OPAMP的一端与所述采样输入信号端VINP连接，所述开关SW2远离所述运放器OPAMP的一端与所述信号输入端±VREF连接，所述采样电容C1N的另一端与所述采样电容C2N的另一端、所述采样电容C3N的另一端、所述采样电容C4N的另一端、所述采样电容C5N的另一端、所述采样电容C6N的另一端、所述采样电容C7N的另一端及所述采样电容C8N的另一端分别均设置有所述开关SW3和所述开关SW4，并且，所述开关SW3远离所述运放器OPAMP的一端与所述采样信号输入端V1NN连接，所述开关SW4远离所述运放器OPAMP的一端与所述信号输入端±VREF连接，所述时钟信号S1控制所述开关SW1、所述开关SW3、所述开关SW5、所述开关SW6及所述开关SW7，所述时钟信号S2控制所述开关SW2和所述开关SW4。

在一个实施例中，所述采样电容C1P与所述采样电容C2P、所述采样电容C3P、所述采样电容C4P、所述采样电容C5P、所述采样电容C6P、所述采样电容C7P、所述采样电容C8P、所述采样电容C1N、所述采样电容C2N、所述采样电容C3N、所述采样电容C4N、所述采样电容C5N、所述采样电容C6N、所述采样电容C7N、所述采样电容C8N、所述电容Cm及所述电容Cn均为半导体工艺电容。

在一个实施例中，所述采样电容C1P的正极与所述采样电容C2P的正极、所述采样电容C3P的正极、所述采样电容C4P的正极、所述采样电容C5P的正极、所述采样电容C6P的正极、所述采样电容C7P的正极、所述采样电容C8P的正极及所述电容Cm的正极分别均与所述运放器OPAMP的第三端连接。

在一个实施例中，所述采样电容C1N的正极、所述采样电容C2N的正极、所述采样电容C3N的正极、所述采样电容C4N的正极、所述采样电容C5N的正极、所述采样电容C6N的正极、所述采样电容C7N的正极、所述采样电容C8N的正极及所述电容Cn的正极分别均与所述运放器OPAMP的第四端连接。

在一个实施例中，所述电容Cm的容量与所述电容Cn的容量相同。

具体应用时，(以增益＝4为例)，电容Cm的容量与电容Cn的容量均为电容C0的两倍，当时钟信号S1有效时，MDAC处于信号采样阶段；当时钟信号S2有效时，MDAC处于余量放大阶段，在不需要VCM buffer的前提下，+VREF和-VREF buffer的负载始终保持一致，MDAC传输函数为：

Vo＝(C1+C2+…+C8)/(2*C0)*Vin+(D1*C1+D2*C2+…+D8*C8)/(2*C0)*Vref

具体结果如下：

当Dn(n＝1-8)时，根据Sub-ADC的结果选择+1或-1。

同样当Vo＝(C1+C2+…+C8)/(2*C0)*Vin时，则需D1＝D2＝D3＝D4＝-1，D5＝D6＝D7＝D8＝+1，电路实现上则采样电容C1P、C2P、C3P、C4P与C5N、C6N、C7N、C8N输入端-VREF，采样电容C1N、C2N、C3N、C4N与C5P、C6P、C7P、C8P输入端+VREF。

同样当Vo＝(C1+C2+…+C8)/(2*C0)*Vin+(C1+C2+…C7-C8)/(2*C0)*Vref时，则需D1＝D2＝D3＝D4＝D5＝D6＝D7＝+1，D8＝1，电路实现上则采样电容C1P，C2P，C3P，C4P，C5P，C6P，C7P与C8N输入端-VREF，采样电容C1N，C2N，C3N，C4N，C5N，C6N，C7N与C8P输入端+VREF。

综上所述，借助于本发明的上述技术方案，本发明提供一种适用于流水线ADC的MDAC结构，在不需要VCM buffer的前提下，+VREF和-VREF buffer的负载始终保持一致，整个转换过程不需要VCM电压以其驱动器，而+VREF，-VREF电压驱动器的负载始终是8*C0保持不变，大幅度提高了驱动器的动态性能。本发明不仅适用于增益为4的MDAC设计，对于增益为2，4、、、2^n各种增益的MDAC均适用。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种适用于流水线ADC的MDAC结构，其特征在于，包括采样输入信号端VINP、信号输入端±VREF、采样信号输入端VINN、运放器OPAMP、时钟信号S1、时钟信号S2、采样电容C1P、采样电容C2P、采样电容C3P、采样电容C4P、采样电容C5P、采样电容C6P、采样电容C7P、采样电容C8P、采样电容C1N、采样电容C2N、采样电容C3N、采样电容C4N、采样电容C5N、采样电容C6N、采样电容C7N、采样电容C8N、电容Cm、电容Cn、开关SW1、开关SW2、开关SW3、开关SW4、开关SW5、开关SW6、开关SW7、信号输出端VOUTP及信号输出端VOUTN，其中，所述信号输出端VOUTP分别与所述运放器OPAMP的第一端、所述电容Cm的一端及所述开关SW6的一端连接，所述信号输出端VOUTN分别与所述运放器OPAMP的第二端、所述电容Cn的一端及所述开关SW7的一端连接，所述运放器OPAMP的第三端分别与所述开关SW5的一端、所述采样电容C1P的一端、所述采样电容C2P的一端、所述采样电容C3P的一端、所述采样电容C4P的一端、所述采样电容C5P的一端、所述采样电容C6P的一端、所述采样电容C7P的一端、所述采样电容C8P的一端、所述电容Cm的另一端及所述开关SW6的另一端连接，所述运放器OPAMP的第四端分别与所述开关SW5的另一端、所述采样电容C1N的一端、所述采样电容C2N的一端、所述采样电容C3N的一端、所述采样电容C4N的一端、所述采样电容C5N的一端、所述采样电容C6N的一端、所述采样电容C7N的一端、所述采样电容C8N的一端、所述电容Cn的另一端及所述开关SW7的另一端连接，所述采样电容C1P的另一端与所述采样电容C2P的另一端、所述采样电容C3P的另一端、所述采样电容C4P的另一端、所述采样电容C5P的另一端、所述采样电容C6P的另一端、所述采样电容C7P的另一端及所述采样电容C8P的另一端分别均设置有所述开关SW1和所述开关SW2，并且，所述开关SW1远离所述运放器OPAMP的一端与所述采样输入信号端VINP连接，所述开关SW2远离所述运放器OPAMP的一端与所述信号输入端±VREF连接，所述采样电容C1N的另一端与所述采样电容C2N的另一端、所述采样电容C3N的另一端、所述采样电容C4N的另一端、所述采样电容C5N的另一端、所述采样电容C6N的另一端、所述采样电容C7N的另一端及所述采样电容C8N的另一端分别均设置有所述开关SW3和所述开关SW4，并且，所述开关SW3远离所述运放器OPAMP的一端与所述采样信号输入端VINN连接，所述开关SW4远离所述运放器OPAMP的一端与所述信号输入端±VREF连接，所述时钟信号S1控制所述开关SW1、所述开关SW3、所述开关SW5、所述开关SW6及所述开关SW7，所述时钟信号S2控制所述开关SW2和所述开关SW4。

2.根据权利要求1所述的一种适用于流水线ADC的MDAC结构，其特征在于，所述采样电容C1P与所述采样电容C2P、所述采样电容C3P、所述采样电容C4P、所述采样电容C5P、所述采样电容C6P、所述采样电容C7P、所述采样电容C8P、所述采样电容C1N、所述采样电容C2N、所述采样电容C3N、所述采样电容C4N、所述采样电容C5N、所述采样电容C6N、所述采样电容C7N、所述采样电容C8N、所述电容Cm及所述电容Cn均为半导体工艺电容。

3.根据权利要求2所述的一种适用于流水线ADC的MDAC结构，其特征在于，所述采样电容C1P的正极与所述采样电容C2P的正极、所述采样电容C3P的正极、所述采样电容C4P的正极、所述采样电容C5P的正极、所述采样电容C6P的正极、所述采样电容C7P的正极、所述采样电容C8P的正极及所述电容Cm的正极分别均与所述运放器OPAMP的第三端连接。

4.根据权利要求2所述的一种适用于流水线ADC的MDAC结构，其特征在于，所述采样电容C1N的正极、所述采样电容C2N的正极、所述采样电容C3N的正极、所述采样电容C4N的正极、所述采样电容C5N的正极、所述采样电容C6N的正极、所述采样电容C7N的正极、所述采样电容C8N的正极及所述电容Cn的正极分别均与所述运放器OPAMP的第四端连接。

5.根据权利要求1所述的一种适用于流水线ADC的MDAC结构，其特征在于，所述电容Cm的容量与所述电容Cn的容量相同。