CN110085580A - 一种植入阻尼器的芯片封装结构及其封装方法 - Google Patents

一种植入阻尼器的芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN110085580A
CN110085580A CN201910445901.4A CN201910445901A CN110085580A CN 110085580 A CN110085580 A CN 110085580A CN 201910445901 A CN201910445901 A CN 201910445901A CN 110085580 A CN110085580 A CN 110085580A
Authority
CN
China
Prior art keywords
chip
substrate
damper
binder
sensing chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910445901.4A
Other languages
English (en)
Other versions
CN110085580B (zh
Inventor
陈利宏
孙晓飞
沈国强
包旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Science And Technology Semiconductor (jiangyin) Co Ltd
Original Assignee
Star Science And Technology Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Science And Technology Semiconductor (jiangyin) Co Ltd filed Critical Star Science And Technology Semiconductor (jiangyin) Co Ltd
Priority to CN201910445901.4A priority Critical patent/CN110085580B/zh
Publication of CN110085580A publication Critical patent/CN110085580A/zh
Application granted granted Critical
Publication of CN110085580B publication Critical patent/CN110085580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种植入阻尼器的芯片封装结构及其封装方法，属于半导体芯片封装技术领域。其控制芯片（40）通过金属引线Ⅱ（45）与基板（10）直接键合；基板（10）的另一侧的下半部分设有基板通孔（15），阻尼器（20）的底部设有阻尼器开口（22），阻尼器开口（22）与基板通孔（15）对准；传感芯片（30）固定于阻尼器（20）的上方，且与控制芯片（40）通过金属引线Ⅰ（35）完成电气连通，控制芯片（40）再通过金属引线Ⅱ（45）将电信号传导至基板（10）；控制芯片（40）、阻尼器（20）、传感芯片（30）、信号处理芯片（50）扣合在金属盖（90）内部。本发明提供了一种在传感芯片下方植入阻尼器的封装方法，从而提高了传感芯片侦测的准确性和稳定性。

Description

一种植入阻尼器的芯片封装结构及其封装方法
技术领域
本发明涉及一种植入阻尼器的芯片封装结构及其封装方法，属于半导体封装技术领域。
背景技术
随着半导体技术的发展，电子感应器件封装工艺技术在汽车电控系统应用得到广泛应用，越来越多的应用于汽车的安全控制系统、发动机控制系统、车身稳定系统和底盘控制系统。随着汽车行业的飞速发展，人们越来越多的要求驾乘的安全性和舒适度，汽车电子感应器件有着广阔的市场需求，对设置于其中的传感芯片的封装的稳定性和侦测信息的准确性提出了更高的要求。传统胶水贴装传感芯片受限于胶水特性，无法达到相应的缓冲和减震效果；同时，传统胶水无法吸收外界环境中干扰信号，限制了传感芯片正常的工作，使其不能得到稳定的信号输出，汽车控制系统的可靠性和准确性，缩短了汽车电子感应器件的使用寿命，降低了汽车驾乘人员的安全感和舒适度。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种植入阻尼器的芯片封装结构及其封装方法，从而提高汽车电子感应器件中的传感芯片侦测的准确性和响应稳定性。
本发明的目的是这样实现的：
本发明提供了一种植入阻尼器的芯片封装结构，其包括基板，所述基板的上方设置控制芯片、阻尼器、传感芯片、信号处理芯片，所述控制芯片通过粘结剂Ⅲ占据基板的左侧，并通过金属引线Ⅱ与基板直接键合；
所述基板的右侧设置阻尼器、传感芯片、信号处理芯片，所述阻尼器和传感芯片设置于基板的另一侧的下半部分，基板的另一侧的下半部分设有基板通孔，所述阻尼器的底部设有阻尼器开口，阻尼器通过粘结剂Ⅰ固定于基板，所述阻尼器开口与基板通孔对准；
所述传感芯片通过粘结剂Ⅱ固定于阻尼器的上方，且与控制芯片通过金属引线Ⅰ完成电气连通，控制芯片再通过金属引线Ⅱ将电信号传导至基板；
所述基板的另一侧的上半部分固定信号处理芯片，并通过金属引线Ⅲ与控制芯片完成电气连通；
所述基板的上方设置金属盖，所述控制芯片、阻尼器、传感芯片、信号处理芯片扣合在其内部。
可选地，所述基板通孔呈矩形，为阻尼器底座面积的60%~80%。
可选地，所述控制芯片呈长条形。
可选地，所述阻尼器呈方形、菱形、圆形、三角形或心形。
可选地，所述金属盖与传感芯片的顶部之间空间的预留高度H范围为150~200微米。
可选地，所述基板的下方设置焊球。
本发明还提供了一种植入阻尼器的芯片封装结构的封装方法，其实施步骤如下：
步骤一、基板进料检查；
步骤二、基板预烘烤；
步骤三、阻尼器贴装：使用自动芯片贴装机器，将阻尼器从卷带/料盘/蓝膜上通过橡胶吸嘴吸取贴装到基板上，要求阻尼器贴装位置在+/-25微米之内，贴片旋转角度需小于1.5度，使用粘结剂Ⅰ将阻尼器固定在基板上，粘结剂Ⅰ的涂抹厚度要求控制在40±20微米，贴片倾斜率需低于25.4微米；
步骤四、阻尼器烘烤：使用高温固化烘箱对粘结剂Ⅰ进行烘烤，阻尼器烘烤程序，温度为120~160度，恒温时间1小时，通过高温固化实现阻尼器与基板的牢固结合；高温固化后需剪切力测试阻尼器与基板的结合强度，剪切力需大于0.5公斤；
步骤五、控制芯片贴装：使用自动芯片贴装机器，利用橡胶吸头将控制芯片从切割好的晶圆上吸取，再通过吸头的压力控制作用将控制芯片通过粘结剂Ⅲ贴装到基板上；要求控制芯片贴装位置控制在贴装区域+/-25微米之内，贴片旋转角度需小于1.5度，粘结剂Ⅲ的厚度控制在15~40微米；
步骤六、控制芯片烘烤：使用高温固化烘箱对粘结剂Ⅲ进行烘烤，控制芯片烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现控制芯片与基板的牢固结合；高温固化后需剪切力测试控制芯片与基板的结合强度，剪切力需大于4公斤；
步骤七、传感芯片贴装：使用粘结剂Ⅱ通过设备压力作用将传感芯片黏贴到阻尼器上；
在阻尼器的贴装位置正下方基板上预留有一个基板通孔，基板通孔的尺寸根据阻尼器底座尺寸设计，在贴片平台上设计一个凸台，凸台尺寸为通孔尺寸的60%~80%，凸台的高度根据基板厚度加阻尼器开口深度设计；在贴装传感芯片时，凸台通过基板通孔支撑住阻尼器；
步骤八、传感芯片烘烤：使用高温固化烘箱对粘结剂Ⅱ进行烘烤，传感芯片烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现传感芯片与阻尼器结合；高温固化后需剪切力测试传感芯片与阻尼器的结合强度，剪切力需大于0.5公斤；
步骤九、信号处理芯片贴装和烘烤；
步骤十、等离子体清洗工序：使用纯氩气或氩-氢混合气体，对产品进行等离子体清洗；
步骤十一、键合：通过打金/银/铜线方式将各类芯片与基板的引脚实现直接或间接连接，所述凸台再次支撑阻尼器，使传感芯片与控制芯片通过金属引线Ⅰ键合，信号处理芯片与控制芯片通过金属引线Ⅲ键合，控制芯片与基板通过金属引线Ⅱ直接键合，从而实现基板与传感芯片、控制芯片和信号处理芯片的导通；金属引线与芯片金属垫的结合共金面需大于结合面的75%，芯片结合面的结合强度需大于16克，金属引线与基板结合面的结合强度需大于2.4克；
步骤十二、键合线加固；
步骤十三、凝胶固化；
步骤十四、金属盖贴装；
步骤十五、金属盖固化；
步骤十六、激光打码；
步骤十七、植球；
步骤十八、颗粒切割分离。
进一步地，在步骤三中，所述粘结剂Ⅰ的模量系数为0.5 kgf/mm2。
进一步地，在步骤七中，所述凸台尺寸为基板通孔15尺寸的60%~80%。
进一步地，在步骤十中，所述氩-氢混合气体的混合比率为96%氩气加4%氢气。
有益效果
本发明提供了一种植入阻尼器的芯片封装结构及其封装方法，其基板上植入阻尼器，将传感芯片贴装到阻尼器上，通过阻尼器的减震作用吸收不同环境下的振动的干扰，确保传感芯片能接受到真实的信号，从而提高传感芯片侦测信息的准确性和稳定性。
附图说明
图1为本发明一种植入阻尼器的芯片封装结构的示意图；
图2为图1的A-A剖视图；
图3为本发明一种植入阻尼器的芯片封装结构的封装方法的工艺流程的示意图；
图4为图3中凸台应用的示意图；
其中，
基板10
基板通孔15
控制芯片40
阻尼器20
加阻尼器开口22
传感芯片30
金属引线Ⅰ35
粘结剂Ⅰ25
粘结剂Ⅱ33
粘结剂Ⅲ43
信号处理芯片50
金属引线Ⅱ45
金属引线Ⅲ53
凸台60
贴片平台70
金属盖90。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细说明。为了易于说明，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向（旋转90度或处于其他定向），本文所使用的空间相对描述可因此进行类似的解释。
本发明一种植入阻尼器的芯片封装结构的封装方法，如图3所示，其工艺流程如下：
步骤一、基板进料检查；
步骤二、基板预烘烤；
步骤三、阻尼器贴装；
步骤四、阻尼器烘烤；
步骤五、控制芯片贴装；
步骤六、控制芯片烘烤；
步骤七、传感芯片贴装；
步骤八、传感芯片烘烤；
步骤九、信号处理芯片贴装和烘烤；
步骤十、等离子体清洗；
步骤十一、键合；
步骤十二、键合线加固；
步骤十三、凝胶固化；
步骤十四、金属盖贴装；
步骤十五、金属盖固化；
步骤十六、激光打码；
步骤十七、植球；
步骤十八、颗粒切割分离。
实施例
本发明一种植入阻尼器的芯片封装结构，如图1和图2所示，基板10的上方设置控制芯片40、阻尼器20、传感芯片30、信号处理芯片50。控制芯片40呈长条形，其通过粘结剂Ⅲ43占据基板10的左侧，在控制芯片40的左侧，通过金属引线Ⅱ45与基板10直接键合。基板10的另一侧设置阻尼器20、传感芯片30、信号处理芯片50。
其中，阻尼器20和传感芯片30设置于基板10的另一侧的下半部分，基板10的另一侧的下半部分设有基板通孔15。一般地，基板通孔15呈矩形，为阻尼器20底座面积的60%~80%。阻尼器20的材质可以是硅胶、橡胶、金属、石墨等，阻尼器20的阻尼作用是通过具有弹性的材料的减震作用吸收不同环境下的振动，提高传感芯片响应稳定性和准确性。阻尼器20可以根据环境和条件不同设计不同的材质和尺寸以到达最佳的系统设计效果。阻尼器20的外形可以通过模具设计成相应的形状，如阻尼器20可以是方形、菱形、圆形、三角形、心形等，根据实际需要确定。例如，最终的封装体客户设计为圆形，可以根据封装体的尺寸设计相应尺寸的圆形阻尼器贴到封装体内。阻尼器20的底部设有阻尼器开口22，阻尼器20通过粘结剂Ⅰ25固定于基板10，阻尼器开口22与 基板通孔15对准，如图2所示。在汽车电子感应器件中的传感芯片30使用的阻尼器20为有机硅材质，为了保证传感芯片30能精确的黏贴到阻尼器20之上，在贴片时需要在贴片治具上设计一个凸台60（见本发明一种植入阻尼器的芯片封装结构的封装方法的步骤七和步骤十一），在贴片过程中支撑阻尼器20。
粘结剂Ⅰ25为低模量的高温固化胶水，一般为芯片贴装胶水，如模量系数为0.5kgf/mm2，其具有高形变下抗破坏性能，以保证在冷热交变时或在受外力冲击时能适应位移变量而无损，其固化温度范围125~175度。
传感芯片30通过粘结剂Ⅱ33固定于阻尼器20的上方。在控制芯片40的右下侧，传感芯片30与控制芯片40通过金属引线Ⅰ35完成电气连通，控制芯片40再通过金属引线Ⅱ45将电信号传导至基板10。
信号处理芯片50通过粘结剂（图中未示出）设置于基板10的另一侧的上半部分，在控制芯片40的右上侧，信号处理芯片50与控制芯片40通过金属引线Ⅲ53完成电气连通。
金属盖90扣合在基板10的上方，将控制芯片40、阻尼器20、传感芯片30、信号处理芯片50扣合在其内部。金属盖90与传感芯片30的顶部之间空间的预留高度H范围为150~200微米。
基板10的下方设置焊球13，焊球13以阵列分布，实现与PCB(印刷电路板)、模座等连接。
实施例
本发明一种植入阻尼器的芯片封装结构的封装方法，其实施步骤：
步骤一、基板进料检查。检查基板10的尺寸是否符合公差范围（长度、宽度、厚度，金手指等）和外观是否符合要求。
步骤二、基板预烘烤。高温固化烘箱(Vision oven)，基板10预固化程序，温度为125度，恒温时间1小时，通过预烘烤除去基板10的水分。
步骤三、阻尼器贴装。在阻尼器20贴装工序，使用自动芯片贴装机器（HitachiDB830），将阻尼器20从卷带/料盘/蓝膜上通过橡胶吸嘴吸取贴装到基板10上，要求阻尼器20贴装位置在+/-25um之内，贴片旋转角度需小于1.5度。使用较低模量（0.5 kgf/mm2）的粘结剂Ⅰ25将阻尼器20固定在基板10上，粘结剂Ⅰ25的涂抹厚度要求控制在40±20um，贴片倾斜率需低于25.4um （胶水最高点减胶水最低点）。
步骤四、阻尼器烘烤。在DAC（芯片贴装胶膜固化）工序，使用高温固化烘箱(Visionoven)对粘结剂Ⅰ25进行烘烤，阻尼器20烘烤程序，温度为120~160度，恒温时间1小时，通过高温固化实现阻尼器20与基板10的牢固结合。高温固化后需剪切力测试阻尼器20与基板10的结合强度，剪切力需大于0.5公斤。
步骤五、控制芯片贴装。在DA（芯片贴装）工序，使用自动芯片贴装机器，利用橡胶吸头将控制芯片40从切割好的晶圆上吸取，再通过吸头的压力控制作用将控制芯片40通过粘结剂Ⅲ43贴装到基板10上，粘结剂Ⅲ43可以应用环氧树脂胶水或固态胶膜，使用固态胶膜时，设备作业轨道需加热。要求控制芯片40贴装位置控制在贴装区域+/-25um之内，贴片旋转角度需小于1.5度，粘结剂Ⅲ43的厚度控制在15~40um。
步骤六、控制芯片烘烤。使用高温固化烘箱(Vision oven)对粘结剂Ⅲ43进行烘烤，控制芯片40烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现控制芯片40与基板10的牢固结合。高温固化后需剪切力测试控制芯片40与基板10的结合强度，剪切力需大于4公斤。
步骤七、传感芯片贴装。在传感芯片 DA（芯片贴装）工序，使用粘结剂Ⅱ33通过设备压力作用将传感芯片30黏贴到阻尼器20上，一般地，粘结剂Ⅱ33为贴片用胶膜。
技术要求：由于阻力器20为较软的材质制成，要保证传感芯片30完全粘贴在阻尼器20，在阻尼器20的贴装位置正下方基板10上设计预留一个方形基板通孔15，基板通孔15的尺寸根据阻尼器底座尺寸设计(一般为阻尼器底座面积的一半，如果通孔尺寸过大，黏贴阻尼器的胶水会到被挤压到基板通孔里)，在贴片平台上设计一个方形的凸台60，凸台60尺寸为通孔尺寸的60%~80%，凸台60的高度根据基板10厚度加阻尼器开口22深度设计。在贴装传感芯片30时，凸台60通过基板通孔15支撑住阻尼器20，如图4所示，以保证贴片过程中不会因阻尼器受力变形和位移影响传感芯片的贴装效果，其它要求需满足技术规格。
步骤八、传感芯片烘烤。使用高温固化烘箱(Vision oven)对粘结剂Ⅱ33进行烘烤，传感芯片30烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现传感芯片30与阻尼器20结合。高温固化后需剪切力测试传感芯片30与阻尼器20的结合强度，剪切力需大于0.5公斤。
步骤九、信号处理芯片50贴装和烘烤。
信号处理芯片50贴装， 信号处理芯片50为普通感应芯片(信号放大器用于信号放大处理)使用一般的粘结剂粘贴， 要求信号处理芯片50贴装位置控制在贴装区域+/-50um之内，贴片旋转角度需小于1.5度，粘结剂的厚度控制在15~40um。信号处理芯片50 烘烤条件与传感芯片条件相同。
步骤十、Plasma（等离子体清洗）工序：使用纯氩气或氩-氢混合气体（混合比率96%氩气加4%氢气），对产品进行等离子体清洗，目的是去除芯片铝垫和基板10金属引脚表面异物有利于金属引线键合；
步骤十一、键合。在WB（打线）工序，通过打金/银/铜线方式将各类芯片与基板10的引脚实现直接或间接连接。传感芯片30与控制芯片40通过金属引线Ⅰ35键合，信号处理芯片50与控制芯片40通过金属引线Ⅲ53键合，控制芯片40与基板10通过金属引线Ⅱ45直接键合，从而实现基板10与传感芯片30、控制芯片40和信号处理芯片50的导通。
技术要求：金属引线的线弧高度需小于最终产品芯片到产品表面高度，为了保证打线品质同样需要凸台60设计支撑阻尼器20，金属引线与芯片金属垫的结合共金面需大于结合面的75%，芯片结合面的结合强度需大于16克，金属引线与基板10结合面的结合强度需大于2.4克，其它要求需满足技术规格。
步骤十二、键合线加固。利用喷胶工艺，将粘稠度为1000~2000CPS(厘泊)胶水喷射到键合线上（凝胶只需要喷到芯片键合区域）实现对键合线的加固与保护。胶体不得有气泡和空洞。
步骤十三、凝胶固化。使用高温固化烘箱(Vision oven)对胶水/胶膜进行烘烤，控制芯片烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现键合线与芯片上的铝垫牢固结合，在复杂的环境下不会出现键合线与芯片铝垫分层和脱离，还有键合线之间不会短路。
步骤十四、金属盖贴装。利用金属盖贴装工艺先在基板10上画胶，再将金属盖90贴装到基板10上，从而将所有芯片包裹在金属盖90下面。要求金属盖90贴装位置控制在+/-50um之内，贴装旋转角度需小于1度。
步骤十五、金属盖固化。使用高温固化烘箱(Vision oven)对胶水进行烘烤，温度为120~160度，恒温时间30小时，通过高温固化实现金属盖90与基板10牢固结合，高温固化后需剪切力测试金属盖90与基板10的结合强度，剪切力需大于5公斤。
步骤十六、激光打码。利用激光束在金属盖上打出产品信息字符。
步骤十七、植球。 在基板10背面植上锡球
步骤十八、颗粒切割分离。利用切割设备将整条的基板10切割成小的单颗IC。
本发明在封装基板10结构底部受压介质通道位置上通过较低模量的胶水，植入阻尼器20通过高温固化胶水使阻尼器20与基板10牢固结合，阻尼作用是通过具有弹性的材料的减震作用吸收不同环境下的振动，提高传感芯片响应稳定性和准确性。阻尼器20作用明显的优于传统的使用胶水粘贴传感芯片器芯片，传统胶水贴片受限于胶水特性，无法达到相应的缓冲和减震效果，阻尼器20可以根据环境和条件不同设计不同的材质和尺寸以到达最佳的系统设计效果。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围。如阻尼器20除了可以贴在基板10、框架上还可以贴装在其他芯片上，实现多层芯片重叠贴装，保护下层芯片，实现对下层芯片的缓冲和减震效果，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种植入阻尼器的芯片封装结构，其包括基板（10），其特征在于，所述基板（10）的上方设置控制芯片（40）、阻尼器（20）、传感芯片（30）、信号处理芯片（50），所述控制芯片（40）通过粘结剂Ⅲ（43）占据基板（10）的左侧，并通过金属引线Ⅱ（45）与基板（10）直接键合；
所述基板（10）的右侧设置阻尼器（20）、传感芯片（30）、信号处理芯片（50），所述阻尼器（20）和传感芯片（30）设置于基板（10）的另一侧的下半部分，基板（10）的另一侧的下半部分设有基板通孔（15），所述阻尼器（20）的底部设有阻尼器开口（22），阻尼器（20）通过粘结剂Ⅰ（25）固定于基板（10），所述阻尼器开口（22）与基板通孔（15）对准；
所述传感芯片（30）通过粘结剂Ⅱ（33）固定于阻尼器（20）的上方，且与控制芯片（40）通过金属引线Ⅰ（35）完成电气连通，控制芯片（40）再通过金属引线Ⅱ（45）将电信号传导至基板（10）；
所述基板（10）的另一侧的上半部分固定信号处理芯片（50），并通过金属引线Ⅲ（53）与控制芯片（40）完成电气连通；
所述基板（10）的上方设置金属盖（90），所述控制芯片（40）、阻尼器（20）、传感芯片（30）、信号处理芯片（50）扣合在其内部。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述基板通孔（15）呈矩形，为阻尼器（20）底座面积的60%~80%。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述控制芯片（40）呈长条形。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述阻尼器（20）呈方形、菱形、圆形、三角形或心形。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述金属盖（90）与传感芯片（30）的顶部之间空间的预留高度H范围为150~200微米。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述基板（10）的下方设置焊球（13）。
7.一种植入阻尼器的芯片封装结构的封装方法，其实施步骤如下：
步骤一、基板进料检查；
步骤二、基板预烘烤；
步骤三、阻尼器贴装：使用自动芯片贴装机器，将阻尼器（20）从卷带/料盘/蓝膜上通过橡胶吸嘴吸取贴装到基板（10）上，要求阻尼器（20）贴装位置在+/-25微米之内，贴片旋转角度需小于1.5度，使用较低模量的粘结剂Ⅰ（25）将阻尼器（20）固定在基板（10）上，粘结剂Ⅰ（25）的涂抹厚度要求控制在40±20微米，贴片倾斜率需低于25.4微米；
步骤四、阻尼器烘烤：使用高温固化烘箱对粘结剂Ⅰ（25）进行烘烤，阻尼器（20）烘烤程序，温度为120~160度，恒温时间1小时，通过高温固化实现阻尼器（20）与基板（10）的牢固结合；高温固化后需剪切力测试阻尼器（20）与基板（10）的结合强度，剪切力需大于0.5公斤；
步骤五、控制芯片贴装：使用自动芯片贴装机器，利用橡胶吸头将控制芯片（40）从切割好的晶圆上吸取，再通过吸头的压力控制作用将控制芯片（40）通过粘结剂Ⅲ（43）贴装到基板（10）上；要求控制芯片（40）贴装位置控制在贴装区域+/-25微米之内，贴片旋转角度需小于1.5度，粘结剂Ⅲ（43）的厚度控制在15~40微米；
步骤六、控制芯片烘烤：使用高温固化烘箱对粘结剂Ⅲ（43）进行烘烤，控制芯片（40）烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现控制芯片（40）与基板（10）的牢固结合；高温固化后需剪切力测试控制芯片（40）与基板（10）的结合强度，剪切力需大于4公斤；
步骤七、传感芯片贴装：使用粘结剂Ⅱ（33）通过设备压力作用将传感芯片（30）黏贴到阻尼器（20）上；
在阻尼器（20）的贴装位置正下方基板（10）上预留有一个基板通孔（15），基板通孔（15）的尺寸根据阻尼器底座尺寸设计，在贴片平台（70）上设计一个凸台（60），凸台（60）的高度根据基板（10）厚度加阻尼器开口（22）深度设计；在贴装传感芯片（30）时，凸台（60）通过基板通孔（15）支撑住阻尼器（20）；
步骤八、传感芯片烘烤：使用高温固化烘箱对粘结剂Ⅱ（33）进行烘烤，传感芯片（30）烘烤程序，温度为150~180度，恒温时间1小时，通过高温固化实现传感芯片（30）与阻尼器（20）结合；高温固化后需剪切力测试传感芯片（30）与阻尼器（20）的结合强度，剪切力需大于0.5公斤；
步骤九、信号处理芯片（50）贴装和烘烤；
步骤十、等离子体清洗工序：使用纯氩气或氩-氢混合气体，对产品进行等离子体清洗；
步骤十一、键合：通过打金/银/铜线方式将各类芯片与基板（10）的引脚实现直接或间接连接，所述凸台（60）再次支撑阻尼器（20），使传感芯片（30）与控制芯片（40）通过金属引线Ⅰ（35）键合，信号处理芯片（50）与控制芯片（40）通过金属引线Ⅲ（53）键合，控制芯片（40）与基板（10）通过金属引线Ⅱ（45）直接键合，从而实现基板（10）与传感芯片（30）、控制芯片（40）和信号处理芯片（50）的导通；各金属引线与芯片金属垫的结合共金面需大于结合面的75%，芯片结合面的结合强度需大于16克，各金属引线与基板（10）结合面的结合强度需大于2.4克；
步骤十二、键合线加固；
步骤十三、凝胶固化；
步骤十四、金属盖贴装；
步骤十五、金属盖固化；
步骤十六、激光打码；
步骤十七、植球；
步骤十八、颗粒切割分离。
8.根据权利要求7所述的封装方法，其特征在于，在步骤三中，所述粘结剂Ⅰ（25）的模量系数为0.5 kgf/mm2。
9.根据权利要求7所述的封装方法，其特征在于，在步骤七中，所述凸台（60）尺寸为基板通孔（15）尺寸的60%~80%。
10.根据权利要求7所述的封装方法，其特征在于，在步骤十中，所述氩-氢混合气体的混合比率为96%氩气加4%氢气。
CN201910445901.4A 2019-05-27 2019-05-27 一种植入阻尼器的芯片封装结构及其封装方法 Active CN110085580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910445901.4A CN110085580B (zh) 2019-05-27 2019-05-27 一种植入阻尼器的芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910445901.4A CN110085580B (zh) 2019-05-27 2019-05-27 一种植入阻尼器的芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN110085580A true CN110085580A (zh) 2019-08-02
CN110085580B CN110085580B (zh) 2024-05-24

Family

ID=67422025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910445901.4A Active CN110085580B (zh) 2019-05-27 2019-05-27 一种植入阻尼器的芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN110085580B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114084866A (zh) * 2021-10-18 2022-02-25 广东气派科技有限公司 高稳定性的mems封装产品及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388408A (ja) * 1986-10-02 1988-04-19 Nippon Denso Co Ltd 半導体式加速度センサ
CN1917720A (zh) * 2005-08-20 2007-02-21 宝星电子株式会社 硅基电容传声器及其封装方法
US20080298621A1 (en) * 2007-06-01 2008-12-04 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
US20100192689A1 (en) * 2009-02-03 2010-08-05 Markus Ulm Sensor device
US20110193184A1 (en) * 2010-02-10 2011-08-11 Christian Solf Micromechanical system and method for manufacturing a micromechanical system
DE102013222307A1 (de) * 2013-11-04 2015-05-07 Robert Bosch Gmbh Mikroelektromechanische Sensoranordnung und Verfahren zum Herstellen einer mikroelektromechanischen Sensoranordnung
TW201519334A (zh) * 2013-11-13 2015-05-16 Stack Devices Corp 感應晶片封裝方法
CN105181230A (zh) * 2015-08-06 2015-12-23 苏州敏芯微电子技术有限公司 压力传感器及其封装方法
EP3098195A1 (en) * 2015-05-29 2016-11-30 STMicroelectronics Srl Packaged sensor assembly
US20170334714A1 (en) * 2016-05-20 2017-11-23 Invensense, Inc. Integrated package containing mems acoustic sensor and pressure sensor
US20180338208A1 (en) * 2017-05-19 2018-11-22 Hyundai Motor Company Microphone and manufacturing method thereof
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN210272353U (zh) * 2019-05-27 2020-04-07 星科金朋半导体（江阴）有限公司 一种植入阻尼器的芯片封装结构

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388408A (ja) * 1986-10-02 1988-04-19 Nippon Denso Co Ltd 半導体式加速度センサ
CN1917720A (zh) * 2005-08-20 2007-02-21 宝星电子株式会社 硅基电容传声器及其封装方法
US20080298621A1 (en) * 2007-06-01 2008-12-04 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
US20100192689A1 (en) * 2009-02-03 2010-08-05 Markus Ulm Sensor device
US20110193184A1 (en) * 2010-02-10 2011-08-11 Christian Solf Micromechanical system and method for manufacturing a micromechanical system
DE102013222307A1 (de) * 2013-11-04 2015-05-07 Robert Bosch Gmbh Mikroelektromechanische Sensoranordnung und Verfahren zum Herstellen einer mikroelektromechanischen Sensoranordnung
TW201519334A (zh) * 2013-11-13 2015-05-16 Stack Devices Corp 感應晶片封裝方法
EP3098195A1 (en) * 2015-05-29 2016-11-30 STMicroelectronics Srl Packaged sensor assembly
CN105181230A (zh) * 2015-08-06 2015-12-23 苏州敏芯微电子技术有限公司 压力传感器及其封装方法
US20170334714A1 (en) * 2016-05-20 2017-11-23 Invensense, Inc. Integrated package containing mems acoustic sensor and pressure sensor
US20180338208A1 (en) * 2017-05-19 2018-11-22 Hyundai Motor Company Microphone and manufacturing method thereof
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN210272353U (zh) * 2019-05-27 2020-04-07 星科金朋半导体（江阴）有限公司 一种植入阻尼器的芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114084866A (zh) * 2021-10-18 2022-02-25 广东气派科技有限公司 高稳定性的mems封装产品及其制造方法

Also Published As

Publication number Publication date
CN110085580B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
EP2248165B1 (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US9955582B2 (en) 3-D stacking of active devices over passive devices
US6770164B1 (en) Method for attaching a semiconductor die to a substrate
JP3649169B2 (ja) 半導体装置
US20040017000A1 (en) Integrated circuit package with exposed die surfaces and auxiliary attachment
US20070139899A1 (en) Chip on a board
JP2004511081A (ja) フリップ・チップ・イン・リードフレームのパッケージ及び方法
US6501170B1 (en) Substrates and assemblies including pre-applied adhesion promoter
KR100518643B1 (ko) 반도체장치 및 그 제조방법, 인쇄 마스크
CN101286462B (zh) 集成电路芯片的封胶装置、封胶方法和封装方法
CN101689513A (zh) 多功能芯片贴膜以及使用此贴膜的半导体封装方法
CN110085580A (zh) 一种植入阻尼器的芯片封装结构及其封装方法
JP2001110926A (ja) フリップチップパッケージ
US20040070080A1 (en) Low cost, high performance flip chip package structure
JP2001326879A (ja) ディスプレイドライバモジュールおよびその製造方法
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
US20050285266A1 (en) Arrangement for increasing the reliability of substrate-based BGA packages
JP2001185577A (ja) 電子機器
Winster et al. Solutions to controlling flow of conductive die attach adhesives
US20070013066A1 (en) Semiconductor package and fabrication method thereof
JP2008311347A5 (zh)
JPH04240751A (ja) チップキャリア
CN102097407A (zh) 半导体封装体及其制造方法
CN101131940A (zh) 在sop封装线上实现多芯片、被动元件封装的工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant