CN110071714B - 一种用于芯片使能控制的输入接口电路 - Google Patents
一种用于芯片使能控制的输入接口电路 Download PDFInfo
- Publication number
- CN110071714B CN110071714B CN201910333984.8A CN201910333984A CN110071714B CN 110071714 B CN110071714 B CN 110071714B CN 201910333984 A CN201910333984 A CN 201910333984A CN 110071714 B CN110071714 B CN 110071714B
- Authority
- CN
- China
- Prior art keywords
- tube
- gate
- pmos
- nmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000001914 filtration Methods 0.000 claims abstract description 10
- 230000001960 triggered effect Effects 0.000 abstract description 7
- 238000007781 pre-processing Methods 0.000 abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 12
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 8
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 7
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 4
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 4
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 4
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 4
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 4
- 101150070189 CIN3 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种用于芯片使能控制的输入接口电路，包括迟滞电路和脉冲滤波电路，迟滞电路通过上下对称结构的迟滞比较器滤除在迟滞窗口内的噪声信号；脉冲滤波电路通过第一PMOS管、第一NMOS管、第一电流源、第一电容、第二PMOS管、第二NMOS管、第二电流源和第二电容组成脉冲滤波预处理电路对短脉冲干扰信号进行预处理，再将得到的信号输送到第一或非门和第二或非门构成或非RS触发器中，利用或非RS触压器两端输入同时为0时输出保持不变的特性，滤除不必要的短脉冲干扰信号，通过调节电流源大小和电容大小能够滤除不同脉冲宽度的短脉冲干扰信号。本发明能够还原芯片外部使能控制信号，从而正常控制芯片，防止了芯片误触发关断或者开启，保证了芯片所在系统的正常工作。
Description
技术领域
本发明属于电子电路技术领域，具体来说是涉及一种用于芯片使能控制的输入接口电路。
背景技术
在当今信息化、数字化的社会，电子信息技术快速发展，由于传统电路的不可控性、低可靠性，越来越多的智能电路系统代替传统电路。芯片作为智能电路系统的核心，通常为了配合整个电路系统的正常工作，需要具有使能控制端。使能控制，简而言之，就是根据智能电路系统的需要，开启或关断某种功能的芯片。芯片受到智能电路系统控制，可以提升整个系统的可靠性。在芯片开启以及关断的瞬间，由于环境干扰，使能控制信号通常受到噪声干扰和脉冲干扰，造成芯片误触发开启或关断，从而造成芯片所在系统的崩溃，因此设计好的芯片使能控制的输入接口电路显得尤为重要。
发明内容
针对芯片使能开关工作时，可能会受到外部环境扰动，影响芯片正常工作的不足之处，本发明提出了一种用于芯片使能控制的输入接口电路，利用迟滞电路滤除在迟滞窗口内的噪声信号，利用脉冲滤波电路对使能控制信号中存在的高脉冲或者低脉冲的信号进行滤除，最终芯片使能控制的输入接口电路会还原芯片外部使能控制信号，正常控制芯片，防止了芯片误触发关断或者开启，从而保证了芯片所在系统的正常工作。
本发明所采用的技术方案为：
一种用于芯片使能控制的输入接口电路，包括迟滞电路和脉冲滤波电路，所述迟滞电路的输入端连接所述输入接口电路的输入信号，其输出端连接脉冲滤波电路的输入端，用于滤除所述输入接口电路的输入信号中的噪声信号；
所述脉冲滤波电路包括第一电流源、第二电流源、第一电容、第二电容、第一反相器、第二反相器、第三反相器、第四反相器、第一缓冲器、第二缓冲器、第一或非门、第二或非门、第三或非门、与门、第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，
第一反相器的输入端作为所述脉冲滤波电路的输入端，其输出端连接第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管的栅极以及与门的第一输入端和第三或非门的第一输入端；
第一PMOS管的源极连接电源电压，其漏极连接第一NMOS管的漏极和第二反相器的输入端并通过第一电容后接地；
第一NMOS管的源极通过第一电流源后接地；
第一缓冲器的输入端连接第二反相器的输出端，其输出端连接与门的第二输入端；
第二PMOS管的源极通过第二电流源后连接电源电压，其漏极连接第二NMOS管的漏极和第三反相器的输入端并通过第二电容后接地；
第二NMOS管的源极接地；
第二缓冲器的输入端连接第三反相器的输出端，其输出端连接第三或非门的第二输入端；
第一或非门的第一输入端连接与门的输出端，其第二输入端连接第二或非门的输出端和第四反相器的输入端，其输出端连接第二或非门的第一输入端；
第二或非门的第二输入端连接第三或非门的输出端；
第四反相器的输出端输出所述输入接口电路的输出信号。
具体的，所述迟滞电路包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一电阻、第二电阻、第一二极管和第二二极管；
第二二极管的阴极连接第一二极管的阳极和所述迟滞电路的输入端并通过第一电阻和第二电阻的串联结构后接地，其阳极连接第四NMOS管、第五NMOS管和第六NMOS管的源极并接地；
第三PMOS管的栅极连接第五PMOS管、第三NMOS管和第五NMOS管的栅极以及第一电阻和第二电阻的串联点，其源极连接第一二极管的阴极、第四PMOS管和第六PMOS管的源极并连接电源电压，其漏极连接第四PMOS管的漏极和第五PMOS管的源极；
第三NMOS管的漏极连接第五PMOS管的漏极以及第六PMOS管和第四NMOS管的栅极，其源极连接第五NMOS管和第六NMOS管的漏极；
第四PMOS管的栅极连接第六NMOS管的栅极、第六PMOS管和第四NMOS管的漏极以及所述迟滞电路的输出端。
具体的，所述第一缓冲器包括两个级联的反相器，所述第二缓冲器包括两个级联的反相器。
本发明的有益效果为：本发明利用迟滞电路滤除在迟滞窗口内的噪声信号，同时利用脉冲滤波器对使能控制信号中存在的高脉冲或者低脉冲信号进行滤除，最终芯片使能控制的输入接口电路会还原芯片外部使能控制信号，正常控制芯片，防止了芯片误触发关断或者开启，从而保证了芯片所在系统的正常工作。
附图说明
图1所示是本发明提出的一种用于芯片使能控制的输入接口电路在实施例中的电路结构图。
图2所示是本发明提出的一种用于芯片使能控制的输入接口电路中迟滞电路的效果图。
图3所示是使用本发明提出的一种用于芯片使能控制的输入接口电路进行的高脉冲滤除的测试结果图。
图4所示是使用本发明提出的一种用于芯片使能控制的输入接口电路进行的低脉冲滤除的测试结果图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出的一种用于芯片使能控制的输入接口电路，包括迟滞电路和脉冲滤波电路，其中迟滞电路用于滤除输入接口电路的输入信号IN中的噪声信号，其输入端连接输入接口电路的输入信号IN，其输出端连接脉冲滤波电路的输入端，如图1所示给出了迟滞电路的一种实现形式，包括第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第三PMOS管M1、第四PMOS管M2、第五PMOS管M3、第六PMOS管M4、第一电阻R1、第二电阻R2、第一二极管D1和第二二极管D2；第二二极管D2的阴极连接第一二极管D1的阳极和迟滞电路的输入端并通过第一电阻R1和第二电阻R2的串联结构后接地，其阳极连接第四NMOS管M6、第五NMOS管M7和第六NMOS管M8的源极并接地；第三PMOS管M1的栅极连接第五PMOS管M3、第三NMOS管M5和第五NMOS管M7的栅极以及第一电阻R1和第二电阻R2的串联点，其源极连接第一二极管D1的阴极、第四PMOS管M2和第六PMOS管M4的源极并连接电源电压VDD，其漏极连接第四PMOS管M2的漏极和第五PMOS管M3的源极；第三NMOS管M5的漏极连接第五PMOS管M3的漏极以及第六PMOS管M4和第四NMOS管M6的栅极，其源极连接第五NMOS管M7和第六NMOS管M8的漏极；第四PMOS管M2的栅极连接第六NMOS管M8的栅极、第六PMOS管M4和第四NMOS管M6的漏极以及迟滞电路的输出端。第一电阻R1的阻值远小于第二电阻R2的阻值，第二电阻R2通常表现为兆欧级。
第一二极管D1、第二二极管D2和第一电阻R1构成了一个静电放电保护电路，防止应用中的静电对电路造成损害。第二电阻R2接在输入端与地之间，为下拉电阻。连接这个电阻的目的是为了当使能控制管脚浮空的时候将输入电平接地，默认为关断状态。这样就无需外接电平或下拉电阻，减小了应用的复杂度，同时也减少了电路损耗，消除了外界干扰。
第三PMOS管M1、第四PMOS管M2、第五PMOS管M3、第六PMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7和第六NMOS管M8，八个MOS管构成上下对称的迟滞电路，这种迟滞电路提高了电路的抗干扰能力，滤除了使能控制信号的噪声。
当输入接口电路的输入信号IN为0时，第三PMOS管M1、第五PMOS管M3、第三NMOS管M5和第五NMOS管M7构成的第一级反相器输出高电平，第六PMOS管M4和第四NMOS管M6构成的第二级反相器输出低电平，此时第三PMOS管M1、第四PMOS管M2和第五PMOS管M3同时导通，相当于并联结构，这导致输入转换电压较高，即输入从零开始上升时，在较高的输入电压时，输出才从低电压翻转为高电平。
同理，当输入接口电路的输入信号IN为1时，第三PMOS管M1、第五PMOS管M3、第三NMOS管M5和第五NMOS管M7构成的第一级反相器输出低电平，第六PMOS管M4和第四NMOS管M6构成的第二级反相器输出高电平，此时第三NMOS管M5、第五NMOS管M7和第六NMOS管M8同时导通，相当于并联结构，这导致输入转换电压较低，即输入从高电平开始下降时，在较低的输入电压时，输出才从高电压翻转为低电平。
因此，电压上升和下降的转换电压不一样，就达到了滞回效果，同时上下PMOS管和NMOS管互补，使电压转换点更加对称，如图2所示是本实施例中迟滞电路的效果图。一些实施例中迟滞电路也可以替换成传统的施密特迟滞电路。
输入信号IN在迟滞电路被滤除噪声干扰后，再经过脉冲滤波电路滤除其中的脉冲干扰，如图1所示，脉冲滤波电路包括第一电流源Ib1、第二电流源Ib2、第一电容C1、第二电容C2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一缓冲器Buffer1、第二缓冲器Buffer2、第一或非门NOR1、第二或非门NOR2、第三或非门NOR3、与门AND1、第一NMOS管M10、第二NMOS管M12、第一PMOS管M9和第二PMOS管M11，第一反相器INV1的输入端作为脉冲滤波电路的输入端，其输出端连接第一PMOS管M9、第一NMOS管M10、第二PMOS管M11和第二NMOS管M12的栅极以及与门AND1的第一输入端和第三或非门NOR3的第一输入端；第一PMOS管M9的源极连接电源电压VDD，其漏极连接第一NMOS管M10的漏极和第二反相器INV2的输入端并通过第一电容C1后接地；第一NMOS管M10的源极通过第一电流源Ib1后接地；第一缓冲器Buffer1的输入端连接第二反相器INV2的输出端，其输出端连接与门AND1的第二输入端；第二PMOS管M11的源极通过第二电流源Ib2后连接电源电压，其漏极连接第二NMOS管M12的漏极和第三反相器INV3的输入端并通过第二电容C2后接地；第二NMOS管M12的源极接地；第二缓冲器Buffer2的输入端连接第三反相器INV3的输出端，其输出端连接第三或非门NOR3的第二输入端；第一或非门NOR1的第一输入端连接与门AND1的输出端，其第二输入端连接第二或非门NOR2的输出端和第四反相器INV4的输入端，其输出端连接第二或非门NOR2的第一输入端；第二或非门NOR2的第二输入端连接第三或非门NOR3的输出端；第四反相器INV4的输出端输出输入接口电路的输出信号。
其中，第一电流源Ib1和第二电流源Ib2可以由芯片电流源偏置电路提供，第一缓冲器Buffer1和第二缓冲器Buffer2可以由两个级联的反相器构成。
脉冲滤波电路中第一PMOS管M9、第一NMOS管M10和第一电流源Ib1构成一个模拟反相器，第一NMOS管M10、第二PMOS管M11和第二电流源Ib2也构成一个模拟反相器，由第一PMOS管M9、第一NMOS管M10、第一电流源Ib1、第一电容C1、第二PMOS管M11、第二NMOS管M12、第二电流源Ib2和第二电容C2组成脉冲滤波预处理电路，对短脉冲干扰信号的预处理。对短脉冲干扰信号的预处理，可以根据短脉冲干扰信号宽度，进一步通过电流源大小和电容大小进行调节。第一或非门NOR1、第二或非门NOR2构成或非RS触发器。
如图3所示，当输入信号IN为0时，A点即第一反相器的输出端电平为高电平，经第一PMOS管M9和第一NMOS管M10构成的反相器后输出低电平，再经过第二反相器INV2和第一缓冲器Buffer1，B点及第一第一缓冲器Buffer1的输出端电平为高电平；同样的，A点电平经第一NMOS管M10和第二PMOS管M11构成的反相器输出低电平，再经过第三反相器INV3和第二缓冲器Buffer2，在D点即第二第一缓冲器Buffer2的输出端电平为高电平。A点与B点的信号经过与门AND1，得到C点及与门AND1输出端，输出高电平；A点与D点的信号经过第三或非门NOR3，得到E点即第三或非门NOR3的输出端为低电平。
由RS触发的特性表可得，此时输入接口电路的输出信号OUT为低电平。
当输入信号IN上有一个高电平的短脉冲干扰信号时，相应的A点也会出现一个短脉冲信号。当脉冲刚来时，A点电位拉低，第一PMOS管M9打开，电源电压VDD向第一电容C1充电，当脉冲结束时，A点电位拉高，第一NMOS管M10打开，对第一电容C1进行放电，但由于有第一电流源Ib1，控制并降低了放电速率，其表现在图3波形图上就是B点的短脉冲干扰信号变宽了，经过与门AND1，得到C点如图3的波形图；同样的，当脉冲刚来时，A点电位拉低，第二PMOS管M11打开，电源电压VDD向第二电容C2充电，但第二电流源Ib2控制了充电速率，且脉冲很短，即第二电容C2还来不及被充很多电，就被打开的第二NMOS管M12给放掉了，其表现在图3波形图上就是D点的短脉冲干扰信号忽略不计，一直处于高电平，经过第三或非门NOR3，得到E点如图3的波形图。
由RS触发器特性表可知，当输入同时为0时，输出保持不变，即高电平的短脉冲干扰信号得到了滤除，此时输出信号OUT还是为低电平。
同理，如图4所示，当输入信号IN为1时，A点为低电平，经第一PMOS管M9和第一NMOS管M10构成的反相器，输出高电平，电源电压VDD对第一电容C1充电，再经过第二反相器INV2和第一缓冲器Buffer1，B点为低电平；同样的，经第一NMOS管M10和第二PMOS管M11构成的反相器，输出高电平，再经过第三反相器INV3和第二缓冲器Buffer2，D点为低电平。A点与B点的信号经过与门AND1，得到C点，输出低电平；A点与D点的信号经过或非门，得到E点为高电平。
由RS触发的特性表可得，此时输出信号OUT为高电平。
当输入信号IN上有一个低电平的短脉冲干扰信号时，相应的A点也会出现一个短脉冲信号。当脉冲刚来时，A点电位拉高，第一NMOS管M10打开，电源电压VDD向第一电容C1放电，但第一电流源Ib1控制了放电速率，且脉冲很短，即第一电容C1还来不及被放很多电，就被打开的第九NMOS管M9再次进行了充电，其表现在图4波形图上就是B点的短脉冲干扰信号忽略不计，一直处于低电平，经过与门AND1，得到C点如图3的波形图；同样的，当脉冲刚来时，A点电位拉高，第二NMOS管M12打开，对第二电容C2进行放电，但由于充电时，充电速率被第二电流源Ib2控制，充电速率低，第二电容C2上被没有被充到很多电，就被打开的第二NMOS管M12给快速放掉了，当脉冲结束时，A点电位重新拉低，电源电压VDD重新通过第二电流源Ib2对第二电容充电，其变现在图4的波形图上就是D点的短脉冲干扰信号变宽了，经过第三或非门NOR3，得到E点如图4的波形图。
由RS触发器特性表可知，当输入同时为0时，输出保持不变，即低电平的短脉冲干扰信号得到了滤除。
针对不同范围的短脉冲干扰信号，还可通过调节第一电流源Ib1、第二电流源Ib2、第一电容C1和第二电容C2的大小来进行滤除。
综上所述，由于干扰通常都转换成噪声干扰和脉冲干扰，本发明提出的用于芯片使能控制的输入接口电路，通过增加脉冲滤波电路将使能控制信号中的脉冲干扰滤除，脉冲滤波电路中第一PMOS管M9、第一NMOS管M10、第一电流源Ib1、第一电容C1、第二PMOS管M11、第二NMOS管M12、第二电流源Ib2和第二电容C2组成脉冲滤波预处理电路对短脉冲干扰信号进行预处理，再将得到的信号输送到第一或非门NOR1和第二或非门NOR2构成或非RS触发器中，利用或非RS触压器两端输入同时为0时输出保持不变的特性，滤除不必要的短脉冲干扰信号，通过调节电流源大小和电容大小能够滤除不同脉冲宽度的短脉冲干扰信号。另外设计了上下对称的迟滞电路滤除了使能控制信号的噪声干扰，最终得到的输入接口电路的输出信号能够还原芯片外部使能控制信号，正常控制芯片，防止了芯片误触发关断或者开启，从而保证了芯片所在系统的正常工作。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (3)
1.一种用于芯片使能控制的输入接口电路，其特征在于，包括迟滞电路和脉冲滤波电路，所述迟滞电路的输入端连接所述输入接口电路的输入信号，其输出端连接脉冲滤波电路的输入端，用于滤除所述输入接口电路的输入信号中的噪声信号；
所述脉冲滤波电路包括第一电流源、第二电流源、第一电容、第二电容、第一反相器、第二反相器、第三反相器、第四反相器、第一缓冲器、第二缓冲器、第一或非门、第二或非门、第三或非门、与门、第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，
第一反相器的输入端作为所述脉冲滤波电路的输入端，其输出端连接第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管的栅极以及与门的第一输入端和第三或非门的第一输入端；
第一PMOS管的源极连接电源电压，其漏极连接第一NMOS管的漏极和第二反相器的输入端并通过第一电容后接地；
第一NMOS管的源极通过第一电流源后接地；
第一缓冲器的输入端连接第二反相器的输出端，其输出端连接与门的第二输入端；
第二PMOS管的源极通过第二电流源后连接电源电压，其漏极连接第二NMOS管的漏极和第三反相器的输入端并通过第二电容后接地；
第二NMOS管的源极接地；
第二缓冲器的输入端连接第三反相器的输出端，其输出端连接第三或非门的第二输入端；
第一或非门的第一输入端连接与门的输出端，其第二输入端连接第二或非门的输出端和第四反相器的输入端，其输出端连接第二或非门的第一输入端；
第二或非门的第二输入端连接第三或非门的输出端；
第四反相器的输出端输出所述输入接口电路的输出信号。
2.根据权利要求1所述的用于芯片使能控制的输入接口电路，其特征在于，所述迟滞电路包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一电阻、第二电阻、第一二极管和第二二极管；
第二二极管的阴极连接第一二极管的阳极和所述迟滞电路的输入端并通过第一电阻和第二电阻的串联结构后接地，其阳极连接第四NMOS管、第五NMOS管和第六NMOS管的源极并接地；
第三PMOS管的栅极连接第五PMOS管、第三NMOS管和第五NMOS管的栅极以及第一电阻和第二电阻的串联点，其源极连接第一二极管的阴极、第四PMOS管和第六PMOS管的源极并连接电源电压，其漏极连接第四PMOS管的漏极和第五PMOS管的源极；
第三NMOS管的漏极连接第五PMOS管的漏极以及第六PMOS管和第四NMOS管的栅极，其源极连接第五NMOS管和第六NMOS管的漏极；
第四PMOS管的栅极连接第六NMOS管的栅极、第六PMOS管和第四NMOS管的漏极以及所述迟滞电路的输出端。
3.根据权利要求1或2所述的用于芯片使能控制的输入接口电路，其特征在于，所述第一缓冲器包括两个级联的反相器，所述第二缓冲器包括两个级联的反相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910333984.8A CN110071714B (zh) | 2019-04-24 | 2019-04-24 | 一种用于芯片使能控制的输入接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910333984.8A CN110071714B (zh) | 2019-04-24 | 2019-04-24 | 一种用于芯片使能控制的输入接口电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110071714A CN110071714A (zh) | 2019-07-30 |
| CN110071714B true CN110071714B (zh) | 2020-06-30 |
Family
ID=67368633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910333984.8A Expired - Fee Related CN110071714B (zh) | 2019-04-24 | 2019-04-24 | 一种用于芯片使能控制的输入接口电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110071714B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111510126B (zh) * | 2020-04-30 | 2022-07-29 | 深圳芯能半导体技术有限公司 | 高压集成电路及其输出控制电路 |
| CN113093849A (zh) * | 2021-03-31 | 2021-07-09 | 上海磐启微电子有限公司 | 一种实现干扰滤除功能的电路模块和集成电路系统 |
| CN113126685B (zh) * | 2021-04-02 | 2022-06-21 | 广州安凯微电子股份有限公司 | 一种噪声滤波电路及低压差线性稳压器 |
| CN116827330B (zh) * | 2022-12-12 | 2024-03-12 | 南京微盟电子有限公司 | 强抗干扰通讯端口电路 |
| CN115833811B (zh) * | 2023-02-24 | 2023-06-23 | 上海维安半导体有限公司 | 一种使能控制的启动电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10244186B4 (de) * | 2002-09-23 | 2008-03-06 | Infineon Technologies Ag | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren |
| CN102594299A (zh) * | 2012-02-03 | 2012-07-18 | 深圳创维－Rgb电子有限公司 | 一种方波发生器电路 |
| CN102882497A (zh) * | 2012-09-27 | 2013-01-16 | 电子科技大学 | 一种低功耗高可靠性上电复位电路 |
| CN108023577A (zh) * | 2016-10-28 | 2018-05-11 | 科域科技有限公司 | 脉宽滤波电路 |
-
2019
- 2019-04-24 CN CN201910333984.8A patent/CN110071714B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10244186B4 (de) * | 2002-09-23 | 2008-03-06 | Infineon Technologies Ag | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren |
| CN102594299A (zh) * | 2012-02-03 | 2012-07-18 | 深圳创维－Rgb电子有限公司 | 一种方波发生器电路 |
| CN102882497A (zh) * | 2012-09-27 | 2013-01-16 | 电子科技大学 | 一种低功耗高可靠性上电复位电路 |
| CN108023577A (zh) * | 2016-10-28 | 2018-05-11 | 科域科技有限公司 | 脉宽滤波电路 |
Non-Patent Citations (1)
| Title |
|---|
| 嵌入式低功耗上电复位与晶振电路设计;彭伟娣;《中国硕士学位论文全文数据库 信息科技辑》;20140315(第3期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110071714A (zh) | 2019-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110071714B (zh) | 一种用于芯片使能控制的输入接口电路 | |
| US5132577A (en) | High speed passgate, latch and flip-flop circuits | |
| CN110208673B (zh) | 一种适用于dc-dc变换器的功率管栅源电压欠压检测电路 | |
| US6842063B2 (en) | Analog switch circuit | |
| CN101841328A (zh) | 一种预充电型鉴频鉴相器 | |
| KR100308208B1 (ko) | 반도체집적회로장치의입력회로 | |
| CN112331245B (zh) | 适用于非易失性存储器的电压选择电路 | |
| CN116760398A (zh) | 基于nmos管的负载开关驱动电路 | |
| US20030011415A1 (en) | Inverter circuit | |
| CN210168022U (zh) | 多输入的开漏输出电路 | |
| CN115241839A (zh) | 过流保护电路、过流保护方法及显示装置 | |
| EP0303257A1 (en) | Reset signal generating circuit | |
| CN113114173A (zh) | 一种施密特触发器 | |
| CN111399577A (zh) | 一种带启动电路的基准电流产生电路 | |
| CN116301181B (zh) | 低压差线性稳压器负载跳变的过冲抑制电路 | |
| CN111736087A (zh) | 电源检测电路 | |
| CN110737226A (zh) | Mtp高压烧录脚电路结构 | |
| CN220553998U (zh) | 一种电压比较器 | |
| CN113917967B (zh) | 一种低功耗修调电路 | |
| US11463056B2 (en) | Integrated circuit with an input multiplexer system | |
| CN111313879B (zh) | 一种延时电路 | |
| CN113206654B (zh) | 一种差分总线驱动器 | |
| CN112798854B (zh) | 一种dc-dc过零点检测电路及控制方法 | |
| CN115425947B (zh) | 一种数字脉冲滤波电路、芯片 | |
| CN109995349B (zh) | 一种用于减少数字信号上升时间的电路结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200630 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |