CN110060995A - 具有负载晶体管和感测晶体管的晶体管装置 - Google Patents

具有负载晶体管和感测晶体管的晶体管装置 Download PDF

Info

Publication number
CN110060995A
CN110060995A CN201910039821.9A CN201910039821A CN110060995A CN 110060995 A CN110060995 A CN 110060995A CN 201910039821 A CN201910039821 A CN 201910039821A CN 110060995 A CN110060995 A CN 110060995A
Authority
CN
China
Prior art keywords
area
source
transistor
transistor unit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910039821.9A
Other languages
English (en)
Inventor
G.内鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110060995A publication Critical patent/CN110060995A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2614—Circuits therefor for testing bipolar transistors for measuring gain factor thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2625—Circuits therefor for testing field effect transistors, i.e. FET's for measuring gain factor thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了具有负载晶体管和感测晶体管的晶体管装置。公开了一种晶体管装置和一种方法。该晶体管装置包括：布置在半导体主体中并且连接到漏极节点的漂移和漏极区；多个负载晶体管单元，其各自包括集成在半导体主体的第一区中的源极区；多个感测晶体管单元，其各自包括集成在半导体主体的第二区中的源极区；经由具有第一面积比电阻的第一源极导体电气连接到所述多个负载晶体管单元中的每一个的源极区的第一源极节点；以及经由具有第二面积比电阻的第二源极导体电气连接到所述多个感测晶体管单元中的每一个的源极区的第二源极节点。第二源极导体的面积比电阻大于第一源极导体的面积比电阻。

Description

具有负载晶体管和感测晶体管的晶体管装置
技术领域
本公开一般地涉及具有负载晶体管和感测晶体管的晶体管装置。
背景技术
诸如MOSFET（金属氧化物半导体场效应晶体管）之类的晶体管被广泛地用作各种类型的电子电路中的电子开关。在许多应用中，测量流过晶体管的电流是合期望的，该晶体管可以被称为负载晶体管。
测量由晶体管（其可以被称为负载晶体管）提供到负载的负载电流的一种方式是使用感测晶体管。感测晶体管被连接到负载晶体管，并且被驱动使得其操作在与负载晶体管相同的操作点中。理想地，通过感测晶体管的感测电流与负载电流成比例，其中比例因子由负载晶体管的尺寸与感测晶体管的尺寸之间的比值给出。负载晶体管和感测晶体管可以实现在公共半导体主体中，并且各自包括多个晶体管单元。尺寸比值则等同于感测晶体管的晶体管单元的数目与负载晶体管的晶体管单元的数目之间的比值。
然而，由于寄生效应，感测电流与负载电流之间的比例因子，其在下文中被称为电流比值，不确切地匹配尺寸比值。特别地，这些寄生效应可能具有以下效果：电流比值从尺寸比值的偏离随着感测晶体管的尺寸相对于负载晶体管的尺寸减小而增大。另一方面，实现尽可能小的感测晶体管以便减少与测量电流相关联的损耗可能是合期望的。
因此，提供一种具有负载晶体管和感测晶体管的晶体管装置是合期望的，所述晶体管装置使得能够使用感测晶体管来精确地测量负载晶体管中的负载电流。
发明内容
一个示例涉及一种晶体管装置。该晶体管装置包括：布置在半导体主体中并且连接到漏极节点的漂移和漏极区；多个负载晶体管单元，其各自包括集成在半导体主体的第一区中的源极区；以及多个感测晶体管单元，其各自包括集成在半导体主体的第二区中的源极区。第一源极节点经由具有第一面积比电阻（area specific resistance）的第一源极导体电气连接到所述多个负载晶体管单元中的每一个的源极区，并且第二源极节点经由具有第二面积比电阻的第二源极导体电气连接到所述多个感测晶体管单元中的每一个的源极区，其中第二源极导体的面积比电阻大于第一源极导体的面积比电阻。
另一示例涉及一种方法。该方法包括检测在晶体管装置的漏极节点与第一源极节点之间流动的第一电流，其中检测第一电流包括测量在晶体管装置的漏极节点与第二源极节点之间流动的第二电流。该晶体管装置包括：布置在半导体主体中并且连接到漏极节点的漂移和漏极区；多个负载晶体管单元，其各自包括集成在半导体主体的第一区中的源极区和体区；以及多个感测晶体管单元，其各自包括集成在半导体主体的第二区中的源极区和体区。进一步地，该晶体管装置包括：具有第一面积比电阻并且将第一源极节点电气连接到所述多个负载晶体管单元中的每一个的源极区的第一源极导体；以及具有第二面积比电阻并且将第二源极节点电气连接到所述多个感测晶体管单元中的每一个的源极区的第二源极导体，其中第二源极导体的面积比电阻大于第一源极导体的面积比电阻。
附图说明
以下参照附图来解释示例。附图用来说明某些原理，使得仅图示了对于理解这些原理而言必要的方面。附图不是按比例的。在附图中，相同的参考标记指代同样的特征。
图1示出具有负载晶体管和感测晶体管的晶体管装置的电路图；
图2示出图示了图1中所示类型的晶体管装置的一个可能应用的电路图；
图3示出图2中所示的调节器的一个示例；
图4图示了负载晶体管和感测晶体管的有源区可以如何集成在半导体主体中；
图5示出处于晶体管装置的导通状态中的图4中所图示的晶体管装置的电路图；
图6图示了负载晶体管和感测晶体管的面积比电阻如何由负载晶体管和感测晶体管的不同区段的面积比电阻构成；
图7A至7C示出不同的水平截面视图，其图示了具有负载晶体管单元的第一有源区和具有感测晶体管单元的第二有源区可以如何布置在半导体主体中；
图8A和8B示出图7A中所示类型的装置中的第一源极金属化部和第二源极金属化部的顶视图，以及图7A中所示类型的装置中的第一源极衬垫和第二源极衬垫的顶视图；
图9至11各自图示了将第二源极金属化部与第二源极衬垫连接的导体的示例；
图12图示了可以使用在负载晶体管或感测晶体管中的根据一个示例的晶体管单元的竖直截面视图；
图13图示了可以使用在负载晶体管或感测晶体管中的根据另一示例的晶体管单元的竖直截面视图；
图14示出图13或14中所示的晶体管单元的水平截面视图的一个示例；
图15示出图13或14中所示的晶体管单元的水平截面视图的另一示例；以及
图16示出在第一有源区与第二有源区之间的非有源区（inactive）可以如何实现的一个示例。
具体实施方式
在以下详细描述中，参照随附各图。附图形成本描述的一部分，并且为了图示的目的而示出可以如何使用和实现本发明的示例。要理解的是，本文所描述的各种实施例的特征可以与彼此组合，除非另行具体指出。
图1示出包括第一晶体管T1和第二晶体管器件T2的晶体管装置的一个示例的电路图。在这种类型的晶体管装置中，第一晶体管T1可以用作对负载（图1中未示出）所接收的电流进行开关的电子开关，并且第二晶体管T2可以用于感测流过负载晶体管器件的电流。因此，第一晶体管T1还可以被称为负载晶体管，并且第二晶体管T2还可以被称为感测晶体管。第一晶体管T1和第二晶体管T2中的每一个具有第一负载节点S1、S2、第二负载节点D1、D2和控制节点G1、G2。第一晶体管T1的控制节点G1和第二晶体管T2的控制节点G2电气连接，使得第一晶体管T1和第二晶体管T2具有公共控制节点G。另外，第一晶体管T1的第二负载节点D1和第二晶体管T2的第二负载节点D2电气连接，使得第一晶体管T1和第二晶体管T2具有公共第二负载节点D。
根据一个示例，第一晶体管T1和第二晶体管T2是相同类型的晶体管。仅仅出于说明的目的，第一晶体管T1和第二晶体管T2中的每一个是MOSFET（金属氧化物半导体场效应晶体管），特别地，n型增强MOSFET，如图1中所示。然而，这仅仅是示例。任何其他类型的MOSFET或任何其他类型的晶体管器件可以用于实现第一晶体管T1和第二晶体管T2。当晶体管T1、T2是MOSFET时，如图1中所示，控制节点G1、G2还可以被称为栅极节点，第一负载节点S1、S2还可以被称为源极节点，并且第二负载节点D1、D2还可以被称为漏极节点。
参照上文，图1中所示类型的晶体管装置可以用于向负载供给电流，并且同时，测量供给到负载的电流。这在图2中图示，所述图2示出包括图1中所示类型的晶体管装置和负载Z的电子电路的一个示例。
在图2中所示的电子电路中，晶体管装置被配置成向负载Z供给电流I1，其可以被称为负载电流。为此，第一晶体管器件T1的负载路径，其为第一负载节点S1与第二负载节点D1之间的电流路径，与负载Z串联连接，其中与第一晶体管器件T1和负载Z的串联电路连接在第一供给节点与第二供给节点之间。第一供给电位V+在第一供给节点处可用，并且不同于第一供给电位的第二供给电位V-在第二供给节点处可用。第一供给电位可以是正供给电位，并且第二供给电位可以是负供给电位或接地电位。驱动电路201被连接到第一晶体管T1的驱动输入，并且被配置成向第一晶体管T1提供驱动电压VGS1。第一晶体管T1的“驱动输入”包括公共控制节点G和第一晶体管的第一负载节点S1。基于驱动电压VGS1，第一晶体管器件T1接通或关断。更具体地，当驱动电压VGS1高于第一晶体管T1的阈值电压时，第一晶体管T1接通以处于导通状态，并且当驱动电压VGS1低于第一晶体管T1的阈值电压时，第一晶体管T1关断以处于截止状态。在导通状态中，第一晶体管T1传导电流，使得负载电流I1的电流电平大于零。在截止状态中，第一晶体管T1阻断，使得负载电流I1的电流电平为零。
负载Z可以是任何类型的电气负载或电气网络。根据一个示例，第一晶体管T1和负载Z形成开关模式电压变换器，诸如例如降压变换器、升压变换器、反激变换器等。
参照图2，电子电路还包括耦合到第一晶体管T1的第一负载节点S1和第二晶体管T2的第一负载节点S2的调节器202。调节器202被配置成调节第二晶体管器件T2的第一负载节点S2处的电位，使得该电位至少近似等于第一晶体管T1的第一负载节点S1处的电位。当第一负载节点S1、S2处的电位相等时，第一晶体管T1和第二晶体管T2在相同操作点中。也就是说，由第一晶体管T1接收的驱动电压VGS1等于由第二晶体管器件T2接收的第二驱动电压VGS2，并且第一晶体管器件T1的第二负载节点D1与第一负载节点S1之间的负载路径电压VDS1等于第二晶体管器件T2的第二负载节点D2与第一负载节点S2之间的第二负载路径电压VDS2。在下文中，当第一和第二负载路径电压VDS1、VDS2相等时，“公共负载路径电压VDS”指代晶体管T1、T2二者的负载路径电压，也就是说，VDS= VDS1= VDS2。另外，当第一和第二驱动电压VGS1、VGS2相等时，“公共驱动电压VGS”指代晶体管T1、T2二者的驱动电压，也就是说，VGS= VGS1= VGS2。
图3示出调节器202的一个示例。在该示例中，调节器202包括运算放大器204和可变电阻器205。运算放大器204的第一输入被连接到第一晶体管器件T1的第一负载节点S1，并且运算放大器204的第二输入被连接到第二晶体管器件T2的第一负载节点S2。可变电阻器205与第二晶体管器件T2的负载路径串联连接，并且被运算放大器204控制。仅仅出于说明的目的，可变电阻器205在图3中所示的示例中为MOSFET。图3中所示的调节器202被配置成调整可变电阻器205的电阻，使得第二晶体管器件T2的第一负载节点S2处的电位基本上等于第一晶体管器件T1的第一负载节点S1处的电位。
当第二晶体管T2操作在与第一晶体管T1相同的操作点中时，通过第二晶体管器件T2的电流I2表示通过第一晶体管器件T1和负载Z的负载电流I1。第二电流I2可以因而用于测量负载电流I1，并且在下文中将被称为感测电流。可以以各种方式来测量感测电流I2。仅仅出于说明的目的，可以被称为感测电阻器的电阻器203与第二晶体管器件T2串联连接。在该示例中，跨感测电阻器203的电压V2表示感测电流I2。
参照图2，调节器202和负载Z被连接到负载晶体管T1的第一负载节点S1。根据一个示例，负载Z不直接连接到第一负载节点S1，而是连接到另外的负载节点S1'，该另外的负载节点S1'经由导体连接到第一负载节点S1。该导体由图2中所示的示例中的电阻器41表示。根据一个示例，负载晶体管T1、感测晶体管T2和调节器202被布置在公共外壳（其在图2中未被图示）中。在该情况下，该另外的负载节点S1'在外壳外部可接入，并且可以被称为外部负载节点。第一负载节点S1在外壳外部不可接入，并且可以被称为内部节点。
可以在公共栅极节点G1与内部负载节点S1之间或者在公共栅极节点G1与负载晶体管的外部负载节点S1'之间施加由驱动电路201提供的驱动电压VGS1。在后一种情况下，公共栅极节点与内部负载节点S1之间的电压小于由驱动电路201提供的驱动电压VGS1，并且通过驱动电压VGS1减去跨导体41的电压V41来给出，其中该电压V41通过电阻器41的电阻R41乘以负载电流I1来给出。在每一种情况下，调节器202调节公共栅极节点G与感测晶体管T2的第一负载节点S2之间的电压VGS2，使得该电压等于公共栅极节点G与负载晶体管T1的内部负载节点S1之间的电压。
第一晶体管T1和第二器件T2可以被设计成使得当两个晶体管操作在相同操作点中时，感测电流I2比负载电流I1小得多。这可以帮助最小化与测量负载电流I1相关联的损耗。负载电流I1与感测电流I2之间的比值或比例因子大于10000（104），大于30000（3x104），或甚至大于50000（5x104）。该比值在下文中被称为电流比例因子kILIS，也就是说，。
在理想情况下，负载电流I1与感测电流I2之间的比例因子是预先限定的、已知的，且独立于第一晶体管T1和第二晶体管T2的操作点，使得在每一个操作点中，负载电流I1通过感测电流I2乘以预先限定的且已知的比例因子来给出。然而，设计第二晶体管T2使得（a）感测电流I2是小的，并且（b）比例因子是大的，诸如大于104，可以导致比例因子随操作点变化而变化。在下文中对此进行解释。操作点的变化可以由公共驱动电压VGS或公共负载路径电压VDS的变化而导致。
图4示意性地图示了具有第一晶体管T1和第二晶体管T2的晶体管装置可以如何使用公共半导体主体100来实现的一个示例。图4图示了半导体主体100的一个区段的竖直截面视图。在该区段中，集成第一晶体管T1和第二晶体管T2的有源区。仅仅出于说明的目的，假设第一晶体管T1和第二晶体管T2中的每一个是MOSFET。因此，公共第二负载节点D被称为公共漏极节点，公共控制节点G被称为公共栅极节点。另外，第一晶体管T1的第一负载节点S1被称为第一源极节点，并且第二晶体管T2的第一负载节点S2被称为第二源极节点。
参照图4，晶体管装置包括漂移和漏极区10，其被布置在半导体主体100中并且被连接到公共漏极节点D。多个负载晶体管单元201被集成在邻接漂移和漏极区10的第一区110中，并且多个感测晶体管单元202被集成在邻接漂移和漏极区10的第二区120中。在图4中，负载晶体管单元201通过晶体管的电路符号来示意性地图示，并且感测晶体管单元202通过晶体管的电路符号来示意性地表示。负载晶体管单元201中的每一个包括集成在第一区110中的源极区，并且感测晶体管单元202中的每一个包括集成在第二区120中的源极区。在图4中，这些源极区未被明确示出，而是通过表示负载晶体管单元201和感测晶体管单元202的电路符号的源极节点S201、S202来表示。负载晶体管单元201中的每一个的源极区S201经由第一源极导体301而电气连接到第一源极节点S1，并且所述多个感测晶体管单元202中的每一个的源极区S202经由第二源极导体302而电气连接到第二源极节点S2。第一源极导体301和第二源极导体302中的每一个具有面积比电阻，其中第二源极导体302的面积比电阻大于第一源极导体301的面积比电阻。第一源极导体301的面积比电阻通过第一源极导体301的电阻R301乘以第一区110的面积的尺寸A1来给出。第二源极导体302的面积比电阻通过第二源极导体302的电阻R302乘以第二区120的面积的尺寸来给出。本文在以下更加详细地对此进行解释。
在图4中所示的晶体管装置中，负载晶体管单元201和第一源极导体301是负载晶体管T1的部分。另外，感测晶体管单元202和第二源极导体302是感测晶体管T2的部分。漂移和漏极区10是负载晶体管T1和感测晶体管T2二者的部分。
参照图4，漂移和漏极区10可以包括漂移区11和漏极区12。在该情况下，漂移区邻接第一和第二区110、120，并且被布置在第一和第二区110、120和漏极区之间。漂移区11比漏极区12更低地掺杂，并且可以邻接漏极区12。可选地，场停止区13，其比漂移区11更高地掺杂并且比漏极区12更低地掺杂，可以被布置在漂移区11与漏极区12之间。当负载晶体管T1和感测晶体管T2是n型MOSFET时，漏极区12、漂移区11和可选的场停止区13是n掺杂的。当负载晶体管T1和感测晶体管T2是p型MOSFET时，漏极区12、漂移区11和可选的场停止区13是p掺杂的。漏极区12的掺杂浓度例如在1E19cm-3和1E21cm-3之间的范围中。漂移区13的掺杂浓度例如在1E15cm-3和5E17cm-3之间。
负载晶体管T1和感测晶体管T2中的每一个具有导通电阻，其为公共漏极节点D与相应的源极节点S1、S2之间的电阻。在下文中，RON1指代负载晶体管T1的导通电阻，并且RON2指代感测晶体管T2的导通电阻。
根据欧姆定律，负载电流I1通过公共负载路径电压VDS和负载晶体管T1的导通电阻RON1的商来给出，
（1a），
并且感测电流I2通过公共负载路径电压VDS和感测晶体管的导通电阻RON2的商来给出，
（1b），
基于等式（1a）和（1b），可以表明电流比例因子kILIS取决于导通电阻RON1、RON2，如下：
（2）。
这些导通电阻RON1、RON2中的每一个包括晶体管装置中的不同区或结构的若干电阻。参照图5来对此进行解释，图5示出处于晶体管装置的导通状态中（也就是说，在负载晶体管T1和感测晶体管T2的导通状态中）的图4中所示类型的晶体管装置的电气电路图。参照图5，负载晶体管T1的导通电阻RON1包括具有漂移和漏极区电阻R101、晶体管单元电阻R201和源极导体电阻R301的串联电路。等同地，感测晶体管T2的导通电阻RON2包括漂移和漏极区电阻R102、晶体管单元电阻R202和源极导体电阻R302。负载晶体管T1的源极导体电阻R301是第一源极节点S1与负载晶体管单元201之间的源极导体301的电阻。等同地，感测晶体管T2的源极导体电阻R302是第二源极节点S2与感测晶体管单元202之间的源极导体302的电阻。负载晶体管T1的晶体管单元电阻R201是具有处于负载晶体管单元201的导通状态中的多个负载晶体管单元201的并联电路的电阻。等同地，感测晶体管单元202的晶体管单元电阻R202是具有处于导通状态中的多个感测晶体管单元202的并联电路的电阻。负载晶体管T1的漂移和漏极区电阻R101是具有处于第一区110中的多个负载晶体管单元201的并联电路与漏极节点D之间的漂移和漏极区10的电阻。等同地，感测晶体管T2的漂移和漏极区电阻R102是具有处于第二区120中的多个感测晶体管单元202的并联电路与漏极节点D之间的漂移和漏极区10的电阻。
晶体管单元电阻R201、R202取决于操作状态和晶体管单元的数目。也就是说，负载晶体管T1的晶体管单元电阻R201取决于由负载晶体管T1接收的公共驱动电压VGS和集成在第一区110中并且并联连接的负载晶体管单元201的数目，并且感测晶体管T2的晶体管单元电阻R202取决于由感测晶体管T2接收的公共驱动电压VGS和集成在第二区120中并且并联连接的感测晶体管单元202的数目。根据一个示例，负载晶体管单元201和感测晶体管单元202以相同方式实现，使得第一区域110的尺寸与集成在其中的负载晶体管单元201的数目成比例，并且第二区域120的尺寸与集成在其中的感测晶体管单元202的数目成比例。在该情况下，当负载晶体管T1和感测晶体管T2操作在相同操作点中（接收相同的驱动电压VGS= VGS1=VGS2）时，负载晶体管T1的晶体管单元电阻R201与感测晶体管T2的晶体管单元电阻R202成比例，其中比例因子由第一区110的尺寸A1与第二区120的尺寸A2之间的比值给出，使得
（3）。
在下文中，A1·R201指代负载晶体管单元201的面积比电阻，其为与有源区110的尺寸A1有关的具有负载晶体管单元201的并联电路的电阻。等同地，A2·R202指代感测晶体管单元202的面积比电阻，其为与第二区120的尺寸A2有关的具有感测晶体管单元202的并联电路的电阻。使用等式（3）可以表明，这些面积比电阻相等，也就是说，A1·R201= A2·R202。应当指出的是，由于晶体管装置的制造工艺中的不完美和变化，这些面积比电阻可能不确切地相等。根据一个示例，如本文所使用的“相等的面积比电阻”包括如下面积比电阻：其以小于面积比电阻的平均值的+/-2%从彼此偏离。
根据图4，非有源区130被布置在第一区110与第二区120之间。非有源区130不包括有源晶体管单元，使得没有电流在非有源区130中流动。然而，来自集成在第一区110中的负载晶体管单元201和来自集成在第二区120中的感测晶体管单元202的电流可以在非有源区130下方的漂移和漏极区10中流动。因此，其中来自负载晶体管单元201的负载电流I1流过漂移和漏极区10的漂移和漏极区10的截面积大于第一区110的尺寸A1。等同地，其中来自感测晶体管单元202的感测电流I2流过漂移和漏极区10的漂移和漏极区10的截面积大于第二区120的尺寸A2。基于此，负载晶体管T1的漂移和漏极区电阻R101与感测晶体管T2的漂移和漏极区电阻R102之间的比值可以被表述为
（4），
其中ΔA1指代其中负载电流I1流动的在非有源区下方的附加区域的尺寸。该非有源区可以包括在图4中示出并且被布置在第一区110与第二区120之间的非有源区130，以及在半导体主体100的横向（水平）方向上邻接第一区110的其他非有源区（在图4中未示出）。“横向方向”是垂直于半导体主体100的第一表面101的方向。等同地，ΔA2指代其中感测电流可以流动的在非有源区下方的漂移和漏极区10的附加区域的尺寸。该非有源区可以包括在图4中示出的在第一区110和第二区120之间的非有源区130，以及在横向（水平）方向上邻接第二区102的其他非有源区。
负载电流I1不仅在第一区110下方流过漂移和漏极区10并且感测电流I2不仅在第二区120下方流过漂移和漏极区10的效应可以被称为电流扩散。
附加区域的尺寸ΔA1、ΔA2与第一区110和第二区120的尺寸A1、A2不线性相关。（在第一近似中，ΔA1可以被视为与A1的平方根成比例，并且ΔA2可以被视为与A2的平方根成比例）。此外，可以表明，附加区域的尺寸（在以上解释的示例中，ΔA1、ΔA2）与对应的晶体管单元区（在以上解释的示例中，110、120）的尺寸之间的比值随晶体管单元区的尺寸减小而增大。基于此并且当第一（晶体管单元）区110的尺寸比第二（晶体管）单元区120的尺寸大得多时，附加区域的尺寸ΔA2与第二区120的尺寸A2之间的比值大于附加区域的尺寸ΔA1与第一区110的尺寸A1之间的比值，也就是说，
（5），
基于等式（4）和（5）可以表明，负载晶体管T1的面积比漂移和漏极区电阻A1·R101大于感测晶体管T2的面积比漂移和漏极电阻A2·R102，
（6），
第二区120的尺寸A2相对于第一区的尺寸越小，负载晶体管T1的面积比漂移和漏极区电阻A1·R101与感测晶体管T2的面积比漂移和漏极区电阻A2·R102之间的差异越大。另外，该差异随非有源区130的尺寸相对于第二区120的尺寸增大而增大。根据一个示例，第一区110与第二区120之间的最短距离大于第二区120的尺寸A2的平方根的0.5倍，也就是说，
（7），
其中d1指代第一区110与第二区120之间的最短距离。
参照上文，晶体管单元电阻R201、R202取决于驱动电压VGS。然而，漂移和漏极区电阻R101、R102以及源极导体电阻广泛独立于驱动电压VGS。也就是说，第一和第二导通电阻RON1、RON2中的每一个包括驱动电压相关部分和驱动电压无关部分。可以表明，如通过等式（1）给出的电流比例因子kILIS在该电流比例因子kILIS基本上等于驱动电压相关部分之间的比值（其为晶体管单元电阻R201、R202之间的比值）时，广泛独立于驱动电压VGS。也就是说，如果以下等式适用的话，则电流比例因子kILIS独立于驱动电压VGS：
（8），
或者
（9），
其中A1·RON1指代负载晶体管T1的面积比导通电阻（area specific on-resistance），并且A2·RON2指代感测晶体管T2的面积比导通电阻。在下文中A1·RON1将还被称为第一面积比导通电阻，并且在下文中A2·RON2还将被称为第二面积比导通电阻。在给定驱动电压处，这些面积比导通电阻从彼此偏离越多，电流比例因子kILIS对驱动电压VGS的依赖性（dependency）越高。借助于以上解释的电流扩散效应，由晶体管单元电阻R201、R202以及漂移和漏极区电阻R101、R102导致的面积比导通电阻的部分不相等，也就是说，
（10），
其中附加区域的尺寸ΔA2、ΔA1之间的比值从第一和第二区110、120的尺寸A2、A1的比值偏离越多，这些部分之间的差异越大。
在图6中使等式（10）可视化，图6图示了面积比晶体管单元电阻A1·R201、A2·R202和面积比漂移和漏极区电阻A1·R101、A2·R102。如图6中所图示的，并且如以上所解释的，感测晶体管T2的面积比漂移和漏极区电阻A2·R102小于负载晶体管T1的面积比漂移和漏极区电阻A1·R101。如果导通电阻RON1、RON2将仅包括晶体管单元电阻R201、R202以及漂移和漏极区电阻R101、R102，则电流比例因子将不仅不同于尺寸比值A1/A2，而且甚至更重要的，取决于驱动电压。这是因为晶体管单元电阻R201、R202取决于驱动电压VGS，并且漂移和漏极区电阻R101, R102广泛独立于驱动电压VGS。
为了至少部分地补偿比例因子kILIS对驱动电压VGS的依赖性，适当地设计源极导体301、302的电阻R301、R302。特别地，将感测晶体管T2的源极导体电阻R302设计成使得负载晶体管T1的面积比导通电阻A1·RON1和感测晶体管T2的面积比导通电阻A2·RON2会聚（converge），以便至少减少电流比例因子kILIS对驱动电压VGS的依赖性。更具体地，将第二源极导体302设计成使得第二源极导体302的面积比电阻A2·R302，其为与第二区120的面积A2有关的第二源极导体302的电阻R302，大于第一源极导体301的面积比源极导体电阻A1·R301，其为与第一区110的尺寸A1有关的第一源极导体301的电阻R301。
仅仅出于图示的目的，在图6中所示的示例中，将面积比源极导体电阻A1·R301、A2·R302选择成使得负载晶体管T1和感测晶体管T2的面积比导通电阻A1·RON1、A2·RON2相等。这表示理想情况，在该理想情况下，电流比例因子kILIS可以被视为独立于驱动电压VGS。然而，这仅仅是示例。考虑到减小电流比例因子kILIS对驱动电压VGS的依赖性的改进已经通过简单地使第二源极导体302的面积比电阻A2·R302大于第一源极导体301的面积比源极导体电阻A1·R301而获得。
根据一个示例，将第二源极导体302的面积比电阻A2·R302设计成使得其适配于第一源极导体301的面积比电阻A1·R301以及负载晶体管T1和感测晶体管T2的面积比漂移和漏极电阻A1·R101、A2·R102，如下：
（11），
其中c是选自0.5和1.5之间的常数。根据另一示例，c选自0.8和1.2之间。如果c=1，则面积比导通电阻A1·RON1、A2·RON2相等。
图7A示意性地图示了半导体主体100的顶视图，以便说明第一区110和第二区120可以如何布置在半导体主体100中。在该示例中，将第一区110和第二区120实现成使得第二区120基本上为矩形，并且第一区110在第二区120的三侧邻近第二区120。非有源区130围绕第一区110，并且如参照图5所解释的，将第二区120与第一区110分离。
图7A中所示的布置仅仅是一个示例。根据图7B和7C中所示的别的示例，第二区可以被布置在第一区110的角落或第一区110的外边缘的区中。
图8A和8B图示了可以如何实现第一源极导体301和第二源极导体302的一个示例。在该示例中，第一源极导体301和第二源极导体302中的每一个分别包括在第一区110和第二区120上的金属化层311、312。在图8A中示出这些金属化层311、312的顶视图。在图8A中以虚线图示了在这些金属化层311、312下方的第一区110和第二区120。根据一个示例，金属化层311、312包括铝（Al）、铜（Cu）、钛（Ti）、金（Au）、银（Ag）等中的至少一种。
参照图8B，源极导体301、302中的每一个还包括接触衬垫321、322。第一源极导体301的接触衬垫321形成第一源极节点S1或者被电气连接到第一源极节点S1。第二源极导体302的接触衬垫322形成第二源极节点S2或者被电气连接到第二源极节点S2。半导体主体100可以被布置在外壳H（在图8B中以虚线图示）中。当半导体主体100被布置在外壳中时，接触衬垫321、322不可直接接入。在该情况下，第一源极节点S1（负载晶体管T1的第一负载节点）和第二源极节点S2（感测晶体管T2的第一负载节点）是内部负载节点。调节器202（在图8B中未示出）和外部负载节点S1'二者被连接到第一源极导体301的接触衬垫321。外部负载节点S1'在外壳外部可接入，并且可以由连接到接触衬垫321并且从外壳伸出的扁平导体41形成。该扁平导体41由图2中所示的电阻器41表示。可替换地（未示出），外部负载节点S1'由从外壳H伸出的导电腿部以及将该腿部连接到接触衬垫321的一个或多个键合线形成。从外壳H伸出并且形成或被连接到公共栅极节点G和公共第二负载节点D的另外的腿部或扁平导体在图8B中未示出。
调节器202可以被布置在外壳H内部并且通过诸如键合线、扁平导体等之类的导体连接到负载晶体管T1的内部负载节点S1，也就是说第一源极导体301的接触衬垫321，以及连接到感测晶体管T2的第一负载节点S2，也就是说第二源极导体302的接触衬垫322。考虑到源极导体301的电阻，将调节器202连接到内部负载节点S1的导体的电阻是可忽略的，因为连接到内部负载节点S1的调节器202的输入是高欧姆的，使得负载电流I1不经由该导体流动。该导体的电阻因而不贡献于第一源极导体301的电阻。将第二源极导体302的接触衬垫322连接到调节器202的导体的电阻的确贡献于第二源极导体302的电阻，因为感测电流I2流过该导体（以及调节器202）。然而，该电阻与金属化部312、接触衬垫322和将金属化部312与接触衬垫322连接的导体332的电阻相比是可忽略的。导体332可以被布置在非有源区130上。
根据一个示例，通过调整导体332的电阻来调整第二源极导体302的电阻。导体332的可以变化以便调整导体332的电阻的参数包括但不限于，金属化部312与接触衬垫322之间的导体332的长度；导体332在垂直于电流流动方向的方向上的截面；导体332的材料。
为了实现如参照图5和6解释的感测晶体管T2的比导通电阻，可以通过使用用于半导体器件的常规设计工具（设计软件）来对晶体管装置进行仿真和/或通过测量晶体管装置的样品来确定第二源极导体302的期望电阻，以及特别地，导体322的期望电阻。
图9至11图示了可以如何调整导体332的电阻的一些具体示例。图9示出导体332的一个区段的顶视图。在该示例中，导体332具有基本上恒定的厚度（在垂直于图9中所示的附图平面的方向上）以及变化的宽度以便调整电阻。更具体地，在图9中所示的示例中，导体332具有区段34，其具有减小的宽度w2。也就是说，区段34的宽度小于邻接区段34的区段的宽度w1，区段34具有减小的宽度w2。除了区段34的宽度w2之外，区段34的长度l2也可以变化以便调整导体332的电阻。
图10示出根据一个示例的导体332的一个区段的竖直截面视图。在该示例中，导体332可以具有恒定的宽度（在垂直于图10中图示的附图平面的方向上）。另外，导体332具有区段35，其具有减小的厚度d2。也就是说，区段35的厚度d2小于邻接的区段的厚度。
图11示出根据一个示例的导体332的一个区段36的顶视图。在该示例中，区段36是蜿蜒的以便增加导体332的长度。蜿蜒的区段36中的导体332的宽度和厚度可以是恒定的。
不言而喻的是，可以组合图9至11中所图示的用于调整导体332的电阻的措施。也就是说，一个导体332可以包括根据图9至11中所图示的示例中的两个或更多个的结构，以便调整电阻。
根据一个示例，导体332的电阻在2Ω（欧姆）和30Ω之间的范围中，其中确切值取决于晶体管器件的具体类型、比例因子kILIS以及第一和第二区的尺寸A1、A2。例如，有源区域的尺寸，其为第一区的尺寸A1加上第二区的尺寸A2，为2 mm2，比例因子kILIS为30000（3E4），并且负载晶体管T1的导通电阻RON1为1.4 mΩ（毫欧姆）。为了实现感测电流I2是负载电流I1的1/kILIS倍，感测晶体管的导通电阻RON2将不得不是负载晶体管T1的导通电阻RON1的kILIS倍，也就是说42Ω（=1.4mΩ·30000）。然而，对这种类型的晶体管装置的样品的仿真和测量已经揭示出，由于电流扩散效应，感测晶体管T2的导通电阻RON2仅为大约32Ω，使得将需要10Ω的附加电阻。该附加电阻器可以通过将导体332实现为由AlCu（铝铜合金）制成的具有25.6μm2的截面面积（例如8μm宽且3.2μm高）的迹线而获得。这种类型的迹线具有每毫米1Ω的电阻，使得导体332可以被实现有10毫米的长度以获得10Ω的电阻。
图12示意性地图示了晶体管装置的若干晶体管单元的截面视图。图12中所图示类型的晶体管单元可以用于实现负载晶体管单元201和感测晶体管单元202。因此，图12中的参考标记20表示负载晶体管单元201或感测晶体管单元202中的任意一个。参照图12，一个晶体管单元20包括邻接漂移和漏极区10的体区22。更具体地，体区22邻接漂移区11。体区22将漂移区11与源极区21分离。另外，栅极电极23邻近体区22，并且通过栅极电介质24与体区22介电绝缘。在常规方式中，栅极电极23用来控制源极区21与漂移区11之间的体区22中的导电沟道。晶体管单元20的源极区21和体区22电气连接到金属化部31，其形成源极导体的一部分。当晶体管单元20是负载晶体管单元201时，图12中所示的金属化部31是第一源极导体301的金属化部311，并且当晶体管单元20是感测晶体管单元202时，金属化部31是第二源极导体302的金属化部312。
在图12中所示的示例中，金属化部31经由接触插塞32而电气连接到源极区21和体区22。该接触插塞32被电气（欧姆）连接到源极区21和体区22。另外，金属化部31通过绝缘层25与栅极电极23电气绝缘。栅极电极23以图12中未图示的方式电气连接到公共栅极节点G。
在n型MOSFET中，源极区21是n型区，并且体区22是p型区。在p型MOSFET中，源极区21是p型区，并且体区22是n型区。
图13示出图12中所示的晶体管单元20的修改。根据图13的晶体管单元20附加地包括场电极26和使场电极26与漂移区11介电绝缘的场电极电介质27。根据一个示例，场电极26被电气连接到源极金属化部31。然而，在图13中未明确地图示该连接。
图12和13中图示的晶体管单元20是沟槽晶体管单元。也就是说，每一个晶体管单元20的栅极电极23被布置在从半导体主体100的表面101延伸到半导体主体100中的沟槽中。然而，将晶体管单元20实现为沟槽晶体管单元仅仅是一个示例。根据另一示例，将晶体管单元20实现为平面晶体管单元，其中栅极电极被布置在半导体主体的表面的顶部上。
图14示出根据一个示例的图12中所示的晶体管单元的水平截面视图。在该示例中，晶体管单元是细长晶体管单元（条带单元）。也就是说，栅极电极23、源极区21和体区22在半导体主体100的水平方向上伸长。“水平方向”是平行于第一表面101的方向。
图15示出根据另一示例的晶体管单元20的水平截面视图。在该示例中，栅极电极23具有围绕矩形体区（在图15中的视图之外）的矩形网格的形状。源极区21在该示例中具有矩形环的形式。在该示例中，各个晶体管单元20可以被视为三角形晶体管单元。将栅极电极实现为矩形网格仅仅是一个示例。网格形状的栅极电极23可以实现有其他几何形状，诸如六边形、五角形等。
图16示出根据一个示例的非有源区130的竖直截面视图。在该示例中，非有源区130包括非有源晶体管单元203。这些非有源晶体管单元包括栅极电极233。该栅极电极可以与负载晶体管单元201和感测晶体管单元202的栅极电极电气连接。非有源晶体管单元203包括体区223，但是不包括源极区。出于说明的目的，在图16中还图示了集成在邻接非有源区130的第一区110和第二区120的那些区中的负载晶体管单元201和感测晶体管单元202。仅仅出于说明的目的，如参照图12解释的那样实现这些晶体管单元201、202。然而，这仅仅是示例。也可以利用其他拓扑来实现晶体管单元201、202。

Claims (14)

1.一种晶体管装置，包括：
布置在半导体主体（100）中并且连接到漏极节点（D）的漂移和漏极区（10）；
多个负载晶体管单元（201），其各自包括集成在半导体主体（100）的第一区（110）中的源极区（21）；
多个感测晶体管单元（202），其各自包括集成在半导体主体（100）的第二区（120）中的源极区（21）；
经由具有第一面积比电阻的第一源极导体（301）电气连接到所述多个负载晶体管单元（201）中的每一个的源极区（21）的第一源极节点（S1）；以及
经由具有第二面积比电阻的第二源极导体（302）电气连接到所述多个感测晶体管单元（202）中的每一个的源极区（21）的第二源极节点（S2），
其中第二源极导体（302）的面积比电阻大于第一源极导体（302）的面积比电阻。
2.根据权利要求1所述的晶体管装置，
其中第一面积比电阻通过第一源极导体（301）的电阻（R301）乘以第一区（110）的面积的尺寸（A1）来给出，并且
其中第二面积比电阻通过第二源极导体（302）的电阻（R302）乘以第二区（120）的面积的尺寸（A2）来给出。
3.根据权利要求1或2所述的晶体管装置，其中第一源极导体（301）包括：
连接到所述多个负载晶体管单元（201）中的每一个晶体管单元的源极区（21）的第一源极金属化部（311）；以及
布置在源极金属化部的顶部上的第一源极衬垫（321）。
4.根据前述权利要求中任一项所述的晶体管装置，其中第二源极导体（302）包括：
连接到所述多个感测晶体管单元（202）中的每一个晶体管单元的源极区（21）的第二源极金属化部（312）；
在半导体主体（100）的水平方向上与第二源极金属化部（312）间隔开的第二源极衬垫（322）；以及
将第二源极金属化部（312）与第二源极衬垫（322）电气连接的连接线（332）。
5.根据权利要求4所述的晶体管装置，其中连接线（332）包括以下中的至少一个：
具有局部减小的宽度的区段（34）；
具有局部减小的厚度的区段（35）；或
蜿蜒的区段（36）。
6.根据前述权利要求中任一项所述的晶体管装置，
其中将第二源极导体（302）设计成使得第二源极导体（302）的面积比电阻通过以下等式来给出：
，
其中
c是选自0.5和1.5之间的常数，
是第二源极导体（302）的面积比电阻，
是第一源极导体（301）的面积比电阻，
是在所述多个负载晶体管单元（201）与漏极节点（D）之间的漂移和漏极区（10）的面积比电阻，并且
是在所述多个感测晶体管单元（202）与漏极节点（D）之间的漂移和漏极区（10）的面积比电阻。
7.根据前述权利要求中任一项所述的晶体管装置，其中负载晶体管单元（201）和感测晶体管单元（202）中的每一个还包括：
体区（22）；以及
通过栅极电介质（24）与体区（22）介电绝缘的栅极电极（23）。
8.根据权利要求7所述的晶体管装置，其中负载晶体管单元（201）和感测晶体管单元（202）中的每一个还包括：
通过场电极电介质与漂移和漏极区（10）介电绝缘的场电极（25）。
9.根据前述权利要求中任一项所述的晶体管装置，还包括：
在第一区（110）与第二区（120）之间的非有源区（130）。
10.根据权利要求9所述的晶体管装置，其中非有源区（130）的尺度大于第二区的尺寸（A2）的平方根的0.5倍。
11.根据权利要求9或10所述的晶体管装置，其中非有源区包括非有源晶体管单元。
12.一种电子电路，包括：
根据前述权利要求中任一项所述的晶体管装置；以及
调节器（202），所述调节器（202）连接到第一源极节点（S1）和第二源极节点（S2），并且配置成调节第二源极节点（S2）处的电位使得其基本上等于第一源极节点（S1）处的电位。
13.一种方法，包括：
检测在晶体管装置的漏极节点（D）与第一源极节点（S1）之间流动的第一电流（I1），
其中检测第一电流（I1）包括测量在晶体管装置的漏极节点（D）与第二源极节点（S2）之间流动的第二电流（I2），并且
其中所述晶体管装置包括：
布置在半导体主体（100）中并且连接到漏极节点（D）的漂移和漏极区（10）；
多个负载晶体管单元（201），其各自包括集成在半导体主体（100）的第一区（110）中的源极区（21）和体区（22）；
多个感测晶体管单元（202），其各自包括集成在半导体主体（100）的第二区（120）中的源极区（21）和体区（22）；
具有第一面积比电阻并且将第一源极节点（S1）电气连接到所述多个负载晶体管单元（201）中的每一个的源极区（21）的第一源极导体（301）；以及
具有第二面积比电阻并且将第二源极节点（S2）电气连接到所述多个感测晶体管单元（202）中的每一个的源极区（21）的第二源极导体（302），
其中第二源极导体（302）的面积比电阻大于第一源极导体（301）的面积比电阻。
14.根据权利要求13所述的方法，其中测量第二电流（I2）包括调节第二源极节点（S2）处的电位使得其至少近似等于第一源极节点（S1）处的电位。
CN201910039821.9A 2018-01-16 2019-01-16 具有负载晶体管和感测晶体管的晶体管装置 Pending CN110060995A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18151843.2 2018-01-16
EP18151843.2A EP3511986A1 (en) 2018-01-16 2018-01-16 Transistor arrangement with a load transistor and a sense transistor

Publications (1)

Publication Number Publication Date
CN110060995A true CN110060995A (zh) 2019-07-26

Family

ID=61005703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910039821.9A Pending CN110060995A (zh) 2018-01-16 2019-01-16 具有负载晶体管和感测晶体管的晶体管装置

Country Status (3)

Country Link
US (3) US10872976B2 (zh)
EP (1) EP3511986A1 (zh)
CN (1) CN110060995A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567746A (zh) * 2021-07-26 2021-10-29 东莞市长工微电子有限公司 Ldmos导通电阻的测量方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801573A (en) * 1994-10-12 1998-09-01 U.S. Philips Corporation Protected switch having a power semiconductor device
JP2000299627A (ja) * 1999-02-14 2000-10-24 Yazaki Corp 負荷電流微分検出・制御回路
JP2003243656A (ja) * 2002-02-14 2003-08-29 Toyota Industries Corp 電流検出機能付ｍｏｓ型電界効果トランジスタ
GB0412179D0 (en) * 2004-06-01 2004-06-30 Nokia Corp Detecting short circuits and detecting component misplacement
US20050156605A1 (en) * 2003-12-24 2005-07-21 Lee Sang G. Circuits for transistor testing
CN101821852A (zh) * 2007-08-08 2010-09-01 先进模拟科技公司 用于分立功率半导体器件的共源共栅电流传感器
CN103207303A (zh) * 2012-01-13 2013-07-17 英飞凌科技奥地利有限公司 功率晶体管中的电流测量
US20140015046A1 (en) * 2012-07-14 2014-01-16 Infineon Technologies Ag Current Sense Transistor with Embedding of Sense Transistor Cells
CN104297569A (zh) * 2013-07-15 2015-01-21 英飞凌科技股份有限公司 电阻测量
CN105281730A (zh) * 2014-07-14 2016-01-27 英飞凌科技奥地利有限公司 电子开关元件和集成传感器
US20160079377A1 (en) * 2014-09-15 2016-03-17 Infineon Technologies Austria Ag Semiconductor Device with Current Sensor
US20160181417A1 (en) * 2014-12-22 2016-06-23 Infineon Technologies Ag Transistor Device with Field-Electrode
US20170093387A1 (en) * 2015-09-28 2017-03-30 Power Integrations, Inc. Field-Effect Transistor Device with Partial Finger Current Sensing FETs
US20170154992A1 (en) * 2015-11-30 2017-06-01 Infineon Technologies Austria Ag Transistor Device with Increased Gate-Drain Capacitance
CN107579062A (zh) * 2016-07-04 2018-01-12 英飞凌科技股份有限公司 电子开关和反极性保护电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801573A (en) * 1994-10-12 1998-09-01 U.S. Philips Corporation Protected switch having a power semiconductor device
JP2000299627A (ja) * 1999-02-14 2000-10-24 Yazaki Corp 負荷電流微分検出・制御回路
JP2003243656A (ja) * 2002-02-14 2003-08-29 Toyota Industries Corp 電流検出機能付ｍｏｓ型電界効果トランジスタ
US20050156605A1 (en) * 2003-12-24 2005-07-21 Lee Sang G. Circuits for transistor testing
GB0412179D0 (en) * 2004-06-01 2004-06-30 Nokia Corp Detecting short circuits and detecting component misplacement
CN101821852A (zh) * 2007-08-08 2010-09-01 先进模拟科技公司 用于分立功率半导体器件的共源共栅电流传感器
CN103207303A (zh) * 2012-01-13 2013-07-17 英飞凌科技奥地利有限公司 功率晶体管中的电流测量
US20140015046A1 (en) * 2012-07-14 2014-01-16 Infineon Technologies Ag Current Sense Transistor with Embedding of Sense Transistor Cells
CN104297569A (zh) * 2013-07-15 2015-01-21 英飞凌科技股份有限公司 电阻测量
CN105281730A (zh) * 2014-07-14 2016-01-27 英飞凌科技奥地利有限公司 电子开关元件和集成传感器
US20160079377A1 (en) * 2014-09-15 2016-03-17 Infineon Technologies Austria Ag Semiconductor Device with Current Sensor
US20160181417A1 (en) * 2014-12-22 2016-06-23 Infineon Technologies Ag Transistor Device with Field-Electrode
US20170093387A1 (en) * 2015-09-28 2017-03-30 Power Integrations, Inc. Field-Effect Transistor Device with Partial Finger Current Sensing FETs
US20170154992A1 (en) * 2015-11-30 2017-06-01 Infineon Technologies Austria Ag Transistor Device with Increased Gate-Drain Capacitance
CN107579062A (zh) * 2016-07-04 2018-01-12 英飞凌科技股份有限公司 电子开关和反极性保护电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567746A (zh) * 2021-07-26 2021-10-29 东莞市长工微电子有限公司 Ldmos导通电阻的测量方法
CN113567746B (zh) * 2021-07-26 2023-10-13 东莞市长工微电子有限公司 Ldmos导通电阻的测量方法

Also Published As

Publication number Publication date
EP3511986A1 (en) 2019-07-17
US20190221665A1 (en) 2019-07-18
US11575041B2 (en) 2023-02-07
US20210083104A1 (en) 2021-03-18
US20230143329A1 (en) 2023-05-11
US10872976B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
US9076805B2 (en) Current sense transistor with embedding of sense transistor cells
CN105428359B (zh) 具有电流传感器的半导体器件
CN105743477B (zh) 桥接电路
US8358157B2 (en) Monolithic low impedance dual gate current sense MOSFET
CN105406850B (zh) 具有集成温度传感器的半导体开关
US10388782B2 (en) Scalable current sense transistor
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
US7126354B2 (en) Circuit configuration having a load transistor and a current measuring configuration, method for ascertaining the load current in a load transistor, semiconductor component, and measuring configuration
US9671474B2 (en) Three 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
CN105321992A (zh) 包括场电极的半导体器件
KR20100108203A (ko) 감지 회로를 형성하는 방법 및 그 구조
EP3736864B1 (en) Semiconductor device
US20160164279A1 (en) Circuit and method for measuring a current
KR100237278B1 (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
CN110060995A (zh) 具有负载晶体管和感测晶体管的晶体管装置
US20090050978A1 (en) Semiconductor device
US8097918B2 (en) Semiconductor arrangement including a load transistor and sense transistor
CN108233910B (zh) 电子电路
US20200111776A1 (en) Diode with current sensor
US20230137999A1 (en) Semiconductor device
US10931272B2 (en) Transistor arrangement with a load transistor and a sense transistor
US11175321B1 (en) Semiconductor device
CN108878420A (zh) 具有单脉冲雪崩能量的高压半导体元件与其制作方法
JPH03187256A (ja) 並列ｍｏｓｆｅｔ付きの抵抗器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination