CN110050442A

CN110050442A - 集成串行通信

Info

Publication number: CN110050442A
Application number: CN201780074669.7A
Authority: CN
Inventors: 佩特里·叶立林纳; 特雷格夫·布耶克格林; 斯蒂芬·斯特林贝格
Original assignee: Wai Ken Co Ltd
Current assignee: Wai Ken Co Ltd; Vacon Oy
Priority date: 2017-01-17
Filing date: 2017-01-17
Publication date: 2019-07-23
Anticipated expiration: 2037-01-17
Also published as: WO2018133920A1; US10917269B2; DE112017006847T5; CN110050442B; US20200153665A1

Abstract

一种包括信号发射端与信号接收端之间的通信链路的电力系统，其中，在该信号发射端处，多个数据比特被集成到低频信号中以形成集成信号。每个数据比特作为符号的一部分进行发射。每个符号包括编码至少一个数据比特的预定义数量的比特，每个符号的一些比特的状态取决于低频符号的状态。

Description

集成串行通信

技术领域

本发明涉及串行通信。

背景技术

在许多电气设备中，需要在系统的多个部件之间进行各种类型的通信。例如，诸如频率转换器等电力电子转换器一般包括本文档中被称为控制单元和供电单元的控制部件和供电部件。这些部件通常可以以相对较低的频率(例如，电源开关控制，通常小于20kHz)进行相互信号通信并且以相对较高的频率(例如，封装在串行通信消息中的状态和测量数据，通常高于10兆比特/秒)进行相互串行通信。

安排系统部件之间通信的常规方法是针对每种通信类型使用自己的连接硬件。例如，在电力电子转换器中，控制单元通常通过使用电源开关特定的门控制导线来控制供电单元，并且类似的独立导线/信号安排也可以由来自供电部件的一些时间要求严格的反馈信号(例如，由故障信号)使用。为了限制物理导线的数量，通常经由高频数据链路以串行通信消息格式来将时间要求不严格的控制数据从控制单元发射到供电单元并且将反馈数据从供电单元发射到控制单元。

在信号发送部件与信号接收部件之间的电势差要求信号隔离。在电力电子设备中，控制单元通常位于接地电势，并且供电单元位于危险的主电路电势，该电势差导致需要通过使用例如光耦合器来隔离这些单元之间的所有信号。这可能是由于成本、空间和可靠性目标造成的问题，使得有利的是保持单元之间的信号数量尽可能低。

发明内容

本发明的目标是提供一种用于电力系统的新型通信方法和安排，该电力系统同时需要在系统部件之间进行不同类型的相互通信。根据本发明，串行通信消息被集成到低频信号中，因此减少了部件之间通信中所需导线的数量。在本上下文中，术语“低频信号(lowfrequency signal)”可以例如是指其频率小于用于形成串行通信消息的时钟频率的10％的信号。以下是简要概述，以便提供对本发明各种实施例的一些方面的基本理解，稍后给出例示性实施例的更详细描述。本发明的目的通过独立权利要求中陈述的内容来实现，其他优选实施例在从属权利要求中披露。

根据本发明，在通信链路的信号发射端处，根据以下操作规则中的至少一些，将串行通信消息集成到低频信号中以形成集成信号：

-串行通信消息的每个数据比特作为所谓的符号的一部分进行发射。符号可以包括用于识别符号开始的预定义数量的比特以及用于识别数据比特状态的预定义数量的比特。在本上下文中，一个比特通常对应于一个时钟周期。符号可以包括一个或若干个数据比特。由于预定义数量的比特，符号的持续时间通常是恒定的。

-在至少一些符号比特期间的集成信号的状态有利地取决于低频信号的状态。

-多个符号形成字节。字节可以由单独的字节开始符号、或由单独的字节停止符号识别，或者字节可以包括这两个识别符号。

-这些符号通过长于通信链路的接收端处的低频信号的滤波延迟的时延而彼此分离开。如果低频信号的脉冲边沿在符号的安全裕度内发生，则可以延长符号之间的时延。

根据本发明，在通信链路的信号接收端处，根据以下操作规则中的至少一些，可以将集成信号划分成单独的串行通信消息和单独的低频信号：

-在能够根据以上描述的规则识别符号内的比特的解码器中对包括在集成信号的符号中的数据比特进行解压缩。

-将集成信号延迟恒定滤波延迟以便确保任何符号在滤波信号中都不可见。有利地，滤波延迟可以长于一个符号的持续时间。由于恒定滤波延迟时间，信号模式的内部定时保持不变。

根据本发明，用于发射集成到低频信号中的串行通信消息的方法可以包括分别在通信的发射端和接收端处实施以上操作规则。该方法可以在这两个方向上用于控制单元与供电单元之间的数据发射。例如，控制单元可以将串行通信消息集成到电源开关控制信号中以用于请求反馈状态信息，并且供电单元可以将反馈状态信息(例如，散热片温度)集成到集成在故障反馈信号中的串行通信消息中。

根据本发明，用于发射集成到低频信号中的串行通信消息的装置或系统包括通信链路的发射端处的(多个)数字逻辑电路，该数字逻辑电路能够根据以上操作规则将串行通信消息的数据比特编码成符号并将这些符号集成到低频信号中。该装置或系统可以基于具有预定功能的(多个)数字逻辑电路(例如，CPLD(复杂可编程逻辑器件))，或者其可以基于具有可下载软件(即，可编程微处理器)的数字逻辑电路。分别地，在通信链路的接收端处的装置或系统可以包括(多个)数字逻辑电路，该数字逻辑电路包括以下各项中的一个或多个：

-延迟功能，该延迟功能用于根据以上操作规则从所接收的集成信号中分离出低频信号，以及

-通信解码器，该通信解码器用于根据以上操作规则从所接收的集成信号比特流分离出串行通信消息数据比特。

在系统部件之间(例如，频率转换器的控制单元与供电单元之间)的数据发射中，可以在这两个方向上使用用于发射集成信号的安排。

在根据本发明的装置中，该装置基于具有可下载软件(例如，微处理器)的数字逻辑电路，本发明还包括一种新的计算机程序，即可以下载到存储器设备中的软件包。该计算机程序包括用于实施以上操作规则以用于发射集成到低频信号中的串行通信消息的计算机可执行指令。

本发明还包括一种新的计算机程序产品，该新的计算机程序产品包括编码有用于发射集成到低频信号中的串行通信消息的计算机程序的非易失性计算机可读介质(例如，光盘“CD”)。

本发明还包括一种电力电子转换器(例如，频率转换器)，其中，实施用于发射集成到低频信号中的串行通信消息的方法和安排。

本发明优于现有技术，因为可以减少进行相互通信的设备之间的物理导线的数量。因此，简化了组装工作、降低了系统成本和错误安装的可能性、并且维修工作更容易。

在以下描述和附图的基础上，可以最好地理解本发明，描述和附图包括各种示例性和非限制性实施例以及其附加目的和优点。

附图说明

在下文中，本发明参照附图使用示例呈现了更详细的解释，在附图中：

图1呈现了电气设备中的通信信道，

图2呈现了电气设备中的通信安排，

图3展示了适用于图2的电气设备的信号流，

图4展示了组合的信号数据流的细节。

具体实施方式

图1呈现了包括控制单元11和供电单元13的电力电子设备10的简化示意图。控制单元11包括可以是例如执行程序的微处理器的控制器12，该程序确定电力电子设备10如何操作。控制器12经由控制电缆CB₁₂向供电单元中的电力电子开关14发送控制信号(例如，接通/断开)，该控制电缆包括用于每个电力电子开关的控制导线。由于对电力电子开关的操作频率(也被称为开关频率)的限制，控制单元与供电单元之间的这种类型的通信链路中的信号频率通常相当低。例如，通过IGBT，通常使用的开关频率低于20kHz。

图1的示例还呈现了控制单元与供电单元之间的另一通信链路，即，双向通信链路CB₁₁。该双向通信链路可以用于例如请求反馈数据FB₁并将所述反馈数据从供电单元13发送至控制单元。通过供电单元控制器15来收集数据，并且以串行通信消息的形式发射该数据。这种类型的信息信道中的正常通信速度高于100千位/秒。

图2呈现了类似于图l中呈现的、包括控制单元21和供电单元23的电力电子设备20的简化示意图。控制单元21包括控制器22，并且供电单元23包括控制器25。在这种安排中，控制单元21的控制器22向编码器EC₁发送包括串行通信消息的第一数据流HF₂₁以及包括用于电力电子开关的控制信号的第二数据流LF₂₁，该编码器根据本发明将这两个数据流编码成集成信号流。根据编码器EC₁，经由单向串行通信链路CB₂₂将集成信号流发送至供电单元23。第一数据流和第二数据流在供电单元23端部通过延迟块DL₂和解码器块DC₂分离开。在延迟块DL₂中，串行通信消息被滤出，使得仅留下第二数据流LF₂₁，如被延迟以用于控制电力电子开关24。在解码器块DC₂中，从集成信号流中分离出第一数据流(即，串行通信消息)并且将其馈送至供电单元23的控制器25。串行通信消息可以包括例如对从供电单元到控制单元的反馈数据的指定请求。

供电单元的控制器25可以使用如以上解释的类似通信方法和安排以用于向控制单元21发送反馈数据FB₂。在所呈现的示例中，在编码器EC₂中将串行通信数据流HF₂₃和低频数据流LF₂₃编码成集成信号流，该集成信号流经由单向串行通信链路CB₂₁发送至控制单元21并且在延迟块DL₁和解码器块DC₁中分离开，如以上所呈现的。在此数据发射中的低频信号可以是例如故障信号。

可以通过使用基于预定功能的数字逻辑电路(例如，CPLD(复杂可编程逻辑器件))或通过使用基于可下载软件(例如，微处理器)的数字电路来实施控制单元21中的逻辑功能以及供电单元23中的逻辑功能。

图3展示了根据本发明的信号比特流的示例。CBS是集成信号，包括以下各项：

-低频信号LF，该低频信号处于逻辑“0”状态直到时刻t₁、从t₁到t₂保持在“1”状态、并且在时刻t₂之后返回到“0”位置，以及

-串行通信信号，该串行通信信号包括在本文档中称为符号的脉冲信号周期S5、S6......。符号的持续时间是恒定t_S，并且每个符号与前一符号间隔时延tR。

预定义数量的数据符号(在这个示例中为8个(S0......S7))形成具有指定开始符号SS和指定停止符号ES的数据字节(BT1，BT2)。

根据本发明，如果低频信号LF的脉冲边沿在距符号的安全裕度内发生，则该符号不在其原始时隙处发送而是在一个时间段后发送(在图3中，S6是从S6’推迟的，因为在t₂处与LF信号边沿重叠)。

在延迟块(图2中的DL₁、DL₂)中，集成信号被延迟恒定滤波时间t_F。因为延迟t_F长于持续时间t_S，所以符号流不会出现在延迟信号模式LFS中。由于以上恒定滤波延迟t_F和安全裕度规则，延迟信号模式LFS总是保持与原始信号模式LF相同的形式，这在本发明被应用于时间要求严格的应用中(例如，在PWM频率转换器中控制IGBT时)时是重要的。

在解码器块(图2中的DC₁、DC₂)中，从符号中分离出每个字节的数据比特内容HFS(B0......B7)。为了清楚起见，在图3中，所有数据比特状态都被标记为“1”，并且每个符号仅携带一个数据比特。

根据本发明，集成信号CBS被延迟恒定滤波延迟tF以便确保任何符号在滤波信号LFS中都不可见。有利地，滤波延迟t_F长于符号的持续时间t_S。这个规则保证了符号的内部信号边沿不会与低频信号LF的信号边沿混合。根据本发明的另一定时相关规则是符号之间的延迟t_B长于滤波延迟t_F。这个规则保证了符号时间段期间的信号边沿不会干扰低频信号延迟t_F的定时。

图4展示了如何可以根据本发明来形成集成信号CBS数据流中的符号(图3中的SS和S0)的示例。CLK表示编码器块(图2中的EC₁、EC₂)的内部时钟，并且每个符号持续4个时钟周期，被表示为a、b、c和d。每个符号周期期间信号状态的规则在这个示例中如下：

a＝反相低频信号状态

b＝非反相低频信号状态

如果数据比特为“0”或者如果符号是字节开始符号，则在数据符号中c＝“1”

如果数据比特为“1”或如果符号是字节停止符号，则在数据符号中c＝“0”

如果数据比特为“1”或者如果符号是字节开始符号，则在数据符号中d＝“1”

如果数据比特为“0”或如果符号是字节停止符号，则在数据符号中d＝“0”

根据以上规则，开始符号SS的值a和b为10(因为符号SS之前的低频信号状态为0)，并且开始符号SS的值c和d为11(因为符号是字节开始符号)。因此，开始符号SS是比特序列1011，如图4中所展示的。

根据以上规则，第一数据符号S0的值a和b为01(因为符号S0之前的低频信号状态为1)，并且第一数据符号S0的值c和d为01(因为被发射的数据比特为“1”)。因此，第一数据符号S0为比特序列0101，如图4中所展示的。

根据本发明，如何形成符号的规则可以不同于以上规则，只要可以辨别字节开始和/或停止比特以及数据比特即可。例如，当字节开始之后的字符的数量固定时，可以忽略字节停止比特。还可能的是，不同类型的符号包括不同数量的比特，例如使得多于一个数据比特被包括在数据符号中。

尺寸设定示例：根据以上示例，每个符号持续4个时钟周期。因此，在10MHz时钟频率的情况下，符号持续时间t_S为400ns。滤波延迟t_F应明显地长于此符号持续时间，例如，为1μs，以便避免将符号信号边沿误解读为低频信号边沿。并且进一步地，字节之间的延迟t_B应明显地长于滤波延迟，例如，为4μs，以便避免干扰滤波延迟定时。在这个示例中，一个符号的发射需要4μs+400ns，即，数据信号发射频率为1/4，4＝0,23兆比特/秒。

本发明的操作原理没有对信号的频率设置任何严格的限制，但实际上，如果LF的信号频率小于时钟频率CLK的10％(例如，LF小于50kHz并且CLK高于1 MHz)，则其是最适用的。

除非另外明确地说明，在以上描述中所提供的特定示例并非穷尽，也不应被解释为限制所附权利要求书的范围和/或适用性。除非另外明确地说明，可以自由地将所附从属权利要求中记载的特征相互组合。动词“包括(to comprise)”和“包括(to include)”在此文档中用作既不排除也不要求存在也未记载的特征的开放性限制。此外，应理解的是，贯穿此文档的“一个(a)”或者“一个(an)”(即，单数形式)的使用并不排除多个。

Claims

1.一种用于在电力系统的通信链路的发射端将包括多个数据比特的串行通信消息集成到低频信号中以形成集成信号的方法，该集成信号从该通信链路的发射端被发送至该通信链路的接收端，其中：

-每个数据比特作为符号的一部分进行发射，

-每个符号包括编码至少一个数据比特的预定义数量的比特，

-每个符号的一些比特的状态取决于该低频信号的状态，

-这些符号被形成由单独的开始符号、或由单独的停止符号、或由开始符号和停止符号两者识别的字节，并且

-这些符号通过长于该通信链路的接收端处的集成信号的滤波延迟的时延而彼此分离开。

2.根据权利要求1所述的方法，其中，在该通信链路的接收端处：

-在解码器中从该集成信号比特流中解压缩包含在该集成信号的这些符号中的数据比特。

3.根据权利要求1或权利要求2所述的方法，其中，在该通信链路的接收端处：

-通过将该集成信号延迟长于一个符号的持续时间的滤波延迟从该集成信号中分离出该低频信号。

4.根据权利要求1至3中任一项所述的方法，其中，每个符号包括用于标记符号开始的两个或更多个比特以及用于编码该数据比特或指示该符号为开始符号或停止符号的两个或更多个比特。

5.根据权利要求4所述的方法，其中，用于标记符号开始的这些比特(以下表示为a，b)为：

a＝反相低频信号状态

b＝非反相低频信号状态。

6.根据权利要求4或权利要求5所述的方法，其中，用于编码该数据比特或指示该符号为开始符号或停止符号的这些比特(以下表示为c，d)为：

如果该数据比特为“0”或者如果该符号是字节开始符号，则c＝“1”

如果该数据比特为“1”或者如果该符号是字节停止符号，则c＝“0”

如果该数据比特为“1”或者如果该符号是字节开始符号，则d＝“1”

如果该数据比特为“0”或者如果该符号是字节停止符号，则d＝“0”。

7.根据任一前述权利要求所述的方法，其中，如果该低频信号的脉冲边沿在符号的安全裕度内发生，则该符号从该通信链路的发射端到该通信链路的接收端的发射被延迟。

8.根据任一前述权利要求所述的方法，其中，在该通信链路的接收端处的集成信号的滤波延迟长于每个符号的持续时间。

9.一种用于在电力系统的通信链路的发射端处将包括多个数据比特的串行通信消息集成到低频信号中以形成集成信号的装置，该电力系统包括发射器、接收器以及该发射器与该接收器之间的通信链路，该装置包括被配置用于以下操作的至少一个逻辑电路：

-将要被发射的每个数据比特编码成符号；

-将这些符号集成到该低频信号中以形成该集成信号，其中，每个符号的一些比特的状态取决于该低频符号的状态，

-将这些符号形成为由单独的开始符号、或由单独的停止符号、或由开始符号和停止符号两者识别的字节，并且

-通过长于该通信链路的接收端处的集成信号的滤波延迟的时延将这些符号彼此分离开。

10.根据权利要求9所述的装置，其中，该至少一个逻辑电路进一步被配置用于生成每个符号，使得两个或更多个比特用于标记符号开始并且两个或更多个比特用于编码该数据比特或指示该符号是开始符号或停止符号。

11.一种包括具有信号发射端和信号接收端的通信链路的系统，其中，在该信号发射端处，多个数据比特被集成到低频信号中以形成集成信号，该系统包括：

-该通信链路的信号发射端处的至少一个数字逻辑电路，该至少一个数字逻辑电路被配置用于：将每个数据比特编码成符号；将这些符号集成到该低频信号中以形成该集成信号，其中，每个符号的一些比特的状态取决于该低频符号的状态；将这些符号形成为由单独的开始符号、或由单独的停止符号、或由开始符号和停止符号两者识别的字节；并且通过长于该通信链路的接收端处的集成信号的滤波延迟的时延将这些符号彼此分离开，

-在该通信链路的信号接收端处的解码器，该解码器被配置用于从该集成信号比特流中解压缩包含在该集成信号的符号中的数据比特，以及

-在该通信链路的信号接收端处的滤波延迟块，该滤波延迟块被配置用于通过将该集成信号延迟长于一个符号的持续时间的滤波延迟来从该集成信号中分离出该低频信号。

12.根据权利要求9或权利要求10所述的装置或者根据权利要求11所述的系统，其中，对该至少一个数字逻辑电路的操作基于预定功能。

13.根据权利要求9或权利要求10所述的装置或者根据权利要求11所述的系统，其中，对该至少一个数字逻辑电路的操作基于可下载软件。

14.一种计算机程序产品，用于在电力系统的通信链路的发射端处将包括多个数据比特的串行通信消息集成到低频信号中以形成集成信号，该电力系统包括发射器、接收器以及该发射器与该接收器之间的通信链路，该计算机程序产品被配置用于：

-将要被发射的每个数据比特编码成符号；

15.根据权利要求9至13中任一项所述的装置或系统，其中，该装置或该系统是电力电子转换器，例如，频率转换器，该电力电子转换器包括同时以小于50kHz的频率进行相互低频信号通信以及以高于1兆比特/秒的数据发射频率下进行相互串行通信的控制单元和供电单元。