CN110047818B - 一种多层交叠的铁电电容结构 - Google Patents

一种多层交叠的铁电电容结构 Download PDF

Info

Publication number
CN110047818B
CN110047818B CN201910230930.9A CN201910230930A CN110047818B CN 110047818 B CN110047818 B CN 110047818B CN 201910230930 A CN201910230930 A CN 201910230930A CN 110047818 B CN110047818 B CN 110047818B
Authority
CN
China
Prior art keywords
metal layer
ferroelectric
layer
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910230930.9A
Other languages
English (en)
Other versions
CN110047818A (zh
Inventor
李建军
王森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910230930.9A priority Critical patent/CN110047818B/zh
Publication of CN110047818A publication Critical patent/CN110047818A/zh
Application granted granted Critical
Publication of CN110047818B publication Critical patent/CN110047818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种多层交叠的铁电电容结构，包括电极1，电极2，金属层1，金属层2，金属层3……一直到金属层n，和没两层金属中间的铁电薄膜层，包括铁电薄膜层1，铁电薄膜层2，铁电薄膜层3……一直到铁电薄膜层n‑1；电极1连接金属层1，金属层3，金属层5……一直到金属层n‑1；电极2连接金属层2，金属层4，金属层6……直到金属层n(其中，n可以根据需求调整，且n不小于2)。本发明在实现保留较大的等效铁电电容面积的同时尽可能的缩小了铁电电容在芯片中的面积。

Description

一种多层交叠的铁电电容结构
技术领域
本发明涉及集成电路领域，特别涉及一种多层交叠的铁电电容结构。
背景技术
铁电存储器(FRAM)是一种非挥发性存储器，具有高密度，非易失性，抗辐照性，低功耗和快速读写擦写等优点。
铁电存储器的核心工作部分是铁电电容，铁电电容结构一般是MIM型，上下两层是金属，中间是铁电薄膜材料。由于铁电材料可以随外加电场改变极化强度，铁电电容就可以根据极化方向的不同来记录信息。
由于集成电路的关键尺寸越来越小，对应的铁电存储器中的电容面积也对应减小，从而导致铁电电容的有效面积不足的问题，在读取过程中由于不能提供充足的表面电荷，导致读写数据的过程面临出错的危险，对应的，存储阵列就不能设计得太大。
发明内容
为解决上述技术问题，本发明提供了一种多层交叠的铁电电容结构，节省了面积的同时保留了非常大的铁电电容剩余极化强度。
本发明解决上述问题的技术方案是：一种多层交叠的铁电电容结构，包括电极1，电极2，金属层1，金属层2，金属层3……一直到金属层n，和没两层金属中间的铁电薄膜层，包括铁电薄膜层1，铁电薄膜层2，铁电薄膜层3……一直到铁电薄膜层n-1；电极1连接金属层1，金属层3，金属层5……一直到金属层n-1；电极2连接金属层2，金属层4，金属层6……直到金属层n(其中，n可以根据需求调整，且n不小于2)。
所述的电极1和电极2作为铁电电容最终的两个电极，连接到芯片中实现铁电电容的功能。
所述的金属层作为铁电电容分电容的极板，可以由TiN、Pt等铁电电容的常见电极材料构成，实现铁电电容的功能，每隔一个极板就将极板电气连接实现了每个分电容的并联。
所述的铁电薄膜层主要由铁电介质材料构成，作为每个分电容的铁电介质层。
本发明的有益效果在于：
1、本发明利用了多层铁电电容的并联，实现了在更小的面积上制造容量更大的铁电电容。
2、本发明中，铁电电容的极板奇数层和偶数层只需要使用同样规格的掩模图形。
3、本发明中，多层极板的连接可以借助金属层在工艺制造过程中覆盖台阶形成。
附图说明
图1为本发明用于说明一种多层交叠的铁电电容结构的剖面结构示意图。
图2为本发明用于说明一种多层交叠的铁电电容结构的俯视图。
图3为本发明用于说明一种多层交叠的铁电电容结构在两层铁电电容时候的实施例。
图4为本发明用于说明一种多层交叠的铁电电容结构在三层铁电电容时候的实施例。
图5为本发明用于说明一种多层交叠的铁电电容结构在四层铁电电容时候的实施例。
具体实施方式
为进一步阐明本发明的目的、技术方案及优点，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1为本发明用于说明一种多层交叠的铁电电容结构的剖面图，包括电极1，电极2，金属层1，金属层2，金属层3……一直到金属层n，和没两层金属中间的铁电薄膜层，包括铁电薄膜层1，铁电薄膜层2，铁电薄膜层3……一直到铁电薄膜层n-1；电极1连接金属层1，金属层3，金属层5……一直到金属层n-1；电极2连接金属层2，金属层4，金属层6……直到金属层n。
其中，电极1和电极2作为铁电电容最终的两个电极，连接到芯片中实现铁电电容的功能。
其中，金属层作为铁电电容分电容的极板，可以由TiN、Pt等铁电电容的常见电极材料构成，实现铁电电容的功能，每隔一个极板就将极板电气连接实现了每个分电容的并联。
其中，电极1所连接的金属层1、金属层3、金属层5……金属层n-1，与电极2所连接的金属层2、金属层4、金属层6……金属层之中，每层相邻的金属层之间都由一层铁电介质薄膜填充，构成了一个铁电电容，这些电容的关系为并联。通过这样的方法，铁电电容的等效面积被放大了n-1倍。
图2为本发明用于说明一种多层交叠的铁电电容结构的俯视图，用于说明电极1，电极2，多层的铁电电容部分的相对位置。其中，电极1，电极2在多层铁电电容的两侧，各自连接多层铁电电容的不同金属层。
其中，电容结构的制造过程大致描述如下：
第一步，制造金属电极1和金属电极2，用作连接金属层之用。
第二步，制造金属层1，与金属电极1连接；并在金属层1上面制造铁电薄膜层1；并在铁电薄膜层上面制造金属层2，与金属电极2连接。所应注意的是，铁电薄膜层的左边界被金属层1的左边界覆盖，并且铁电薄膜层的左边界覆盖了金属层2的左边界；铁电薄膜层的右边界被金属层2的右边界覆盖，并且铁电薄膜层的右边界覆盖了金属层2的右边界。
第三步，重复第二步的内容，直到获得足够大小的铁电电容。
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。
实施例一。
如图3所示，这是制造2层并联交叠的铁电电容的剖面结构示意图。具体实施方案如下：
首先在基底上制造电极1和电极2，这一步的具体实现方式为，通过物理气相淀积制造一层金属薄膜，使用掩模1通过刻蚀得到电极1和电极2。
下一步制造金属层1，通过物理气相淀积制造一层金属薄膜，使用掩模2通过刻蚀得到金属层1。
下一步制造铁电薄膜层1，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层1。
下一步制造金属层2，通过物理气相淀积制造一层金属薄膜，并且金属层2覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层2。
下一步制造铁电薄膜层2，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层2。
下一步制造金属层3，通过物理气相淀积制造一层金属薄膜，并且金属层3覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层3。
如此，两层交叠的铁电电容集成完毕。
实施例二。
如图4所示，这是制造3层并联交叠的铁电电容的剖面结构示意图。具体实施方案如下：
首先在基底上制造电极1和电极2，这一步的具体实现方式为，通过物理气相淀积制造一层金属薄膜，使用掩模1通过刻蚀得到电极1和电极2。
下一步制造金属层1，通过物理气相淀积制造一层金属薄膜，使用掩模2通过刻蚀得到金属层1。
下一步制造铁电薄膜层1，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层1。
下一步制造金属层2，通过物理气相淀积制造一层金属薄膜，并且金属层2覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层2。
下一步制造铁电薄膜层2，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层2。
下一步制造金属层3，通过物理气相淀积制造一层金属薄膜，并且金属层3覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层3。
下一步制造铁电薄膜层3，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层3。
下一步制造金属层4，通过物理气相淀积制造一层金属薄膜，并且金属层4覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层4。
如此，三层交叠的铁电电容集成完毕。
实施例三。
如图5所示，这是制造4层并联交叠的铁电电容的剖面结构示意图。具体实施方案如下：
首先在基底上制造电极1和电极2，这一步的具体实现方式为，通过物理气相淀积制造一层金属薄膜，使用掩模1通过刻蚀得到电极1和电极2。
下一步制造金属层1，通过物理气相淀积制造一层金属薄膜，使用掩模2通过刻蚀得到金属层1。
下一步制造铁电薄膜层1，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层1。
下一步制造金属层2，通过物理气相淀积制造一层金属薄膜，并且金属层2覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层2。
下一步制造铁电薄膜层2，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层2。
下一步制造金属层3，通过物理气相淀积制造一层金属薄膜，并且金属层3覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层3。
下一步制造铁电薄膜层3，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层3。
下一步制造金属层4，通过物理气相淀积制造一层金属薄膜，并且金属层4覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层4。
下一步制造铁电薄膜层4，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层4。
下一步制造金属层5，通过物理气相淀积制造一层金属薄膜，并且金属层5覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层5。
如此，四层交叠的铁电电容集成完毕。
更多层电容交叠的实施例可以由上述实施例一、实施例二、实施例三类比得出。
以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种多层交叠的铁电电容结构，包括电极1，电极2，金属层1，金属层2，金属层3……一直到金属层n，和每两层金属中间的铁电薄膜层，包括铁电薄膜层1，铁电薄膜层2，铁电薄膜层3……一直到铁电薄膜层n-1；电极1连接金属层1，金属层3，金属层5……一直到金属层n-1；电极2连接金属层2，金属层4，金属层6……直到金属层n；铁电薄膜层1的左边界被金属层1的左边界覆盖，并且铁电薄膜层1的左边界覆盖了金属层2的左边界；铁电薄膜层1的右边界被金属层2的右边界覆盖，并且铁电薄膜层1的右边界覆盖了金属层1的右边界……直到铁电薄膜层n。
2.根据权利要求1所述的一种多层交叠的铁电电容结构，其特征在于：所述的电极1和电极2作为铁电电容最终的两个电极，连接到芯片中实现铁电电容的功能。
3.根据权利要求1或权利要求2所述的一种多层交叠的铁电电容结构，其特征在于：所述的金属层作为铁电电容分电容的极板，可以由TiN、Pt等铁电电容的常见电极材料构成，实现铁电电容的功能，每隔一个极板就将极板电气连接实现了每个分电容的并联。
4.根据权利要求1或权利要求2所述的一种多层交叠的铁电电容结构，其特征在于：所述的铁电薄膜层主要由铁电介质材料构成，作为每个分电容的铁电介质层。
CN201910230930.9A 2019-03-26 2019-03-26 一种多层交叠的铁电电容结构 Active CN110047818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910230930.9A CN110047818B (zh) 2019-03-26 2019-03-26 一种多层交叠的铁电电容结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910230930.9A CN110047818B (zh) 2019-03-26 2019-03-26 一种多层交叠的铁电电容结构

Publications (2)

Publication Number Publication Date
CN110047818A CN110047818A (zh) 2019-07-23
CN110047818B true CN110047818B (zh) 2021-03-16

Family

ID=67275144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910230930.9A Active CN110047818B (zh) 2019-03-26 2019-03-26 一种多层交叠的铁电电容结构

Country Status (1)

Country Link
CN (1) CN110047818B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
CN102945849A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 半导体电容器结构及其制造方法
CN104637682A (zh) * 2013-11-08 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087964A1 (ja) * 2016-11-11 2018-05-17 Ｎｅｃライティング株式会社 有機ｅｌ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
CN102945849A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 半导体电容器结构及其制造方法
CN104637682A (zh) * 2013-11-08 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板

Also Published As

Publication number Publication date
CN110047818A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
RU2237948C2 (ru) Устройство памяти и/или обработки данных и способ его изготовления
TW321794B (zh)
US6751082B2 (en) Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP4396682B2 (ja) 積層コンデンサ、および積層コンデンサの製造方法
RU2248626C2 (ru) Многомерная структура адресации для электронных устройств
US20050046536A1 (en) Plated terminations
US6366443B1 (en) Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
US8017457B2 (en) Method of manufacturing semiconductor memory device
KR20100083402A (ko) 저항 메모리 장치 및 그 제조방법
JP2021044526A (ja) 半導体記憶装置
JP3620041B2 (ja) メモリデバイス及びその製造方法、並びに電子機器
CN110047818B (zh) 一种多层交叠的铁电电容结构
KR20010054735A (ko) 반도체 장치 및 그 제조 방법
RU2275697C2 (ru) Электродная решетка, способ ее изготовления и устройство обработки и/или хранения данных
US9118005B2 (en) Manufacturing method of a memory device with a reversible variable-resistance memory layer between electrodes extending along intersecting directions
US9019741B2 (en) One-time programmable memory cell, memory and manufacturing method thereof
JP2008218855A (ja) 不揮発性記憶素子及びその製造方法
RU2275699C2 (ru) Устройство объемного хранения данных, содержащее множество собранных в пакет запоминающих устройств с матричной адресацией
JP7109795B2 (ja) 半導体装置及びその製造方法
CN206541826U (zh) 存储器装置
CN211628705U (zh) 一种多层链式铁电存储器
KR100603678B1 (ko) 폴딩된 메모리 층
JP2020087992A (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板
CN115841839B (zh) 熔丝阵列电路
CN103208481A (zh) 半导体存储器件、存储芯片、存储模块、存储系统及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant