CN110045911A - 模数转换控制电路及单片机模数转换电路 - Google Patents

Abstract

本发明提供一种模数转换控制电路。该模数转换控制电路分别与单片机和多个模数转换器连接，包括：现场可编程门阵列，通过APB总线与单片机连接，并与多个模数转换器连接，用于存储每个模数转换器进行模数转换的相关信号，并通过APB总线自单片机接收相应的控制指令，根据控制指令，获取相应的模数转换器进行模数转换的相关信号，以根据相关信号控制模数转换器执行相关操作或获取模数转换器进行模数转换的相关信息。本发明还提供单片机模数转换电路。本发明的模数转换控制电路可实现对A/D转换器数量的动态管理，增强单片机对A/D转换器数量的扩展性，同时不会增加用户设计的复杂度。

Description

模数转换控制电路及单片机模数转换电路

技术领域

本发明的所公开实施例涉及电路技术领域，且更具体而言，涉及一种模数转换控制电路及单片机模数转换电路。

背景技术

模数转换器即A/D转换器，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为输出的数字信号。单片机又称微型计算机，其将微控制单元和外设接口整合在单一芯片上，形成芯片级的计算机。

目前单片机获取A/D转换信号主要有两种方案：第一种方案中，单片机厂商内部集成A/D转换器外设，将A/D转换器和转换控制器以硬件方式固化在单片机内部，具有用户使用方便快捷的特点，但单片机厂商集成的A/D转换外设数量有限，不具有扩展性；第二种方案中，单片机通过外接A/D转换器，虽然具有很好的扩展性，但其A/D转换器的控制器部分需要用户软件实现，同时还需要考虑单片机与A/D转换器之间的通信协议，增加了用户设计的复杂度。

发明内容

根据本发明的实施例，本发明提出一种模数转换控制电路及单片机模数转换电路，以解决上述问题。

根据本发明的第一方面，公开一种实例性的一种模数转换控制电路。该模数转换控制电路分别与单片机和多个模数转换器连接，包括：现场可编程门阵列，通过APB总线与所述单片机连接，并与所述多个模数转换器连接，用于存储每个所述模数转换器进行模数转换的相关信号，并通过所述APB总线自所述单片机接收相应的控制指令，根据所述控制指令，获取相应的所述模数转换器进行模数转换的相关信号，以根据所述相关信号控制所述模数转换器执行相关操作或获取所述模数转换器进行模数转换的相关信息。

其中，所述现场可编程门阵列包括多个寄存器组，每个所述寄存器组均与所述APB总线和一个所述模数转换器连接，其中每个所述寄存器组包括：控制寄存器，用于存储模数转换的控制信号；状态寄存器，用于存储模数转换的状态信号；以及数据寄存器，用于存储模数转换后的数字信号；其中，每个所述寄存器组中的所述控制寄存器、所述状态寄存器以及所述数据寄存器分配有不同的APB总线地址。

其中，所述控制指令包括：寄存器地址，用于表示所述模数转换器所连接的寄存器组中任一寄存器；以及总线信号，用于表示对所述寄存器地址所表示的寄存器执行读操作或写操作。

其中，所述总线信号包括第一信号位、第二信号位和第三信号位，其中根据所述总线信号确定对所述寄存器地址所表示的寄存器执行读操作或写操作包括：在所述第一信号位等于1时，判断所述第二信号位是否等于0；若所述第二信号位等于0，则确定对所述寄存器地址所表示的寄存器执行读操作；若所述第二信号位不等于0，则判断所述第三信号位是否等于0；若所述第三信号位等于0，则确定对所述寄存器地址所表示的寄存器执行写操作。

其中，所述总线信号还包括第四信号位，其中当所述第一信号位等于1且所述第二信号位等于0时，所述第四信号位等于第一预设值表示对所述数据寄存器执行读操作，所述第四信号位等于第二预设值表示对所述控制寄存器执行读操作，所述第四信号位等于第三预设值表示对所述状态寄存器执行读操作；当所述第一信号位等于1、所述第二信号位不等于0且所述第三信号位等于0时，所述第四信号位等于所述第二预设值表示对所述控制寄存器执行写操作，所述第四信号位等于所述第三预设值表示对所述状态寄存器执行写操作。

其中，所述第一信号位为所述APB总线的PSEL信号，第二信号位为所述APB总线的PWRITE信号，第三信号位为所述APB总线的PENABLE信号。

其中，所述控制寄存器为6位寄存器，所述状态寄存器为1位寄存器，所述数据寄存器为12位寄存器。

其中，所述控制寄存器包括Channel_sel[2:0]位、Adon位、Soc位以及Eocie位，其中Channel_sel[2:0]位用于控制转换模拟通道的选择，Adon位用于控制转换使能，Soc位用于控制转换开始，Eocie位用于控制中断使能；所述状态寄存器包括Eoc位，其中Eoc位用于表示转换状态标志位；所述数据寄存器包括Data[11:0]位，其中Data[11:0]位用于表示数字信号输出位。

其中，所述Eoc位、Eocie位、Adon位、Soc位、Channel_sel[2:0]位和Data[11:0]位分别与所述模数转换器的EOC引脚、PD引脚、SOC引脚、SEL引脚和ADOUT引脚连接；所述Eoc位和所述Eocie位还经过逻辑与运算连接于所述单片机的中断向量表。

根据本发明的第二方面，公开一种实例性的一种单片机模数转换电路。该单片机模数转换电路包括：单片机，用于发送控制指令；现场可编程门阵列，通过APB总线与所述单片机连接，用于存储每个所述模数转换器进行模数转换的相关信号，并通过所述APB总线自所述单片机接收控制指令，根据所述控制指令，获取所述模数转换器进行模数转换的相关信号；以及多个模数转换器，分别与所述现场可编程门阵列连接，用于根据所述相关信号，执行相关操作。

本发明的有益效果有：通过FPGA经过APB总线与单片机连接，实现模数转换控制电路，进而实现对A/D转换器数量的动态管理，增强单片机对A/D转换器数量的扩展性，同时不会增加用户设计的复杂度。

附图说明

图1是本发明第一实施例的模数转换控制电路的结构示意图。

图2是本发明第二实施例的模数转换控制电路的结构示意图。

图3是本发明实施例的根据总线信号确定对寄存器执行读操作或写操作的流程图。

图4是本发明第三实施例的模数转换控制电路的部分结构示意图。

图5是本发明实施例的单片机模数转换电路的结构示意图。

具体实施方式

本说明书及权利要求书通篇中所用的某些用语指代特定部件。如所属领域的技术人员可以理解的是，电子设备制造商可利用不同名称来指代同一个部件。本文并非以名称来区分部件，而是以功能来区分部件。在以下说明书及权利要求书中，用语“包括”是开放式的限定词语，因此其应被解释为意指“包括但不限于…”。另外，用语“耦合”旨在意指间接电连接或直接电连接。因此，当一个装置耦合到另一装置时，则这种连接可以是直接电连接或通过其他装置及连接部而实现的间接电连接。

如图1所示，为本发明第一实施例的模数转换控制电路200的结构示意图。该模数转换控制电路200分别与单片机100和多个模数转换器1-n连接。具体地，该模数转换控制电路200包括现场可编程门阵列(Field Programmable Gate Array，FPGA)220，其中FPGA 220通过APB总线210与单片机100连接，并与多个模数转换器1-n连接。FPGA 220用于存储每个模数转换器进行模数转换的相关信号，并通过APB总线210自单片机100接收相应的控制指令，根据控制指令，获取相应的模数转换器进行模数转换的相关信号，以根据相关信号控制模数转换器执行相关操作或获取模数转换器进行模数转换的相关信息。

在图1的示例中，多个模数转换器1-n以n个模数转换器为例进行说明，其中n为正整数。例如，FPGA 220存储有模数转换器2进行模数转换的控制信号，FPGA 220自单片机100接收与模数转换器2对应的控制指令，根据该控制指令，获取所存储的模数转换器2进行模数转换的控制信号，进而，根据该控制信号，模数转换器2被控制执行相关操作。在一示例中，该控制信号表示转换使能，模数转换器2被控制执行开启或关闭操作，即模数转换器2被开启或关闭。又例如，FPGA 220存储有模数转换器3进行模数转换的状态信号，FPGA220自单片机100接收与模数转换器3对应的控制指令，根据该控制指令，获取所存储的模数转换器3进行模数转换的状态信号，进而根据该控制信号，获取模数转换器3进行模数转换的状态信息。在一示例中，该状态信号表示转换状态，当该状态信号为高电平时，表示模数转换结束。又例如，FPGA 220存储有模数转换器1进行模数转换后的数字信号，FPGA 220自单片机100接收与模数转换器1对应的控制指令，进而根据该控制指令，获取模数转换器1进行模数转换后的数字信号。

在本实施例中，通过FPGA经过APB总线与单片机连接，实现模数转换控制电路，进而实现对A/D转换器数量的动态管理，增强单片机对A/D转换器数量的扩展性，同时不会增加用户设计的复杂度。

如图2所示，为本发明第二实施例的模数转换控制电路200的结构示意图，在上述实施例的基础上，现场可编程门阵列220包括多个寄存器组221，每个寄存器组221均与APB总线210和一个模数转换器连接，其中每个寄存器组221包括控制寄存器a、状态寄存器b和数据寄存器c。控制寄存器a用于存储模数转换的控制信号，状态寄存器b用于存储表示转换状态的状态信号，数据寄存器c用于存储模数转换后的数字信号。

其中，每个寄存器组221中的控制寄存器a、状态寄存器b以及数据寄存器c分配有不同的APB总线地址。若要对寄存器组221中的某个寄存器进行例如读操作或写操作等操作时，可以根据寄存器中的每个寄存器的APB总线地址来选中该寄存器，接着确定对该寄存器是进行读操作还是写操作，进而对该寄存器进行读操作或写操作，以获取该寄存器中的相关信号或向该寄存器中存储相关信号。

在本实施例中，通过每个寄存器组均与APB总线和一个模数转换器连接，可以实现根据需求在APB总线上挂载不同数量的A/D转换器，并且每个模数转换器均与相同的寄存器组连接，相同的寄存器组的操作方法一致，提供良好的用户软件层面的可移植性和扩展性。

如上所述，FPGA 220通过APB总线210自单片机100接收相应的控制指令，根据控制指令，获取相应的模数转换器进行模数转换的相关信号，以根据相关信号控制模数转换器执行相关操作或获取模数转换器进行模数转换的相关信息。

在一示例中，控制指令包括寄存器地址和总线信号。其中寄存器地址用于表示模数转换器所连接的寄存器组221中任一寄存器，也就是说，寄存器组221中的每个寄存器分配有不同的寄存器地址。总线信号用于表示对寄存器地址所表示的寄存器执行读操作或写操作，也就是说，根据总线信号可以确定对寄存器地址所表示的寄存器执行读操作还是写操作。

进一步地，寄存器地址可以为APB总线地址，例如，控制寄存器a的APB总线地址表示该控制寄存器a。若单片机100需要控制A/D转换器2执行相关操作，则相应的控制指令包括与A/D转换器2连接的寄存器组221中的控制寄存器a的APB总线地址，此时，表示需要对该APB总线地址所表示的控制寄存器a进行相关操作，以获取该APB总线地址所表示的控制寄存器a内的控制信号，进而根据该控制信号，控制A/D转换器2执行相关操作。

总线信号可以由解析APB总线210得到。在一实施例中，总线信号包括第一信号位、第二信号位和第三信号位。如上所述，总线信号用于对寄存器地址所表示的寄存器执行读操作或写操作，也就是说，根据总线信号可以确定对寄存器地址所表示的寄存器执行读操作还是写操作。具体地，在一示例中，如图3所示，根据总线信号确定对寄存器地址所表示的寄存器执行读操作或写操作包括：

步骤310：判断第一信号位是否等于1。若是，则执行步骤320。

步骤320：判断第二信号位是否等于0。若是，则执行步骤330，若否，则执行步骤340。

步骤330：确定对寄存器地址所表示的寄存器执行读操作；

步骤340：判断第三信号位是否等于0。若是，则执行步骤350。

步骤350：确定对寄存器地址所表示的寄存器执行写操作。

在一示例中，总线信号还包括第四信号位，其中当第一信号位等于1且第二信号位等于0时，第四信号位等于第一预设值表示对数据寄存器c执行读操作，第四信号位等于第二预设值表示对控制寄存器a执行读操作，第四信号位等于第三预设值表示对状态寄存器b执行读操作；当第一信号位等于1、第二信号位不等于0且第三信号位等于0时，第四信号位等于第二预设值表示对控制寄存器a执行写操作，第四信号位等于第三预设值表示对状态寄存器b执行写操作。在确定执行读操作时，可以依次判断第四信号位是否等于第一预设值、第二预设值和第三预设值，进而确定对哪个寄存器执行读操作，同样地，在确定执行写操作时，可以依次判断第四信号位是否等于第二预设值和第三预设值，进而确定对控制寄存器a还是状态寄存器b执行写操作。

在一示例中，第一信号位为APB总线210的PSEL信号，第二信号位为APB总线210的PWRITE信号，第三信号位为APB总线210的PENABLE信号。进一步地，第四信号位为APB总线210的PADDR信号。在第四信号位为APB总线210的PADDR信号的示例中，第一预设值为0，第二预设值为0X4，第三预设值为0X8。

在一实施例中，控制寄存器a为6位寄存器，状态寄存器b为1位寄存器，数据寄存器c为12位寄存器。下面结合图4，其为本发明第三实施例的模数转换控制电路的部分结构示意图，对一个寄存器组221进行详细说明。

如上所述，每个寄存器组221包括控制寄存器a、状态寄存器b和状态寄存器c。如图4所示，控制寄存器a包括Channel_sel[2:0]位、Adon位、Soc位以及Eocie位，其中Channel_sel[2:0]位用于控制转换模拟通道的选择，Adon位用于控制转换使能，Soc位用于控制转换开始，Eocie位用于控制中断使能。状态寄存器b包括Eoc位，其中Eoc位用于表示转换状态标志位。数据寄存器c包括Data[11:0]位，其中Data[11:0]位用于表示数字信号输出位。

Eoc位、Eocie位、Adon位、Soc位、Channel_sel[2:0]位和Data[11:0]位分别与模数转换器的EOC引脚、PD引脚、SOC引脚、SEL引脚和ADOUT引脚连接。Eoc位和Eocie位还经过逻辑与运算222连接于单片机100的中断向量表，也就是说，Eoc位和Eocie位进行逻辑与运算输出到单片机100的中断向量表。

模数转换器的CLK引脚输入外部的A/D转换时钟信号，模数转换器的CH[7:0]引脚输入模拟信号，模数转换器的VREF引脚输入转换参考电压。

如图5所示，为本发明实施例的单片机模数转换电路的结构示意图。该单片机模数转换电路500包括单片机510、现场可编程门阵列520和多个模数转换器1-n。其中现场可编程门阵列520通过APB总线530与单片机510连接，多个模数转换器1-n分别与现场可编程门阵列520连接。单片机510用于发送控制指令，FPGA 520用于存储每个模数转换器进行模数转换的相关信号，并通过APB总线530接收单片机510的控制指令，根据单片机510的控制指令，获取模数转换器进行模数转换的相关信号。多个模数转换器1-n用于根据相关信号，执行相关操作。

单片机510、现场可编程门阵列520和多个模数转换器1-n与上述实施例的单片机100、现场可编程门阵列220和多个模数转换器1-n相同，在此不再进行说明，相关说明详见上述实施例。

在本实施例中，通过FPGA经过APB总线与单片机连接，实现对A/D转换器数量的动态管理，增强单片机对A/D转换器数量的扩展性，同时不会增加用户设计的复杂度。

所属领域的技术人员易知，可在保持本发明的教示内容的同时对装置及方法作出诸多修改及变动。因此，以上公开内容应被视为仅受随附权利要求书的范围的限制。

Claims (10)

1.一种模数转换控制电路，其特征在于，分别与单片机和多个模数转换器连接，包括：

现场可编程门阵列，通过APB总线与所述单片机连接，并与所述多个模数转换器连接，用于存储每个所述模数转换器进行模数转换的相关信号，并通过所述APB总线自所述单片机接收相应的控制指令，根据所述控制指令，获取相应的所述模数转换器进行模数转换的相关信号，以根据所述相关信号控制所述模数转换器执行相关操作或获取所述模数转换器进行模数转换的相关信息。

2.如权利要求1中所述的模数转换控制电路，其特征在于，所述现场可编程门阵列包括多个寄存器组，每个所述寄存器组均与所述APB总线和一个所述模数转换器连接，其中每个所述寄存器组包括：

控制寄存器，用于存储模数转换的控制信号；

状态寄存器，用于存储模数转换的状态信号；以及

数据寄存器，用于存储模数转换后的数字信号；

其中，每个所述寄存器组中的所述控制寄存器、所述状态寄存器以及所述数据寄存器分配有不同的APB总线地址。

3.如权利要求2中所述的模数转换控制电路，其特征在于，所述控制指令包括：

寄存器地址，用于表示所述模数转换器所连接的寄存器组中任一寄存器；以及

总线信号，用于表示对所述寄存器地址所表示的寄存器执行读操作或写操作。

4.如权利要求3中所述的模数转换控制电路，其特征在于，所述总线信号包括第一信号位、第二信号位和第三信号位，其中根据所述总线信号确定对所述寄存器地址所表示的寄存器执行读操作或写操作包括：

在所述第一信号位等于1时，判断所述第二信号位是否等于0；

若所述第二信号位等于0，则确定对所述寄存器地址所表示的寄存器执行读操作；

若所述第二信号位不等于0，则判断所述第三信号位是否等于0；

若所述第三信号位等于0，则确定对所述寄存器地址所表示的寄存器执行写操作。

5.如权利要求4中所述的模数转换控制电路，其特征在于，所述总线信号还包括第四信号位，其中当所述第一信号位等于1且所述第二信号位等于0时，所述第四信号位等于第一预设值表示对所述数据寄存器执行读操作，所述第四信号位等于第二预设值表示对所述控制寄存器执行读操作，所述第四信号位等于第三预设值表示对所述状态寄存器执行读操作；当所述第一信号位等于1、所述第二信号位不等于0且所述第三信号位等于0时，所述第四信号位等于所述第二预设值表示对所述控制寄存器执行写操作，所述第四信号位等于所述第三预设值表示对所述状态寄存器执行写操作。

6.如权利要求4中所述的模数转换控制电路，其特征在于，所述第一信号位为所述APB总线的PSEL信号，第二信号位为所述APB总线的PWRITE信号，第三信号位为所述APB总线的PENABLE信号。

7.如权利要求2中所述的模数转换控制电路，其特征在于，所述控制寄存器为6位寄存器，所述状态寄存器为1位寄存器，所述数据寄存器为12位寄存器。

8.如权利要求7中所述的模数转换控制电路，其特征在于，所述控制寄存器包括Channel_sel[2:0]位、Adon位、Soc位以及Eocie位，其中Channel_sel[2:0]位用于控制转换模拟通道的选择，Adon位用于控制转换使能，Soc位用于控制转换开始，Eocie位用于控制中断使能；

所述状态寄存器包括Eoc位，其中Eoc位用于表示转换状态标志位；

所述数据寄存器包括Data[11:0]位，其中Data[11:0]位用于表示数字信号输出位。

9.如权利要求8中所述的模数转换控制电路，其特征在于，所述Eoc位、Eocie位、Adon位、Soc位、Channel_sel[2:0]位和Data[11:0]位分别与所述模数转换器的EOC引脚、PD引脚、SOC引脚、SEL引脚和ADOUT引脚连接；

所述Eoc位和所述Eocie位还经过逻辑与运算连接于所述单片机的中断向量表。

10.一种单片机模数转换电路，其特征在于，包括：

单片机，用于发送控制指令；

现场可编程门阵列，通过APB总线与所述单片机连接，用于存储每个所述模数转换器进行模数转换的相关信号，并通过所述APB总线自所述单片机接收控制指令，根据所述控制指令，获取所述模数转换器进行模数转换的相关信号；以及

多个模数转换器，分别与所述现场可编程门阵列连接，用于根据所述相关信号，执行相关操作。