CN104660263B - 一种低功耗模数转换器 - Google Patents

Abstract

本发明公开了一种低功耗模数转换器，对最近几次ADC的数字输出码进行记录并抽取出共同的最高位，其转换特征类似逐次逼近型SAR ADC，但是所比较的初始值并非固定不变，而是由抽取的共同最高位来决定的。除了最高位是抽取得到的，最低位可以取全‘0’，或者全‘1’，或者任意‘0’和‘1’的组合。本发明利用物联用领域应用场景的信号缓变特征，增加了最近若干次数字码共同最高位的抽取逻辑，改进了传统的逐次逼近型SAR ADC的控制逻辑，形成非固定初始值的比较控制逻辑，可以减少ADC对最高位的比较次数，从而有效减少ADC转换所耗费的功耗。

Description

一种低功耗模数转换器

技术领域

本发明公开了一种低功耗模数转换器，适用于超低功耗场景，涉及数字模拟转换技术领域。

背景技术

在物联网大发展的背景下，社会生活领域中各种物件都将逐渐接入网络，成为网络的一部分。如此，每个物件都需要可被感知以及可通讯，相应的感知-通讯终端将迎来数以亿兆计的数量爆炸。

在如此庞大的数量面前，每个终端的功耗控制至关重要，过大的功耗将导致终端配备较大的电池影响其应用场景或者缩短其续航能力使得其需要频繁电池从而增加成本。比如人体内部的人工心脏起搏器的功耗如果可以降低，病人去开刀更换电源的痛苦的频率即可降低。总而言之，功耗的大小乘以庞大的数量，对整个人类社会的能源消耗也将造成影响，一分一毫的功耗降低，整体的收益也是非常可观的。

在这样的终端里，模数转换器（ADC）是不可或缺和至关重要的，因为世界本身是连续变化的，即模拟的，而计算机网络世界都是数字化的，连接这两者的桥梁就是模数转换器。降低模数转换器的功耗，对于这类终端的应用和成本，是有极大益处的。

在现有的产业界，低功耗的ADC一般采用逐次逼近型SAR ADC，原因是首先在低功耗的应用场景中，一般来说，对于ADC的采样速度要求不高，一般在KHz到若干MHz，而精度确可能有一定要求，一般在8-12bit。这样的指标要求对于逐次逼近型SAR ADC是比较适合的。

逐次逼近型SAR ADC的工作过程大致可以如图1所示。为了简便起见，这里的ADC的精度是4bit，这时最小的输入信号经过ADC转换后对应的数字码是0，最大的信号对应的是16。现在假设输入信号是11.5，ADC开始转换，首先输入信号与8进行比较，由于其大于8，ADC得到最高位MSB为‘1’，第二次ADC在8的基础上加上4得到12，这次输入较小，ADC得到次高位‘0’，第三次ADC在12的基础上减2得到10，这次输入较大，ADC得到‘1’，最后一次ADC在10的基础上加1得到11，于是ADC得到最低位LSB为‘1’。至此ADC转换结束，得到的数字编码是‘1011’。综上所述，逐次逼近型SAR ADC的转换表现为：

1 从最高位MSB到最低位LSB逐步确定每一位的bit。

2 第一次比较总是与满量程的中间值比较。

3 每次调整的步长比上次减半。

4 调整的步长是增还是减由上一次的bit是‘1’还是‘0’确定。

图2是逐次逼近型SAR ADC简化的电路实现示意图。每个电容的上端可以选择接输入信号或者参考电压，参考电压有两种，Vr+和Vr-，接Vr+可以实现调整步长是加，接 Vr-实现减。电容阵列C8的容值是C4的2倍，C4是C2的2倍，C2是C1的2倍，最后C1与C0相等。

刚才叙述的算法过程在上图可以具体表示为，首先电容上端接输入信号，所有电容下端接0，然后开关断开，完成信号采样。然后C8上端接Vr+，其次接Vr-，比较器进行第一次比较，第一次的比较结果就是整个数字输出码的最高位MSB。由于比较结果为‘1’，则控制逻辑控制C4由原来的接Vr-改成接Vr+，实现算法中步长增加4的功能。C4接法改变后，进行第二次比较，得到‘0’，下一次C4改回接Vr-，C2改成接Vr+，实现步长减2，再次比较得到‘1’，最后C1变为接Vr+再次比较，得到最低位LSB‘1’，比较结束。

然而在物联网的应用领域中，传统的逐次逼近型SAR ADC存在功耗浪费的情况。原因是在大部分应用中，虽然需要比较高精度的获取信号，但是输入信号本身是缓变的，比如环境的温度、湿度、气体浓度等等，它们的变化率都在秒的级别。也就是说，逐次逼近型SARADC的输入信号前一次的值与下一次的值相差不多，即两次输入的最终转换结果在高位上可能都是完全一样的，仅仅在最后几位上才有差别。

而传统逐次逼近型SAR ADC总是从一个固定的起始值开始逼近，每次比较完全相同的最高位都需要重新确定一遍，这些比较过程就浪费了功耗。另外值得注意的是，在逐次逼近型SAR ADC的转换过程中，最高位的判断是最耗费功耗的，每降低一位，所耗费的功耗就会减半。因此，如果可以省去高位的比较过程，ADC的功耗就能显著降低。

发明内容

本发明所要解决的技术问题是：针对现有技术的缺陷，对现有的逐次逼近型SARADC进行改进，提出一种带有自适应特性的逼近算法低功耗模数转换器。

本发明为解决上述技术问题采用以下技术方案：

一种低功耗模数转换器，包括由并联电容组成的电容阵列、比较器和控制逻辑模块，还包括起始值抽取逻辑模块，所述低功耗模数转换器的输入端经过电容阵列连接至比较器的一个输入端，比较器的另一个输入端接地，比较器的输出端接入控制逻辑模块，所述控制逻辑模块还与起始值抽取逻辑模块相连接；

所述起始值抽取逻辑模块将低功耗模数转换器的最近n次数字输出码进行记录，并识别出所述数字输出码相同的最高位，在下一次比较的初始值中，从相同的最高位之后的bit开始进行比较。

作为本发明的进一步优选方案，所述最近n次数字输出码中，次数n可以自行配置，或者，根据具体的应用实现固化。

作为本发明的进一步优选方案，所述比较的初始值中，相同的最高位之外的低位，可以全取值1，或者全取值0，或者取值任意1和0的组合。

作为本发明的进一步优选方案，当输入信号的最高位发生变化时，对比较过程先做出预判，具体包括：

（1）设定初始值的高三位为ABC，以ABC为最高位，其余低位设置为1进行第一次比较；

（2）若第一次比较结果为0，则表示输入信号高于当前猜测值，进而采用传统逐次逼近型比较，重新从最高位MSB开始比较；

（3）若第一次比较结果为1，则以ABC为最高位，其余低位设置为0进行第二次比较；

（4）若第二次比较结果为1，则表示输入信号低于当前猜测值，进而采用传统逐次逼近型比较，重新从最高位MSB开始比较；

（5）若第二次比较结果为0，则将输入信号继续进行低位的比较直到所有转换结束。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：本发明利用物联用领域应用场景的信号缓变特征，增加了最近若干次数字码共同最高位的抽取逻辑，改进了传统的逐次逼近型SAR ADC的控制逻辑，形成非固定初始值的比较控制逻辑，可以减少ADC对最高位的比较次数，从而有效减少ADC转换所耗费的功耗。

附图说明

图1是现有技术中，逐次逼近型SAR ADC的转换过程的算法行为描述示意图；

图2是现有技术中，逐次逼近型SAR ADC的转换过程的简化的电路级描述示意图；

图3是本发明的电路结构框图；

图4是本发明的控制逻辑部分示意图；

其中，C0、C1、C2、C4、C8分别为第一至第五电容。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下面结合附图对本发明的技术方案做进一步的详细说明：

本发明在传统逐次逼近型SAR ADC的基础上，会记录前n次的比较结果，根据n条数字码，取出完全相同的最高位，作为下一次比较的初始值，这样，在大部分情况下，前几个最高位的比较过程可以省略，每次只需比较低位的几个bit，就能得出结果。

而在少部分情况下，输入信号可能最高的几位也发生变化了，为了能够检测这种变化，实际的比较过程需要做预先的判断。具体来说：

1、假设初始值为高三位ABC，那么先以ABC为最高位，其余低位设为‘1’进行第一次比较。

2、若第一次比较结果为0，则意味着信号已经高于当前猜测值，于是则返回到传统的传统逐次逼近型比较，重新从最高位MSB开始比较。

3、若第一次比较结果为1，则以ABC为最高位，其余低位设为‘0’进行第二次比较。

4、若第二次比较结果为1，则意味着信号已经低于当前猜测值，同样返回到传统的传统逐次逼近型比较。

5、若第二次比较结果为0，则信号的变化不大，则信号将继续进行低位的比较直到所有转换结束。

本发明的电路结构框图如图3所示。大体上与传统的逐次逼近型SAR ADC的结构框图是类似的，区别在两个地方，一个是多了起始值抽取的逻辑部分。这部分逻辑将记录最近几次（具体次数可以配置或者根据应用场景来确定）的数字输出码，识别它们共同的最高位，最终输出两个码给到控制逻辑，即相同最高位加上后面低位全‘1’，图中表示为ABC11…11，以及相同最高位加上后面低位全‘0’，图中表示为ABC00…00。

另一个区别是，本发明的控制逻辑部分如图4所示。在图4的虚线框中，是传统的逐次逼近型SAR ADC的控制逻辑，从固定起始值开始，根据每次比较的结果，进行步长加或者减的动作，然后再次比较，反复进行直到转换结束。而在图4中，则是从ABC11…11开始进行比较，如果结果为‘1’，则把下次比较变换为固定初始值，同时跳转到传统的控制逻辑中。如果结果为‘0’，则把下次比较变换为ABC00…00，如果结果为‘0’，则同样把下次比较变换为固定初始值，同时跳转到传统的控制逻辑中。反之，则步长为加，具体大小则是当前猜测的最高几位后一位对应的步长大小，同时跳转进传统控制逻辑中当前猜测的最高几位后一位对应的逻辑判断状态。然后依次比较，直到转换结束。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (4)

1.一种低功耗模数转换器，包括由并联电容组成的电容阵列、比较器和控制逻辑模块，其特征在于：还包括起始值抽取逻辑模块，所述低功耗模数转换器的输入端经过电容阵列连接至比较器的一个输入端，比较器的另一个输入端接地，比较器的输出端接入控制逻辑模块，所述控制逻辑模块还与起始值抽取逻辑模块相连接；

所述起始值抽取逻辑模块将逐次逼近型SAR低功耗模数转换器的最近n次数字输出码进行记录，并识别出所述数字输出码相同的最高位，在下一次比较的初始值中，从相同的最高位之后的bit开始进行比较。

2.如权利要求1所述的一种低功耗模数转换器，其特征在于：所述最近n次数字输出码中，次数n可以自行配置，或者，根据具体的应用实现固化。

3.如权利要求1或2所述的一种低功耗模数转换器，其特征在于：所述比较的初始值中，相同的最高位之外的低位，可以全取值1，或者全取值0，或者取值任意1和0的组合。

4.如权利要求1所述的一种低功耗模数转换器，其特征在于：当输入信号的最高位发生变化时，对比较过程先做出预判，具体包括：

(1)设定初始值的高三位为ABC，以ABC为最高位，其余低位设置为1进行第一次比较；

(2)若第一次比较结果为0，则表示输入信号高于当前猜测值，进而采用传统逐次逼近型比较，重新从最高位MSB开始比较；

(3)若第一次比较结果为1，则以ABC为最高位，其余低位设置为0进行第二次比较；

(4)若第二次比较结果为1，则表示输入信号低于当前猜测值，进而采用传统逐次逼近型比较，重新从最高位MSB开始比较；

(5)若第二次比较结果为0，则将输入信号继续进行低位的比较直到所有转换结束。