CN110010451A - 掺杂方法 - Google Patents

掺杂方法 Download PDF

Info

Publication number
CN110010451A
CN110010451A CN201810011756.4A CN201810011756A CN110010451A CN 110010451 A CN110010451 A CN 110010451A CN 201810011756 A CN201810011756 A CN 201810011756A CN 110010451 A CN110010451 A CN 110010451A
Authority
CN
China
Prior art keywords
exposure mask
slit
open area
doped region
type doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810011756.4A
Other languages
English (en)
Inventor
何川
陈炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingstone Semiconductor Co Ltd
Original Assignee
Kingstone Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingstone Semiconductor Co Ltd filed Critical Kingstone Semiconductor Co Ltd
Priority to CN201810011756.4A priority Critical patent/CN110010451A/zh
Publication of CN110010451A publication Critical patent/CN110010451A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种掺杂方法，包括：在第一导电类型衬底上形成预掺杂层；在该预掺杂层上设置第一掩膜，该预掺杂层上未被该第一掩膜遮挡的部分为第一开放区域；在该第一开放区域形成第二导电类型掺杂区；在该预掺杂层上设置第二掩膜，该预掺杂层上未被该第二掩膜遮挡的部分为第二开放区域，该第二开放区域和该第一开放区域完全不重叠；在该第二开放区域形成第一导电类型掺杂区，第一导电类型掺杂区和第二导电类型掺杂区被未经掺杂的预掺杂层隔离开。在对IBC电池进行掺杂时，引入了非晶硅或多晶硅，通过将尺寸合适的掩膜置于束流和衬底之间来阻挡部分区域的离子注入。通过掩膜的合理设置，最终以多晶硅来实现P区和N区之间的隔离。

Description

掺杂方法
技术领域
本发明涉及一种掺杂方法，特别是涉及一种背接触电池的掺杂方法。
背景技术
IBC(interdigitated back contact)太阳能电池是最早研究的背结电池，最初主要用于聚光系统中，SUNPOWER公司制作的IBC太阳能电池的最高转换效率可达24％，然后由于其采用了光刻工艺，由于光刻所带来的复杂操作使得其成本难以下降，给民用或者普通场合的商业化应用造成困难。为了降低成本，也有利用掩模板来形成交叉排列的P区和N区，但是在制作过程中必须用到多张掩模板，不仅增加了制作成本，由于光刻技术需要精确校准因此还产生了采用不同掩模板需要校准的问题，为制作过程带来了不少难度。再者，如果采用光刻胶作为掩膜，那么形成掩膜和去除的掩膜的步骤也比较繁多。另外，在现有的产线中，通过两次热扩散来形成P区和N区，因为热扩散没有方向性的工艺特点，P区和N区会有所接触，这对IBC电池的性能会造成一定影响。
发明内容
本发明要解决的技术问题是为了克服现有技术形成IBC电池背面的掺杂时采用热扩散工艺需要用到传统掩膜、工艺复杂、P区和N区难以隔离的缺陷，提供一种掩膜工艺简单且P区和N区能完全隔离的掺杂方法。
本发明是通过下述技术方案来解决上述技术问题的：
一种掺杂方法，其特点在于，包括以下步骤：
T1：在一第一导电类型衬底上形成一预掺杂层；
T2：在该预掺杂层上设置一第一掩膜，该预掺杂层上未被该第一掩膜遮挡的部分为第一开放区域；
T3：对该第一开放区域进行第二导电类型离子注入，以在该第一开放区域形成第二导电类型掺杂区，之后使该第一导电类型衬底离开该第一掩膜的作用区域；
T4：在该预掺杂层上设置一第二掩膜，该预掺杂层上未被该第二掩膜遮挡的部分为第二开放区域，其中该第二开放区域和该第一开放区域完全不重叠；
T5：对该第二开放区域进行第一导电类型离子注入，以在该第二开放区域形成第一导电类型掺杂区，之后使该第一导电类型衬底离开该第二掩膜的作用区域，
其中该第一导电类型掺杂区和该第二导电类型掺杂区被未经掺杂的预掺杂层隔离开。
优选地，该预掺杂层为厚度为5nm-500nm的非晶硅或多晶硅。
优选地，未经掺杂的预掺杂层的宽度为0.1μm-500μm，该第一导电类型掺杂区的宽度为10μm-3000μm，该第二导电类型掺杂区的宽度为10μm-3000μm。
优选地，该第二导电类型掺杂区采用硼注入，注入剂量为5e14-5e15/cm2，注入能量为0.5-10keV。
优选地，该第一导电类型掺杂区采用磷注入，注入剂量为1e15-1e16/cm2，注入能量为0.5-10keV。
优选地，该第一掩膜为具有若干第一狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
该第二掩膜为具有若干第二狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
其中，该第一狭缝和该第二狭缝数量一一对应，狭缝方向一致，在垂直于该第一导电类型衬底的移动方向的方向上，第一狭缝和第二狭缝相互错开间隔平行排列。
优选地，该第一狭缝的宽度为50μm-1000μm，相邻第一狭缝之间的间距为1mm-5mm，
或者，该第二狭缝的宽度为50μm-1000μm，相邻第二狭缝之间的间距为1mm-5mm。
优选地，该第一掩模到该第一导电类型衬底的距离为1mm-20mm，
或者，该第二掩模到该第一导电类型衬底的距离为1mm-20mm。
优选地，该掺杂方法采用双离子源的注入设备实现，该注入设备包括：提供第一导电类型掺杂元素的第一离子源和提供第二导电类型掺杂元素的第二离子源，
该第一掩膜和该第二掩膜位于该注入设备中，该第一掩膜和该第二掩膜之间的对准误差为1μm-150μm(两个掩膜的缝隙错开的垂直距离)，该校准误差为第一狭缝与相应的第二狭缝最短垂直距离。
优选地，该第一掩膜和该第二掩膜为同一掩膜板的不同区域，其中第一狭缝与相应的第二狭缝最短垂直距离小于等于150μm。
优选地，步骤T3中，对该第一开放区域进行第一导电类型离子注入，以在该第一开放区域形成第一导电类型掺杂区，
并且，步骤T5中，对该第二开放区域进行第二导电类型离子注入，以在该第二开放区域形成第二导电类型掺杂区。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明所用试剂和原料均市售可得。
本发明的积极进步效果在于：
在对IBC电池的背面进行掺杂时，引入了非晶硅或多晶硅，通过将尺寸合适的掩膜置于束流和衬底之间，来阻挡部分区域的离子注入。并且，通过掩膜的合理设置，最终以多晶硅来实现P区和N区之间的隔离。
附图说明
图1为本发明实施例1在第一导电类型衬底上形成预掺杂层的示意图。
图2为本发明实施例1设置第一掩膜的示意图。
图3为本发明实施例1第一次离子注入的示意图。
图4为本发明实施例1设置第二掩膜的示意图。
图5为本发明实施例1第二次离子注入的示意图。
图6为本发明实施例1所得由多晶硅隔离两个掺杂区的示意图。
图7为本发明实施例3的第一掩膜和第二掩膜的设置示意图。
图8为本发明实施例3的第一狭缝和第二狭缝的位置关系示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。下列实施例中未注明具体条件的实验方法，按照常规方法和条件，或按照商品说明书选择。
实施例1
参考图1-图6，本实施例所述的掺杂方法，包括以下步骤：
参考图1，在一第一导电类型衬底100(N型硅片)上形成一预掺杂层200。该预掺杂层200为厚度为100nm的多晶硅。
参考图2，在该预掺杂层200上设置一第一掩膜3，该预掺杂层上未被该第一掩膜覆盖的部分为第一开放区域A1，该第一掩膜距离第一导电类型衬底10mm，为设有若干狭缝的陶瓷片，狭缝宽度为800μm。
参考图3，对该第一开放区域进行第二导电类型离子注入(硼注入)，注入剂量为1e15/cm2，注入能量为5keV，以在该第一开放区域形成第二导电类型掺杂区201，移除该第一掩膜。
参考图4，在该预掺杂层上设置一第二掩膜4，该预掺杂层上未被该第二掩膜覆盖的部分为第二开放区域A2，其中该第二开放区域和该第一开放区域完全不重叠，该第二掩膜距离第一导电类型衬底10mm，为设有若干狭缝的陶瓷片，狭缝宽度为700μm。
参考图5，对该第二开放区域进行第一导电类型离子注入(磷注入)，注入剂量为5e15/cm2，注入能量为5keV以在该第二开放区域形成第一导电类型掺杂区202，移除该第二掩膜，
参考图6，该第一导电类型掺杂区202和该第二导电类型掺杂区201被未经掺杂的预掺杂层(仍以200表示)隔离开。
之后，继续离子注入之后的退火，激活掺杂元素。
实施例2
实施例2的基本原理与实施例1相同，不同之处在于：
预掺杂层为非晶硅，第一掩膜和第二掩膜由石墨制成，在得到图6所示的结构之后，对其进行热处理，激活掺杂元素的同时，非晶硅转变为多晶硅。
实施例3
参考图7-图8，实施例3的基本原理与实施例1一致，具体来说第一掩膜2和第二掩膜3位于同一离子注入设备中，第一掩膜2上设置有若干第一狭缝21，第二掩膜3上设置有若干第二狭缝31(图中为了简洁，仅示出3条狭缝)，每条第一狭缝21和每条第二狭缝31一一对应，狭缝方向一致，在垂直于该第一导电类型衬底的移动方向的方向上(移动方向例如为图7的左右连线方向，那么垂直于该移动方向的方向就是图7的上下连线方向，即图8的箭头Ar所示方向)，第一狭缝和第二狭缝相互错开间隔平行排列，第一掩膜和第二掩膜之间的对准误差为50μm。该校准误差为第一狭缝与相应的第二狭缝最短垂直距离。即，第一狭缝21与第二狭缝31的最短垂直距离(在箭头Ar方向上的距离)为50μm。
实施例4
实施例4的基本原理与实施例3一致，不同之处在于第一掩膜和第二掩膜为同一块掩膜板的不同区域，即本实施例中起阻挡作用的为同一块掩膜板，但是该掩膜板上的不同区域设置有第一狭缝和第二狭缝，分别作为第一掩膜和第二掩膜(依然借鉴图8，以虚线框出，仍然以附图标记2和3表示)。这样的设置方式，使得第一掩膜2和第二掩膜3的校准难度降低，只要在加工狭缝的过程中保证加工精度，就能够免去两个掩膜的校准步骤。这样只要使得衬底一次移动经过掩膜板，就可以完成第一导电类型掺杂区、第二导电类型掺杂区和中性区的制作，并且也不存在第一掩膜和第二掩膜位置校准的问题。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (11)

1.一种掺杂方法，其特征在于，包括以下步骤：
T1：在一第一导电类型衬底上形成一预掺杂层；
T2：在该预掺杂层上设置一第一掩膜，该预掺杂层上未被该第一掩膜遮挡的部分为第一开放区域；
T3：对该第一开放区域进行第二导电类型离子注入，以在该第一开放区域形成第二导电类型掺杂区，之后使该第一导电类型衬底离开该第一掩膜的作用区域；
T4：在该预掺杂层上设置一第二掩膜，该预掺杂层上未被该第二掩膜遮挡的部分为第二开放区域，其中该第二开放区域和该第一开放区域完全不重叠；
T5：对该第二开放区域进行第一导电类型离子注入，以在该第二开放区域形成第一导电类型掺杂区，之后使该第一导电类型衬底离开该第二掩膜的作用区域，
其中该第一导电类型掺杂区和该第二导电类型掺杂区被未经掺杂的预掺杂层隔离开。
2.如权利要求1所述的掺杂方法，其特征在于，该预掺杂层为厚度为5nm-500nm的非晶硅或多晶硅。
3.如权利要求1所述的掺杂方法，其特征在于，未经掺杂的预掺杂层的宽度为0.1μm-500μm，该第一导电类型掺杂区的宽度为10μm-3000μm，该第二导电类型掺杂区的宽度为10μm-3000μm。
4.如权利要求1所述的掺杂方法，其特征在于，该第二导电类型掺杂区采用硼注入，注入剂量为5e14-5e15/cm2，注入能量为0.5-10keV。
5.如权利要求1所述的掺杂方法，其特征在于，该第一导电类型掺杂区采用磷注入，注入剂量为1e15-1e16/cm2，注入能量为0.5-10keV。
6.如权利要求1所述的掺杂方法，其特征在于，该第一掩膜为具有若干第一狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
该第二掩膜为具有若干第二狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
其中，该第一狭缝和该第二狭缝数量一一对应，狭缝方向一致，在垂直于该第一导电类型衬底的移动方向的方向上，第一狭缝和第二狭缝相互错开间隔平行排列。
7.如权利要求6所述的掺杂方法，其特征在于，该第一狭缝的宽度为50μm-1000μm，相邻第一狭缝之间的间距为1mm-5mm，
或者，该第二狭缝的宽度为50μm-1000μm，相邻第二狭缝之间的间距为1mm-5mm。
8.如权利要求6所述的掺杂方法，其特征在于，该第一掩模到该第一导电类型衬底的距离为1mm-20mm，
或者，该第二掩模到该第一导电类型衬底的距离为1mm-20mm。
9.如权利要求6所述的掺杂方法，其特征在于，该掺杂方法采用双离子源的注入设备实现，该注入设备包括：提供第一导电类型掺杂元素的第一离子源和提供第二导电类型掺杂元素的第二离子源，
该第一掩膜和该第二掩膜位于该注入设备中，该第一掩膜和该第二掩膜之间的对准误差为1μm-150μm，该校准误差为第一狭缝与相应的第二狭缝之间的最短距离。
10.如权利要求6所述的掺杂方法，其特征在于，该第一掩膜和该第二掩膜为同一掩膜板的不同区域，其中第一狭缝与相应的第二狭缝最短垂直距离小于等于150μm。
11.如权利要求1所述的掺杂方法，其特征在于，步骤T3中，对该第一开放区域进行第一导电类型离子注入，以在该第一开放区域形成第一导电类型掺杂区，
并且，步骤T5中，对该第二开放区域进行第二导电类型离子注入，以在该第二开放区域形成第二导电类型掺杂区。
CN201810011756.4A 2018-01-05 2018-01-05 掺杂方法 Pending CN110010451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810011756.4A CN110010451A (zh) 2018-01-05 2018-01-05 掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810011756.4A CN110010451A (zh) 2018-01-05 2018-01-05 掺杂方法

Publications (1)

Publication Number Publication Date
CN110010451A true CN110010451A (zh) 2019-07-12

Family

ID=67164620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810011756.4A Pending CN110010451A (zh) 2018-01-05 2018-01-05 掺杂方法

Country Status (1)

Country Link
CN (1) CN110010451A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140116501A1 (en) * 2012-10-26 2014-05-01 Stmicroelectronics S.R.I. Photovoltaic cell
CN105659395A (zh) * 2013-12-09 2016-06-08 太阳能公司 使用离子注入制造太阳能电池发射极区
CN107155377A (zh) * 2014-06-30 2017-09-12 太阳能公司 使用离子注入制造太阳能电池发射极区
JP2017228661A (ja) * 2016-06-22 2017-12-28 株式会社アルバック Ｈｂｃ型結晶系太陽電池の製造方法、及びｈｂｃ型結晶系太陽電池

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140116501A1 (en) * 2012-10-26 2014-05-01 Stmicroelectronics S.R.I. Photovoltaic cell
CN105659395A (zh) * 2013-12-09 2016-06-08 太阳能公司 使用离子注入制造太阳能电池发射极区
CN107155377A (zh) * 2014-06-30 2017-09-12 太阳能公司 使用离子注入制造太阳能电池发射极区
JP2017228661A (ja) * 2016-06-22 2017-12-28 株式会社アルバック Ｈｂｃ型結晶系太陽電池の製造方法、及びｈｂｃ型結晶系太陽電池

Similar Documents

Publication Publication Date Title
CN106057934B (zh) 背接触太阳能电池装置
JP6552011B2 (ja) イオン注入を使用した太陽電池のエミッタ領域の製造
US9111759B2 (en) Semiconductor device manufacturing method
WO2016000600A1 (zh) 结型场效应晶体管及其制造方法
JP2009545158A5 (zh)
US20110068397A1 (en) Power devices and associated methods of manufacturing
US9831452B2 (en) Method for forming PN junction in graphene with application of DNA and PN junction structure formed using the same
JP2018157017A (ja) 半導体装置の製造方法
TW201427051A (zh) 用於形成太陽能電池之空間定位擴散區的摻質之離子佈植
CN103794498A (zh) 一种半导体器件及其制备方法
US9627558B2 (en) Methods and apparatuses for manufacturing self-aligned integrated back contact heterojunction solar cells
TW201707220A (zh) 太陽能電池及其製造方法
WO2024037274A1 (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN110010451A (zh) 掺杂方法
KR101161807B1 (ko) 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법 및 그 태양전지
CN110010719A (zh) 掺杂方法
CN103094377A (zh) 太阳能电池
CN110767601A (zh) 光刻版中沟槽的制造方法和沟槽刻蚀方法
JP2019197874A (ja) 半導体装置の製造方法
US20070224748A1 (en) Semiconductor body comprising a transistor structure and method for producing a transistor structure
US8921149B2 (en) Aligning successive implants with a soft mask
CN111508956B (zh) 一种低应力的半导体芯片
CN210721012U (zh) 一种光刻版
US8076754B2 (en) Silicide-interface polysilicon resistor
US4762804A (en) Method of manufacturing a bipolar transistor having emitter series resistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190712

WD01 Invention patent application deemed withdrawn after publication