CN109994414B - 重叠结构 - Google Patents

重叠结构 Download PDF

Info

Publication number
CN109994414B
CN109994414B CN201810454467.1A CN201810454467A CN109994414B CN 109994414 B CN109994414 B CN 109994414B CN 201810454467 A CN201810454467 A CN 201810454467A CN 109994414 B CN109994414 B CN 109994414B
Authority
CN
China
Prior art keywords
layer
offset
dummy features
shift
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810454467.1A
Other languages
English (en)
Other versions
CN109994414A (zh
Inventor
戴鑫托
朴东锡
宁国翔
M·卡拉科伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN109994414A publication Critical patent/CN109994414A/zh
Application granted granted Critical
Publication of CN109994414B publication Critical patent/CN109994414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本发明涉及重叠结构。本公开通常涉及半导体结构，更特别地，涉及重叠结构和制造方法。该方法包括：将第一多个偏移虚设特征定位在第一层中；将第二多个偏移虚设特征定位在第二层中；测量所述第一多个偏移虚设特征与所述第二多个偏移虚设特征之间的距离；以及基于所述测量确定所述第一层或所述第二层相对于彼此移位。

Description

重叠结构
技术领域
本公开通常涉及半导体结构，更特别地，涉及重叠结构和制造方法。
背景技术
随着器件缩小，准确地重叠层以满足器件要求变得更加困难。重叠问题可能由层的移位(shift)引起，这可能导致器件中的缺陷。例如，移位的层将导致整个层的不对齐的特征。为了调整这些问题，需要对移位进行测量以确定移位的量，使得可以发生适当的校正。
也可能由移位本身的测量引起问题。作为示例，测量噪声可能是由实施测量技术的差异造成的。例如，由于光学重叠测量技术中的差异，测量噪声可能发生，该光学重叠测量技术通过从顶层向下到底层(即，在y轴上)查看来测量移位。制造期间的工艺变化也会导致测量噪音，导致进一步的不准确的测量。以此方式，测量噪声可以显著影响移位的校正并具有重叠误差。
发明内容
在本公开的一方面，一种方法包括：将第一多个偏移虚设(dummy)特征定位在第一层中；将第二多个偏移虚设特征定位在第二层中；测量所述第一多个偏移虚设特征与所述第二多个偏移虚设特征之间的距离；以及基于所述测量确定所述第一层或所述第二层相对于彼此移位。
在本公开的一方面，一种方法包括：确定层堆叠中的至少一个层被移位；测量位于所述至少一个层中的虚设特征之间的距离；以及基于所述测量验证所述至少一个层被移位。
在本公开的一方面，一种结构包括：位于第一层中的第一多个偏移虚设特征；以及位于第二层中的第二多个偏移虚设特征。
附图说明
通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。
图1A和1B示出了根据本公开的方面的除了其他特征之外的结构以及相应的制造方法。
图2示出了根据本公开的方面的除了其他特征之外的虚设特征以及相应的制造方法。
图3A-3C示出了根据本公开的方面的除了其他特征之外的虚设特征及其相应的偏移以及相应的制造方法。
图4A-4C示出了根据本公开的方面的除了其他特征之外的偏移测量以及相应的制造方法。
图5A和5B示出了根据本公开的方面的除了其他特征之外的虚设特征的测量以及相应的制造方法。
图6示出了根据本发明的方面的用于实施偏移测量和分析的示例性基础结构。
具体实施方式
本公开通常涉及半导体结构，更特别地，涉及重叠结构和制造方法。在实施例中，本文描述的结构和方法允许位于构建结构中的层的精确地重叠。通过已精确地布置重叠层，使贯穿不同层的特征相对于彼此对齐，由此防止缺陷。
在半导体制造方法中，在结构的不同层的铺设(laying)期间可能发生移位。需要确定移位量和哪些层移位，以防止结构中的缺陷。为了解决这些问题，本文描述的结构和方法在构建结构中的每个层中实施虚设特征以确定层的移位。在实施例中，当确定移位时，本文描述的方法可以确定哪些层引起移位，即，哪些层在构建结构中已移位。
例如，在实施例中，虚设特征被设置为特定移位值，而不同层中的另一虚设特征被设置为另一特定移位值。以此方式，每个虚设特征可以用作参考点以确定层重叠中的移位。实施测量技术以测量不同层中的虚设特征之间的偏移，该测量技术例如扫描电子显微镜重叠(SEM-OVL)技术。在实施例中，测量基于例如kpf的特定的校准因子，以计算虚设特征之间的偏移以判定是否发生了移位。在实现本文描述的方法时，可以基于测量和后续的计算来作出是否有任何层已移位的判定。
在实施例中，在被怀疑移位的每个层中执行测量。具体地，被怀疑移位的层的虚设特征相对于彼此被测量。然后，将该测量与预期值进行比较以判定正在测量的特定层中是否存在移位。例如，在实施例中，如果测量等于期望值，则作出不存在层移位的判定。可选地，如果测量不等于期望值，则作出至少一个层已移位的判定。一旦作出存在移位的判定，由于比较计算与预期值，用户可以确定哪些层被怀疑移位。以此方式，本文描述的结构和方法允许关于移位以及哪些特定层正在引起移位的判定，从而可以实施适当的校正。
图1A和1B示出了由堆叠的层105、110、115、120构成的结构200。虽然在此描述了四个层，但本领域普通技术人员应该理解，根据本文描述的方法，关于重叠结构中的移位，可以分析任何数量的层。结构200表示晶片上的芯片或场内(intra-field)，其中部分100表示芯片的一部分。在实施例中，结构200可以具有高达26mm×33mm的尺寸，而部分100可以具有6μm×12μm的尺寸；尽管在此考虑其他尺寸。层105、110、115、120每一个可以具有各种特征。作为示例，第一层105和第三层115可以由布线结构构成，而第二层110和第四层120例如由栅极结构构成。理想地，第一层105、第二层110、第三层115和第四层120的特征应该相对于彼此对齐，使得结构200是可操作的。
在结构200的制造期间，实施各种步骤以形成相应层的特征。例如，第二层110可以被图案化并被掺杂以形成用于相应栅极结构的源极和漏极区域。然而，进行制造过程可能导致第二层110移位，从而防止第二层110中的特征与第一层105的特征对齐，并且还防止与位于第二层110之上的后续层中的任何特征对齐，即，防止与第三层115和第四层120对齐。因此，需要确定层105、110、115、120的重叠中的移位。
图2示出了具有在每个层内实施的多个虚设特征125的结构200，该每个层即，第一层105、第二层110、第三层115和第四层120。在实施例中，虚设特征125可以是通过堆叠层105、110、115、120可见的各种结构。例如，除了其他示例之外，虚设特征125可以是延伸穿过层105、110、115、120的虚设互连结构。在实施例中，虚设特征125被实施在每个层中的未使用的空间中。例如，除了其他示例之外，虚设特征125可以被实施在布线结构之间的未使用的空间中。在一个优选的实施方式中，虚设特征125应当被保护，使得它们在切割过程期间不会被损坏。如图2所示，多个虚设特征125可以存在于结构200中。例如，除了其他示例之外，总共59个虚设特征125可以被实施在结构200中。
图3A-3C示出了在管芯内自校准重叠期间的各种虚设特征125及其相应的偏移。如图3A所示，第一层105包含虚设特征125’，第二层110包含虚设特征125”，第三层115包含虚设特征125”’，以及第四层120包含虚设特征125””。在每个层105、110、115、120中提供虚设特征125’、125”、125”’、125””，以用作在其内实施上述虚设特征的各个层的参考点。在实施例中，可以在堆叠的层105、110、115、120中的未使用的空间130中实施虚设特征125’、125”、125”’、125””。除了其他示例之外，未使用的空间130的示例包括位于布线结构之间的空间。在其他实施例中，虚设特征125’、125”、125”’、125””可以是位于层105、110、115、120中的至少一层或层105、110、115、120中的全部层中的未使用的空间130中的虚设互连结构。以此方式，未使用的空间130可以维持层105、110、115、120中的虚设特征125’、125”、125”’、125””的完整性。作为示例，在切割过程期间，第一层105中的未使用的空间130和第二层110中的未使用的空间130维持第一多个偏移虚设特征125’和第二多个偏移虚设特征125”的完整性。
如图3B所示，因为未发生管芯内自校准，虚设特征处于0nm的初始偏移133处，即，层105、110、115、120未被偏移。图3C示出了通过使虚设特征125’、125”、125”’、125””现在被设置为负偏移135和正偏移135’而进行的管芯内自校准。具体地，除了其他示例之外，每个层105、110、115、120以已知值偏移，使得相对于x方向和y方向以μm和/或nm的值设置负偏移135和正偏移135’。
如图3C所示，负偏移135可以在x方向上设置为-5nm，在y方向上设置为-5nm。例如，如图3C所示，第一层105的负偏移135表示第一层105已偏移已知值，导致第一层105的该部分中的虚设特征125’在x和y方向两者上偏移到-5nm的特定值。另一方面，正偏移135’可以在x方向上设置为+5nm，在y方向上设置为+5nm。例如，第一层105的正偏移135’表示第一层105已偏移已知值，导致第一层105的该部分中的虚设特征125’在x和y方向两者上偏移到+5nm的特定值。应该理解的是，本文考虑其他预定偏移值。以此方式，虚设特征125’、125”、125”’、125””可以用作参考点以判定在层105、110、115、120中是否存在偏移，因为偏移的值是已知的并且由用户设置，即，管芯内自校准。也就是说，虚设特征125’、125”、125”’、125””可以在x方向上偏移已知值，并且也可以在y方向上偏移已知值，使得虚设特征125’、125”、125”’、125””可以用作参考点。此外，管芯内自校准消除了重叠测量技术中发现的任何工艺噪声、变化或工具噪声，因为偏移值是已知的并由用户设置，从而消除了不必要的变化。
在实施例中，可以将负偏移135和正偏移135’中的值设置为可以用作用于管芯内自校准的参考点的任何值。例如，除了其他可能的组合之外，每个层105、110、115、120可以偏移，使得负偏移135可以被设置为在x方向上的-3nm和在y方向上的-7nm，而正偏移135’可以被设置为在x方向上的+3nm和在y方向上的+7nm。在实施例中，虚设特征125’、125”、125”’、125””中的每个虚设特征被设置为负偏移135和正偏移135’。以此方式，第一层105偏移使得第一层105的虚设特征125’被设置为负偏移135和正偏移135’两者，第二层110偏移使得第二层110的虚设特征125”被设置为负偏移135和正偏移135’两者，第三层115偏移使得第三层115的虚设特征125”’被设置为负偏移135和正偏移135’两者，以及第四层120偏移使得第四层120的虚设特征125”’被设置为负偏移135和正偏移135’两者。
图4A-4C示出了在管芯内自校准之后的层105、110、115、120中的任何不希望的重叠移位的确定。在实施例中，第一选择140和第二选择140’将第一层105与第四层120进行比较，以判定是否存在移位。具体地，将第一层105中的虚设特征125’与第四层120中的虚设特征125””进行比较。在图4A中，第一选择140和第二选择140’包括被设置为正偏移135’的第一层105和被设置为负偏移135的第四层120。偏移值的测量142由测量技术执行，例如，扫描电子显微镜重叠(SEMOVL)技术。
SEMOVL技术提供优于其他技术的益处，因为SEMOVL测量跨顶层的表面的在x方向上的偏移，即，跨第四层120的表面。以此方式，通过测量跨层105、110、115、120中的一者的表面的虚设特征125之间的距离来执行测量142和任何后续测量。类似于其他测量技术，即，光学重叠技术，SEMOVL技术不需要在y方向上从顶层(即，从第四层120)开始、穿过中间的第二和第三层110、115、并且向下至底部第一层105测量。从第一选择140和第二选择140’取得的这些测量142被分配为变量“a”，用于计算层105、110、115、120中任何不希望的移位的存在。具体地，测量142中的每个测量表示虚设特征之间的距离，例如，第一层105中的偏移虚设特征125’与第四层120中的偏移虚设特征125””之间的距离。
在图4B中，取得了偏移虚设特征125的附加测量142’。具体地，第三选择140”和第四选择140”’包括被设置为负偏移135的第二层110和被设置为正偏移135’的第三层115。通过SEMOVL技术取得第二层110中的虚设特征125”与第三层115中的虚设特征125”’之间的偏移的测量142’。具体地，测量142’中的每个测量表示虚设特征之间的距离，例如，第二层110中的偏移虚设特征125”与第三层115中的偏移虚设特征125”’之间的距离。这些被设置为变量“b”，用于计算层105、110、115、120中任何不希望的移位的存在。在实施例中，第一选择140、第二选择140’、第三选择140”和第四选择140”’可以将层105、110、115、120中的任何层相对于彼此进行比较。例如，第一选择140可以比较第一层105和第三层115。以此方式，层105、110、115、120的比较不限于任何特定的组合。
如图4C所示，将所有选择，即，第一选择140、第二选择140’、第三选择140”和第四选择140”’合起来以获得测量142”以找到变量“c”，用于计算层105、110、115、120中任何不希望的移位的存在。测量142、142’、142”被表示为变量“a”、“b”、“c”，其中它们彼此之间的关系由以下函数表示：
Figure BDA0001659286650000071
A＝C+10 (2)
B＝C-10 (3)
Figure BDA0001659286650000072
Figure BDA0001659286650000073
在以上函数中，“C”等于已知偏移值，其表示在结构200的层中没有不希望的重叠移位，即，在层105、110、115、120中没有不希望的重叠移位。具体地，变量“C”等于零不希望的重叠移位，而变量“a”表示从第一选择140和第二选择140’取得的测量142，以及变量“A”等于用于第一选择140和第二选择140’的测量的已知偏移值。变量“b”表示从第三选择140”和第四选择140”’取得的测量142’，而“B”等于用于第三选择140”和第四选择140”’的测量的已知偏移。变量c表示来自第一选择140、第二选择140’、第三选择140”和第四选择140”’中的全部的测量142”。式子2-4中的数字“10”表示已知偏移值。例如，如图4A所示，第一选择140和第二选择140’具有10nm的已知偏移差，因为第一选择140在x方向上偏移-5nm并且在y方向上偏移-5nm，第二选择140’在x方向上偏移+5nm并且在y方向上偏移+5nm，这将等于第一选择140与第二选择140’之间的在x方向上10nm的偏移距离和在y方向上10nm的偏移距离。
式子5中的数字“20”表示由用户设置的校准因子，例如kpf。以此方式，通过将测量142、142’、142”插入到变量“a”、“b”、“c”中来计算输出值并且将输出值与“C”比较来判定不希望的重叠移位的存在。在实施例中，如果输出值不等于“C”，则可以作出在结构200的层中存在不希望的重叠移位的判定，即，作出层105、110、115、120中的至少一者移位的判定。可选地，如果输出值确实等于“C”，则可以作出不存在不希望的移位的判定，即，作出层105、110、115、120都没有移位的判定。以此方式，如果C不等于c，则本文描述的结构和方法允许判定层实际上是否已移动，或者允许判定这是否为导致c不等于C的测量误差或噪声。
通过使用SEMOVL技术以及管芯内自校准，本文所述的结构和方法提供了用于检测移位的自校准SEMOVL系统。具体地，通过使层105、110、115、120中的虚设特征125’、125”、125”’、125””用作具有已知偏移的参考点来使通过SEM重叠的管芯内自校准发生。从虚设特征125’、125”、125”’、125””中取得测量以获得结构200中存在的偏移值。测量的偏移值被输入到特定函数中以找到计算出的结构200的总偏移。将计算出的总偏移与已知值进行比较，以判定在层105、110、115、120中是否存在不希望的重叠移位。通过具有已知值的参考点并将偏移数据与已知值进行比较，本文提供的被自校准的SEMOVL系统独立于工艺变化，并且也独立于重叠测量技术中产生的系统噪声。以此方式，例如，本文描述的结构和方法提供了使能用于小尺寸器件(例如，7nm和通过石英过孔(TQV))的管芯内SEM重叠的优点。此外，本文描述的结构和方法提供了使能精确的重叠测量而没有任何工艺变化或测量噪声的益处。
图5A和5B示出了确定已移位的，即，当“c”不等于“C”时的特定层的进一步处理。以此方式，本文描述的结构和方法允许确定哪个层引起不希望的移位，或者如果在验证不存在移位之后，确定存在测量误差或噪声，该测量误差或噪声自身表现为不想要的移位。这允许用户消除变化并重叠测量工具系统噪声。具体地，图5A示出了包括第一层105和第四层120的第三选择140”。在确定存在不希望的重叠偏移之后，分析部分145以确定哪个层对不希望的重叠偏移负责。对于第一层105，取虚设特征125’之间的距离150来确定在第一层105中是否存在移位。具体地，通过测量技术，例如，通过SEMOVL技术来获取虚设特征125’之间的距离150。然后，将该距离150与已知值进行比较。如果距离150等于已知值，则在第一层105中不存在不希望的移位。可选地，如果距离150不等于已知值，则在第一层105中存在移位。以此方式，本文描述的结构和方法允许基于通过将距离150的测量与已知值进行比较的距离150的测量来验证层105、110、115、120中的至少一个层移位。
相同的测量技术也应用于选择中的其他层，在该示例中是第四层120。如果虚设特征125””之间的距离150等于已知值，则在第四层120中不存在移位。可选地，如果距离150不等于已知值，则在第四层120中存在移位。以此方式，本文描述的结构和方法允许确定层105、110、115、120中的移位以及确定层105、110、115、120中的哪一层对该移位负责。如果在已分析了所有被怀疑移位的层并且基于进一步的测量确定没有层实际移位之后，则用户可以确定测量误差或噪声本身表现为不想要的移位，并且可以确定没有实际的不希望的移位存在。
如本领域技术人员将理解的，本文描述的过程可以体现为系统、方法或计算机程序产品。因此，本公开的方面可以采取完全硬件实施例、完全软件实施例或组合软件和硬件方面的实施例的形式。此外，本公开的方面可以采取体现在一个或多个计算机可读存储介质中的计算机程序产品的形式，该一个或多个计算机可读存储介质具有在其上体现的计算机可读程序代码。
其上具有计算机可读程序指令的计算机可读存储介质(或媒介)使得一个或多个计算处理器执行本公开的方面。计算机可读存储介质可以保留并存储供指令执行设备使用的指令。计算机可读存储介质例如可以包括以下非暂时性信号：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、以及前述的任何合适的组合。计算机可读存储介质本身不应被解释为暂时信号；相反，计算机可读存储介质是存储数据的物理介质或设备。如图6所示，计算机可读程序指令也可以加载到计算机上用于执行指令。
图6示出了根据本公开的方面的用于实施步骤的计算机基础结构600。就此而言，基础结构600可以实施如本文所述的测量和分析过程以确定结构200的层中是否存在移位。基础结构600包括服务器605或可以执行本文描述的过程的其它计算系统。特别地，服务器605包括计算设备610。计算设备610可以驻留在第三方服务提供商的网络基础结构或计算设备上(其中任何一者通常在图6中被表示)。
计算设备610包括处理器615(例如，CPU)、存储器625、I/O接口640和总线620。存储器625可以包括在程序代码的实际执行期间使用的本地存储器、大容量存储器以及高速缓存存储器，该高速缓存存储器提供至少一些程序代码的临时存储以便减少在执行期间从大容量存储器取回代码的次数。另外，计算设备包括随机存取存储器(RAM)、只读存储器(ROM)和操作系统(O/S)。
计算设备610与外部I/O设备/源645和存储系统650通信。例如，外部I/O设备/源645可以包括使个人能够与计算设备610交互的任何设备(例如，用户接口)或使计算设备610能够使用任何类型的通信链路与一个或多个其他计算设备通信的任何设备。外部I/O设备/源645可以是例如手持设备、PDA、手持机、键盘等。
通常，处理器615执行可存储在存储器625和/或存储系统650中的计算机程序代码(例如，程序控制630)。此外，根据本发明的方面，程序控制630控制移位分析工具635，该移位分析工具635去确定在结构200中的层105、110、115、120中是否存在任何不希望的重叠移位。移位分析工具635可以实现为存储在存储器625中的程序控制630中的一个或多个程序代码来作为单独或组合的模块。另外，移位分析工具635可以被实现为单独的专用处理器或单个或几个处理器以提供该工具的功能。在执行计算机程序代码时，处理器615可以从存储器625、存储系统650和/或I/O接口640中读取数据和/或向存储器625、存储系统650和/或I/O接口640写入数据。程序代码执行本发明的方法。总线620提供计算设备610中的每个组件之间的通信链路。
移位分析工具635用于确定结构200中移位的存在。在实施例中，移位分析工具635可以是SEMOVL工具，并且将从结构200中的虚设特征125中进行偏移测量，该虚设特征125即第一层105中的虚设特征125’、第二层110中的虚设特征125”、第三层115中的虚设特征125”’以及第四层中的虚设特征125””。偏移测量开始于移位分析工具635，其物理地偏移层105、110、115、120，使得虚设特征125’、125”、125”’、125””偏移到负偏移135和正偏移135’。作为示例，如图3C所示，移位分析工具635可以物理地偏移第一层105，使得虚设特征125’中的一些可以在x方向和y方向两者上偏移-5nm，而其他虚设特征125’是在x方向和y方向两者上偏移+5nm。
移位分析工具635将做出选择，即，第一选择140、第二选择140’、第三选择140”和第四选择140”’，以比较和测量不同的层105、110、115、120中的虚设特征125之间的偏移值。例如，移位分析工具635可以实施第一选择140和第二选择140’，使得第一层105与第四层120进行比较。具体地，将第一层105中的虚设特征125’与第四层120中的虚设特征125””进行比较。移位分析工具635将使用例如SEMOVL技术的测量技术来测量虚设特征125’与虚设特征125””之间的偏移。移位分析工具635将继续进行后续选择，第三选择140”和第四选择140”’，以收集关于虚设特征125(即，虚设特征125’、125”、125”’、125””)的足够的偏移数据。
移位分析工具635将采取在第一选择140、第二选择140’、第三选择140”和第四选择140”’期间收集的测量，并将这些值插入到函数中，例如，测量142、142’、142”作为变量“a”、“b”、“c”输入到函数(5)中，以确定输出值。在可选的过程中，移位分析工具635可以将第一多个偏移虚设特征(即，第一层105中的虚设特征125’)定位在第一层中，并且还将第二多个偏移虚设特征(即，第二层110中的虚设特征125”)定位在第二层中。移位分析工具635将测量第一多个偏移虚设特征125’与第二多个偏移虚设特征125”之间的距离，例如，测量142。基于这些测量和后续的测量，例如，来自另外的选择的142’、142”，移位分析工具635可以基于该测量确定第一层105或第二层110相对于彼此移位。更具体地，移位分析工具635将要将各种测量的输出值与表示没有不希望的重叠偏移的已知值进行比较。如果输出值等于已知值，则移位分析工具635确定在结构200的层中不存在移位。可选地，如果输出值不等于已知值，则移位分析工具635确定在结构200的层(即，层105、110、115、120)中的至少一个中存在移位。
一旦已作出结构200中存在不希望的移位的判定，移位分析工具635将继续。具体地，移位分析工具635将分析被怀疑移位的层。作为示例，如果怀疑第一层105移位，则移位分析工具635将通过实施例如SEMOVL的测量技术来测量第一层105中的虚设特征125’之间的距离150。移位分析工具635将比较距离150和已知的距离值。如果距离150等于已知距离值，则移位分析工具635呈现在该层(即，第一层105)中不存在移位的判定。可选地，如果距离150不等于已知距离值，则移位分析工具635呈现在该层(即，第一层105)中存在移位的判定。移位分析工具635可以执行对被怀疑移位的其他层的另外的分析以判定是否结构200中的超过一个层移位。
虽然下文描述的系统和方法是关于示例性方法和/或计算机程序产品的，但应该理解，本文所述的本公开也可以考虑其他实施方式。例如，根据本公开的实施例的其他设备、系统、装置和/或计算机程序产品将在阅读附图和详细描述后对于本领域普通技术人员而言变得显而易见。旨在将所有这些附加的其他设备、系统、装置、方法和/或计算机程序产品包括在本公开的范围内。
本公开的电路可以使用多种不同的工具以多种方式来制造。一般而言，方法和工具被用于形成具有微米和纳米尺寸的结构。已从集成电路(IC)技术中采用了用于制造本公开的结构的方法，即，技术。例如，该结构可以建立在晶片上，并且以通过光刻工艺被图案化的材料膜来实现。特别地，结构的制造使用三个基本构建块：(i)将薄膜材料沉积在衬底上，(ii)通过光刻成像在膜的顶部施加图案化的掩模，以及(iii)选择性地将膜蚀刻到掩模。
如上所述的方法用在集成电路芯片的制造中。所得到的集成电路芯片可以由制造商以作为裸芯片的原始晶片形式(即，作为具有多个未封装芯片的单个晶片)或者以封装形式分发。在后一种情况下，芯片被安装在单芯片封装(诸如塑料载体中，其引线固定到母板或其他更高级别的载体)或多芯片封装(诸如陶瓷载体中，其具有表面互连和/或掩埋互连中的一者或两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)中间产品(诸如母板)或者(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其他低端应用，到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已为了示例的目的而给出，但并非旨在是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的被选择以旨在最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能理解本文公开的实施例。

Claims (14)

1.一种方法，包括：
将第一多个偏移虚设特征定位在第一层中；
将第二多个偏移虚设特征定位在第二层中；
测量所述第一层中的所述第一多个偏移虚设特征中的每个偏移虚设特征之间相对于彼此的距离以及所述第二层中的所述第二多个偏移虚设特征中的每个偏移虚设特征相对于彼此的距离；以及
通过将来自所述第一层或所述第二层中的所述测量与已知值进行比较来确定所述第一层或所述第二层相对于彼此移位。
2.根据权利要求1所述的方法，其中所述第一多个偏移虚设特征和所述第二多个偏移虚设特征是虚设互连结构。
3.根据权利要求1所述的方法，其中所述第一多个偏移虚设特征与所述第二多个偏移虚设特征在x方向上偏移。
4.根据权利要求1所述的方法，其中所述第一多个偏移虚设特征与所述第二多个偏移虚设特征在y方向上偏移。
5.根据权利要求1所述的方法，其中测量所述距离包括跨所述第二层的表面进行测量。
6.根据权利要求1所述的方法，其中所述第一多个偏移虚设特征和所述第二多个偏移虚设特征位于所述第一层和所述第二层中的未使用的空间中。
7.根据权利要求6所述的方法，其中在切割过程期间，所述第一层中的所述未使用的空间和所述第二层中的所述未使用的空间维持所述第一多个偏移虚设特征和所述第二多个偏移虚设特征的完整性。
8.根据权利要求7所述的方法，其中所述第一多个偏移虚设特征的结构与所述第二多个偏移虚设特征的结构不同。
9.根据权利要求8所述的方法，其中所述第一多个偏移虚设特征是互连结构。
10.根据权利要求9所述的方法，其中所述第二多个偏移虚设特征是栅极结构。
11.根据权利要求10所述的方法，其中所述第一多个偏移虚设特征是负偏移。
12.根据权利要求11所述的方法，其中所述第二多个偏移虚设特征是正偏移。
13.根据权利要求12所述的方法，其中测量所述第一层的所述距离包括跨所述第一层的表面进行测量。
14.根据权利要求13所述的方法，其中所述跨所述第一层的所述表面进行测量是通过扫描电子显微镜重叠技术实现的。
CN201810454467.1A 2018-01-03 2018-05-14 重叠结构 Active CN109994414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/860,775 US10483214B2 (en) 2018-01-03 2018-01-03 Overlay structures
US15/860775 2018-01-03

Publications (2)

Publication Number Publication Date
CN109994414A CN109994414A (zh) 2019-07-09
CN109994414B true CN109994414B (zh) 2023-07-07

Family

ID=67059895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810454467.1A Active CN109994414B (zh) 2018-01-03 2018-05-14 重叠结构

Country Status (3)

Country Link
US (1) US10483214B2 (zh)
CN (1) CN109994414B (zh)
TW (1) TWI671586B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367718B1 (en) * 2020-12-16 2022-06-21 Winbond Electronics Corp. Layout for measuring overlapping state

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181577A1 (ja) * 2013-05-09 2014-11-13 株式会社 日立ハイテクノロジーズ 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム
WO2017212035A1 (en) * 2016-06-10 2017-12-14 Imec Vzw Metrology method and apparatus for a semiconductor manufacturing process

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401972A (en) 1993-09-02 1995-03-28 Schlumberger Technologies, Inc. Layout overlay for FIB operations
US6392229B1 (en) 1999-01-12 2002-05-21 Applied Materials, Inc. AFM-based lithography metrology tool
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
KR20060098404A (ko) 2001-08-31 2006-09-18 캐논 가부시끼가이샤 레티클
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7440105B2 (en) 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
US7080330B1 (en) 2003-03-05 2006-07-18 Advanced Micro Devices, Inc. Concurrent measurement of critical dimension and overlay in semiconductor manufacturing
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP4993934B2 (ja) 2006-03-31 2012-08-08 Ｈｏｙａ株式会社 パターン欠陥検査方法、フォトマスクの製造方法、及び表示デバイス用基板の製造方法
JP5193700B2 (ja) 2008-06-30 2013-05-08 株式会社東芝 マスクパターンデータの生成方法およびマスクの製造方法
JP2011049285A (ja) 2009-08-26 2011-03-10 Nikon Corp マスク形状計測方法及び装置、並びに露光方法及び装置
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US8781211B2 (en) * 2011-12-22 2014-07-15 Kla-Tencor Corporation Rotational multi-layer overlay marks, apparatus, and methods
EP2620976B1 (en) * 2012-01-25 2016-07-20 Qoniac GmbH Overlay model for aligning and exposing semiconductor wafers
US8860941B2 (en) * 2012-04-27 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Tool induced shift reduction determination for overlay metrology
JP6003272B2 (ja) 2012-06-15 2016-10-05 富士通セミコンダクター株式会社 露光方法および露光装置
US9093458B2 (en) 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
WO2015141078A1 (ja) 2014-03-18 2015-09-24 Hoya株式会社 マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法
US9252061B2 (en) * 2014-04-02 2016-02-02 Globalfoundries Inc. Overlay mark dependent dummy fill to mitigate gate height variation
CN105225978B (zh) * 2014-06-17 2019-06-04 联华电子股份有限公司 叠对误差的校正方法
WO2016123552A1 (en) * 2015-01-30 2016-08-04 Kla-Tencor Corporation Device metrology targets and methods
US9490217B1 (en) * 2015-04-15 2016-11-08 United Microelectronics Corp. Overlay marks and semiconductor process using the overlay marks
US10062543B2 (en) 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
US9823574B2 (en) * 2015-09-29 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography alignment marks
CN108292108B (zh) 2015-11-27 2020-06-26 Asml荷兰有限公司 计量目标、方法和设备、计算机程序和光刻系统
KR102640173B1 (ko) 2016-06-14 2024-02-26 삼성전자주식회사 회절 기반 오버레이 마크 및 오버레이 계측방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181577A1 (ja) * 2013-05-09 2014-11-13 株式会社 日立ハイテクノロジーズ 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム
WO2017212035A1 (en) * 2016-06-10 2017-12-14 Imec Vzw Metrology method and apparatus for a semiconductor manufacturing process

Also Published As

Publication number Publication date
TW201931004A (zh) 2019-08-01
US20190206802A1 (en) 2019-07-04
CN109994414A (zh) 2019-07-09
US10483214B2 (en) 2019-11-19
TWI671586B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
US20160372353A1 (en) Overlay and Semiconductor Process Control Using a Wafer Geometry Metric
CN103377963B (zh) 用于叠加度量的工具所致移位减少量的确定
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
KR101678219B1 (ko) 얼라인먼트 실행 방법
JP4864290B2 (ja) 半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定（光波散乱計測）（ｓｃａｔｔｅｒｏｍｅｔｒｙ）に基づいた測定ツールを較正する方法と構造
KR100914297B1 (ko) 웨이퍼 패턴 계측 데이터를 이용한 광근접효과보정 방법
WO2013177208A1 (en) Overlay targets with orthogonal underlayer dummyfill
CN109994414B (zh) 重叠结构
WO2022183639A1 (zh) 半导体结构的测量方法及设备
US11079337B1 (en) Secure wafer inspection and identification
US11876023B2 (en) Conformal film thickness determination using angled geometric features and vertices tracking
US6423555B1 (en) System for determining overlay error
US8495527B2 (en) Pattern recognition with edge correction for design based metrology
US8429570B2 (en) Pattern recognition with edge correction for design based metrology
US9633915B1 (en) Method of using dummy patterns for overlay target design and overlay control
US9903707B2 (en) Three-dimensional scatterometry for measuring dielectric thickness
JP5087928B2 (ja) 半導体装置の歩留まり算出方法及びコンピュータプログラム
US9410902B1 (en) Overlay measurement method
CN117377858A (zh) 用于在线膜厚度测量的光学计量模型
TWI544288B (zh) 疊對度量方法
US10552569B2 (en) Method for calculating non-correctable EUV blank flatness for blank dispositioning
US20230013886A1 (en) Measurement map configuration method and apparatus
US20160126194A1 (en) Measurement mark structure and manufacturing method thereof
US20230259039A1 (en) Method of determining overlay error during semiconductor fabrication
US20230260924A1 (en) Overlay metrology mark

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201203

Address after: California, USA

Applicant after: Lattice core USA Inc.

Address before: Grand Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220113

Address after: California, USA

Applicant after: KLA-TENCOR Corp.

Address before: California, USA

Applicant before: Lattice core USA Inc.

GR01 Patent grant
GR01 Patent grant