TW201931004A - 重疊結構 - Google Patents

重疊結構 Download PDF

Info

Publication number
TW201931004A
TW201931004A TW107110490A TW107110490A TW201931004A TW 201931004 A TW201931004 A TW 201931004A TW 107110490 A TW107110490 A TW 107110490A TW 107110490 A TW107110490 A TW 107110490A TW 201931004 A TW201931004 A TW 201931004A
Authority
TW
Taiwan
Prior art keywords
layer
offset
virtual features
virtual
features
Prior art date
Application number
TW107110490A
Other languages
English (en)
Other versions
TWI671586B (zh
Inventor
鑫托 戴
朴東錫
甯國翔
默特 卡拉考伊
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201931004A publication Critical patent/TW201931004A/zh
Application granted granted Critical
Publication of TWI671586B publication Critical patent/TWI671586B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本發明通常係關於半導體結構，尤其係關於重疊結構及其製造方法。該方法包括找出一第一層中的第一複數偏移虛擬特徵；找出一第二層中的第二複數偏移虛擬特徵；測量該等第一複數偏移虛擬特徵與該等第二複數偏移虛擬特徵之間的一距離；及基於該測量以判定該第一層或該第二層相對於彼此已移位。

Description

重疊結構
本發明通常係關於半導體結構，尤其係關於重疊結構及其製造方法。
隨著裝置縮小，若要準確重疊多層以符合裝置要求變得越來越困難。重疊問題可由於可能在該裝置中造成缺陷的層移位(shifting)引起。例如，該等已移位層將導致整個各層的失準特徵。為了調整這些問題，需要測量該移位以判定移位量，使得可進行適當校正。
問題也可由測量移位本身引起。例如，測量雜訊可能由所實施測量技術上的偏差導致。例如，測量雜訊可能由於透過從頂層向下看至底層(即是在y軸上)測量該移位的光學重疊測量技術上的偏差而發生。製造期間的程序變化也可造成測量雜訊，從而導致進一步不準確的測量。如此，測量雜訊可能大幅影響該移位之校正，並且具有重疊誤差。
在本發明的態樣中，一種方法包含：找出一第一層中的第一複數偏移(offset)虛擬(dummy)特徵；找出一第二層中的第二複數偏移虛擬特徵；測量該等第一複數偏移虛擬特徵與該等第二複數偏移虛擬特徵之間的一距離；及基於該測量以判定該第一層或該第二層相對於彼此已移位。
在本發明的態樣中，一種方法包含：判定一多層堆疊中之至少一層已移位；測量位於該至少一層中的虛擬特徵之間的一距離；及基於該測量以驗證該至少一層已移位。
在本發明的態樣中，一種結構包含：一第一複數偏移虛擬特徵，其在一第一層中；及一第二複數偏移虛擬特徵，其在一第二層中。
100、145‧‧‧區段
105‧‧‧第一層
110‧‧‧第二層
115‧‧‧第三層
120‧‧‧第四層
125、125'''、125''''‧‧‧偏移虛擬特徵
125'‧‧‧第一複數偏移虛擬特徵
125"‧‧‧第二複數偏移虛擬特徵
130‧‧‧未使用空間
133‧‧‧初始偏移
135‧‧‧負偏移
135'‧‧‧正偏移
140‧‧‧第一選擇
140'‧‧‧第二選擇
140"‧‧‧第三選擇
140'''‧‧‧第四選擇
142、142"‧‧‧測量
142'‧‧‧附加測量
150‧‧‧距離
200‧‧‧結構
600‧‧‧電腦基礎架構
605‧‧‧伺服器
610‧‧‧運算裝置
615‧‧‧處理器
620‧‧‧匯流排
625‧‧‧記憶體
630‧‧‧程式控制
635‧‧‧移位分析工具
640‧‧‧輸入/輸出(I/O)介面
645‧‧‧外部輸入/輸出(I/O)裝置
650‧‧‧儲存系統
本發明將藉由後續的實施方式連同參考本發明之示例性具體實施例之非限制性範例的所述複數圖式加以說明。
圖1A和圖1B除了其他特徵之外顯示根據本發明之態樣之一結構，及各自製程。
圖2除了其他特徵之外顯示根據本發明之態樣之虛擬特徵及各自製程。
圖3A至圖3C除了其他特徵之外顯示根據本發明之態樣之虛擬特徵與其各自偏移，及各自製程。
圖4A至圖4C除了其他特徵之外顯示根據本發明之態樣之偏移測量，及各自製程。
圖5A和圖5B除了其他特徵之外顯示根據本發明之態樣之所述虛擬特徵之測量，及各自製程。
圖6顯示根據本發明之態樣之用於實施偏移測量和分析的例示性基礎架構。
本發明通常係關於半導體結構，尤其係關於重疊結構及其製造方法。在具體實施例中，本說明書所說明的該等結構和程序允許準確重疊建構結構中的各層。透過準確設置該等重疊層，整個該等不同層的特徵 相對於彼此對準，由此可防止缺陷。
在半導體製程中，移位可在鋪設(laying)該結構之不同層期間發生。需要判定該移位量以及哪些層已移位，才能防止該結構中的缺陷。為了解決這些問題，本說明書所說明的該等結構和程序係實施在該建構結構之每層中的虛擬特徵，以判定層移位。在具體實施例中，當判定移位時，本說明書所說明的該等程序可判定哪些層造成所述移位，即該建構結構中哪些層已移位。
例如，在具體實施例中，虛擬特徵係設定在特定移位值，而不同層中的另一虛擬特徵係設定成另一特定移位值。如此，每個虛擬特徵皆可用作一參考點，以判定各層重疊的移位。實施例如一掃描式電子顯微鏡重疊(Scanning electron microscope overlay，SEM-OVL)技術等之測量技術，以測量該等不同層中的所述虛擬特徵之間的偏移。在具體實施例中，該測量係基於特定校準因數(如kpf)以計算該等虛擬特徵之間的偏移，以判定是否已發生移位。實施本說明書所說明的該等程序時，可基於該測量和後續計算以判定是否有任何層已移位。
在具體實施例中，在懷疑已移位的每層中皆進行測量。具體而言，相對於彼此測量該懷疑已移位層之所述虛擬特徵。然後將此測量與預期值進行比較，以判定所測量到的特定層中是否存在移位。例如，在具體實施例中，若該測量等於預期值，則判定沒有層移位。或者，若該測量不等於該期望值，則判定各層中之至少一層已移位。一旦判定存在移位，則由於該計算與該期望值比較，因此使用者可判定哪些層懷疑已移位。如此，本說明書所說明的該等結構和程序允許判定移位及哪些特定層造成移位，使得可實施適當校正。
圖1A和圖1B例示由堆疊層105、110、115、120構成的結構200。儘管本說明書說明四層，但熟習該項技藝者應可理解，根據本說明書說明的所述程序可針對重疊結構中的移位以分析任何數目的層。所述結 構200表示晶圓上的一晶片或一場內(intra-field)，其中區段100表示該晶片之一部分。在具體實施例中，儘管本說明書能有其他尺寸，所述結構200可具有高達26mm×33mm之尺寸，而區段100可具有6μm×12μm之尺寸。該等層105、110、115、120皆可具有各種特徵。例如，第一層105和第三層115可由佈線結構構成，而第二層110和第四層120係由例如閘極結構構成。在理想情況下，第一層105、第二層110、第三層115和第四層120之該等特徵應相對於彼此對準，使得所述結構200為可操作。
製造結構200期間，實施各種步驟以形成該各自層之該等特徵。例如，第二層110可圖案化和摻雜，以形成用於各自閘極結構的源極和汲極區。然而，進行製程可能造成第二層110移位，從而妨礙第二層110中的該等特徵及對準第一層105之該等特徵，並且也妨礙第二層110上方的後續層(即是第三層115和第四層120)中的任何特徵。因此，需要判定該等層105、110、115、120之重疊中的移位。
圖2例示具有每層(即是第一層105、第二層110、第三層115和第四層120)內所實施多個虛擬特徵125的結構200。在具體實施例中，該等虛擬特徵125可為可通過該等堆疊層105、110、115、120看到的各種結構。例如，除了其他範例之外，該等虛擬特徵125可通過該等層105、110、115、120延伸的虛擬互連結構。在具體實施例中，該等虛擬特徵125係在每層之未使用空間中實施。例如，除了其他範例之外，該等虛擬特徵125可在佈線結構之間的未使用空間中實施。在一較佳實施例中，應保護該等虛擬特徵125，以使其在切割製程期間不會受到損傷。如圖2所示，所述結構200中可能存在多個虛擬特徵125。例如，除了其他範例之外，總共59個虛擬特徵125可在結構200中實施。
圖3A至圖3C例示晶粒內(in-die)自校準重疊期間的各種虛擬特徵125及其各自偏移。如圖3A中所示，第一層105含有該等虛擬特徵125'、第二層110含有該等虛擬特徵125"、第三層115含有該等虛擬特徵 125'''，且第四層120含有該等虛擬特徵125''''。該等虛擬特徵125'、125"、125'''、125''''係在每層105、110、115、120中皆提供，以用作在其內實施的該等各自層的參考點。在具體實施例中，該等虛擬特徵125'、125"、125'''、125''''可在該等堆疊層105、110、115、120中的未使用空間130中實施。除了其他範例之外，未使用空間130之範例包括一在佈線結構之間的空間。在其他具體實施例中，該等虛擬特徵125'、125"、125'''、125''''可為該等層105、110、115、120之至少一層或該等層105、110、115、120之全部的未使用空間130中的虛擬互連結構。如此，未使用空間130可維護該等層105、110、115、120中的所述虛擬特徵125'、125"、125'''、125''''之完整性。例如，第一層105中的未使用空間130和第二層110中的未使用空間130維護切割製程期間該等第一複數偏移虛擬特徵125'和該等第二複數偏移虛擬特徵125"之完整性。
如圖3B中所示，由於尚未發生晶粒內自校準(即是該等層105、110、115、120尚未偏移)，因此該等虛擬特徵係在0nm之初始偏移133。圖3C例示透過將該等虛擬特徵125'、125"、125'''、125''''現在設定成一負偏移135和一正偏移135'的晶粒內自校準。具體而言，除了其他範例之外，每層105、110、115、120皆偏移已知值，使得負偏移135和正偏移135'係以μm及/或nm之值相對於x方向和y方向進行設定。
如圖3C所示，負偏移135可設定成在x方向的-5nm且在y方向的-5nm。例如，如圖3C所示，用於第一層105的負偏移135表示第一層105已偏移已知值，從而導致第一層105之此部分中的該等虛擬特徵125'在x和y兩者方向上皆偏移-5nm之特定值。另一方面，正偏移135'可在x方向上設定成+5nm且在y方向上設定成+5nm。例如，用於第一層105的正偏移135'表示第一層105已偏移已知值，從而導致第一層105之此部分中的該等虛擬特徵125'在x和y兩者方向上皆偏移+5nm之特定值。應可理解，本說明書設想其他預定偏移值。如此，由於該等偏移值已知並且由 使用者設定(即是晶粒內自校準)，因此該等虛擬特徵125'、125"、125'''、125''''可用作用於判定該等層105、110、115、120中是否存在移位的參考點。亦即，該等虛擬特徵125'、125"、125'''、125''''可在x方向上偏移已知值，並且也可在y方向上偏移已知值，使得該等虛擬特徵125'、125"、125'''、125''''可用作參考點。此外，由於該等偏移值已知並且由使用者設定，因此該晶粒內自校準可消除重疊測量技術中所發現的任何程序雜訊、變化或工具雜訊，由此消除非必要的變化。
在具體實施例中，負偏移135和正偏移135'中的該等值可設定成可用作用於晶粒內自校準的參考點的任何值。例如，除了其他可能的組合之外，每層105、110、115、120皆可偏移，使得負偏移135可設定成在x方向上-3nm且在y方向上-7nm，而正偏移135'可在x方向上設定成+3nm且在y方向上設定成+7nm。在具體實施例中，該等虛擬特徵125'、125"、125'''、125''''之每個虛擬特徵皆係設定成負偏移135和正偏移135'。如此，第一層105偏移使得第一層105之虛擬特徵125'係設定成負偏移135和正偏移135'兩者、第二層110偏移使得第二層110之虛擬特徵125"係設定成負偏移135和正偏移135'兩者、第三層115偏移使得第三層115之虛擬特徵125'''係設定成負偏移135和正偏移135'兩者，並且第四層120偏移使得第四層120之虛擬特徵125''''係設定成負偏移135和正偏移135'兩者。
圖4A至圖4C例示在晶粒內自校準之後判定該等層105、110、115、120中的任何不需要的重疊移位。在具體實施例中，一第一選擇140和一第二選擇140'將第一層105與第四層120進行比較，以判定是否存在移位。具體而言，將第一層105中的該等虛擬特徵125'與第四層120之該等虛擬特徵125''''進行比較。在圖4A中，第一選擇140和第二選擇140'包含第一層105，其設定成一正偏移135'；及第四層120，其設定成一負偏移135。該等偏移值之測量142係透過例如掃描電子顯微鏡重疊(SEMOVL)技術等之測量技術進行。
由於SEMOVL橫跨該頂層之表面(即是橫跨第四層120之表面)測量x方向上的該等偏移，因此該SEMOVL技術可提供優於其他技術的效益。如此，該等測量142和任何後續測量皆係透過橫跨該等層105、110、115、120中一層之表面測量該等虛擬特徵125之間的距離進行。該SEMOVL技術無需如同其他測量技術(如光學重疊技術)，在y方向上從該頂層(即是從第四層120)、通過該等中間第二和第三層110、115，並且向下到底部第一層105進行測量。從第一選擇140和第二選擇140'取得的這些測量142係指定為用於計算該等層105、110、115、120中存在任何不需要移位的變量「a」。具體而言，該等測量142之每個測量皆表示該等虛擬特徵之間的距離，例如第一層105之該等偏移虛擬特徵125'與第四層120之該等偏移虛擬特徵125''''之間的距離。
在圖4B中，取得該等偏移虛擬特徵125之附加測量142'。具體而言，包含第二層110的第三選擇140"係設定成負偏移135，並且包含第三層115的第四選擇140'''係設定成正偏移135'。第二層110之該等虛擬特徵125"與第三層115之該等虛擬特徵125'''之間的該等偏移之測量142'係透過該SEMOVL技術取得。具體而言，該等測量142'之每個測量皆表示該等虛擬特徵之間的距離，例如第二層110之該等偏移虛擬特徵125"與第三層115之該等偏移虛擬特徵125'''之間的距離。這些係設定為用於計算該等層105、110、115、120中存在任何不需要的移位的變量「b」。在具體實施例中，第一選擇140、第二選擇140'、第三選擇140"和第四選擇140'''可將該等層105、110、115、120之任何層皆相對於彼此進行比較。例如，第一選擇140可將第一層105與第三層115進行比較。如此，該等層105、110、115、120之比較不限於任何特定組合。
如圖4C中所示，所有該等選擇(即是第一選擇140、第二選擇140'、第三選擇140"和第四選擇140''')皆係一起取得以取得測量142"，以得知用於計算該等層105、110、115、120中存在任何不需要的移位的變量 「c」。該等測量142、142'、142"係表示為變量「a」、「b」、「c」，其彼此關係透過下列函數表示：
A=C+10 (2)
B=C-10 (3)
在該上述函數中，「C」等於表示結構200之該等層中沒有不需要的重疊移位(即是該等層105、110、115、120中沒有不需要的重疊移位)的已知偏移值。具體而言，變量「C」等於零不需要的重疊移位，而變量「a」表示從第一選擇140和第二選擇140'取得的該等測量142，並且變量「A」等於用於第一選擇140和第二選擇140'之該等測量的已知偏移值。變量「b」表示從第三選擇140"和第四選擇140'''取得的該等測量142'，而「B」等於用於第三選擇140"和第四選擇140'''之該等測量的已知偏移。變量c表示來自所有第一選擇140、第二選擇140'、第三選擇140"和第四選擇140'''的該等測量142"。等式2-4中的數字「10」表示該已知偏移值。例如，如圖4A所示，由於第一選擇140在x方向上偏移-5nm且在y方向上偏移-5nm，並且第二選擇140'在x方向上偏移+5nm且在y方向上偏移+5nm，這將在第一選擇140與第二選擇140'之間等於x方向上10nm之偏移距離，及y方向上10nm之偏移距離，因此第一選擇140和第二選擇140'具有10nm之已知偏移差值。
等式5中的數字「20」表示使用者所設定的校準因數(例如，kpf)。如此，判定存在不需要的重疊移位係透過將該等測量142、142'、142"插入該等變量「a」、「b」、「c」中以計算輸出值，並且將該輸出值與「C」進行比較。在具體實施例中，若該輸出值不等於「C」，則可判定結構200 之該等層中存在不需要的重疊移位，即該等層105、110、115、120中之至少一層已移位。或者，若該輸出值確實等於「C」，則可判定不存在不需要的移位，即該等層105、110、115、120皆未移位。如此，若C不等於c，則本說明書所說明的該等結構和程序允許判定是否實際上已有層移位，或是否係測量誤差或雜訊造成c不等於C。
透過使用伴隨該晶粒內自校準的SEMOVL技術，本說明書所說明的該等結構和程序提供用於偵測移位的自校準SEMOVL系統。具體而言，透過SEM重疊的晶粒內自校準係透過將該等層105、110、115、120中的虛擬特徵125'、125"、125'''、125''''用作具有已知偏移的參考點進行。測量係從該等虛擬特徵125'、125"、125'''、125''''進行，以取得結構200中存在的偏移值。該等所測量到的偏移值係輸入特定函數中，以得知所計算出的結構200之整體偏移。將該所計算出的整體偏移與已知值進行比較，以判定該等層105、110、115、120中是否存在不需要的重疊移位。透過具有已知值的參考點，並且將偏移資料與已知值進行比較，本說明書所提供的自校準SEMOVL系統無關於程序變化，並且也無關於重疊測量技術中的工具所產生的系統雜訊。如此，例如，本說明書所說明的該等結構和程序提供實現用於小型裝置(例如7nm和石英穿孔(Through quartz via，TQV))的晶粒內SEM重疊之該等效益。此外，本說明書所說明的該等結構和程序提供實現準確重疊測量而沒有任何程序變化或測量雜訊之效益。
圖5A和圖5B例示判定已移位(即是當「c」不等於「C」時)的該等特定層的進一步程序。如此，本說明書所說明的該等結構和程序允許判定哪一(些)層造成不需要的移位，或若驗證不存在移位時，判定有本身呈現為非必要的移位的測量誤差或雜訊。這允許使用者消除變化和重疊測量工具系統雜訊。具體而言，圖5A例示包含第一層105和第四層120的第三選擇140"。判定存在不需要的重疊移位時，分析區段145以判定不需要的重疊移位起因於哪一層。對於第一層105，取得該等虛擬特徵125'之間的 距離150，以判定第一層105中是否存在移位。具體而言，該等虛擬特徵125'之間的距離150之測量係透過例如SEMOVL技術等之測量技術取得。然後將此距離150與已知值進行比較。若距離150等於該已知值，則第一層105中不存在不需要的移位。或者，若距離150不等於該已知值，則第一層105中存在移位。如此，本說明書所說明的該等結構和程序允許透過將距離150之測量與已知值進行比較，基於距離150之測量以驗證該等層105、110、115、120中之至少一層已移位。
該等相同的測量技術也施加於該選擇中的另一層，在此範例中，其為第四層120。若該等虛擬特徵125''''之間的距離150等於該已知值，則第四層120中不存在移位。或者，若距離150不等於該已知值，則第四層120中存在移位。如此，本說明書所說明的該等結構和程序允許判定該等層105、110、115、120中的移位，伴隨判定該移位起因於該等層105、110、115、120中的哪一層。若在分析所有該等懷疑已移位層之後，並且基於該等進一步測量判定實際上沒有層移位，則使用者可判定測量誤差或雜訊將其本身呈現為非必要的移位，以及不存在實際不需要的移位。
如熟習該項技藝者將可瞭解，本說明書所說明的程序可能係體現為系統、方法或電腦程式產品。因此，本發明之態樣可採用完全硬體具體實施例、完全軟體具體實施例或結合軟體和硬體態樣的具體實施例之形式。再者，本發明之態樣可採用其中具有體現電腦可讀取程式碼的一或多個電腦可讀取儲存媒體中體現的電腦程式產品。
其上具有電腦可讀取程式指令的一或多個電腦可讀取儲存媒體使得一或多個運算處理器執行本發明之態樣。該電腦可讀取儲存媒體可留存和儲存供指令執行裝置使用的指令。例如，該電腦可讀取儲存媒體可能係下列非暫時性信號：一可攜式電腦磁片、一硬碟、一隨機存取記憶體(Random access memory，RAM)、一唯讀記憶體(Read-only memory，ROM)、一可抹除程式化唯讀記憶體(Erasable programmable read-only memory，EPROM或快閃記憶體)、一靜態隨機存取記憶體(Static random access memory，SRAM)、一可攜式唯讀光碟(Compact disc read-only memory，CD-ROM)、一數位影音光碟(Digital versatile disk，DVD)、一記憶卡、一軟式磁碟和前述之任何合適組合。該電腦可讀取儲存媒體本身不應被理解為暫時性信號；而是，該電腦可讀取儲存媒體係儲存該資料的實體媒體或裝置。該等電腦可讀取程式指令也可能載入到電腦上，以如圖6中所示執行該等指令。
圖6顯示用於根據所揭示內容之態樣實施該等步驟的電腦基礎架構600。就此而言，基礎架構600可實施如本說明書所說明的該等測量和分析程序，以判定結構200之該等層中是否存在移位。基礎架構600包括一伺服器605或其他運算系統，其可進行本說明書所說明的該等程序。特別是，伺服器605包括一運算裝置610。運算裝置610可常駐在第三方服務提供商之網路基礎設施或運算裝置(其中任一者皆在圖6中一般性表示)上。
運算裝置610包括一處理器615(如CPU)、記憶體625、一輸入/輸出(I/O)介面640和一匯流排620。記憶體625可包括局部記憶體，其在實際執行程式碼期間採用；大容量儲存器；及快取記憶體，其提供至少一些程式碼之暫時儲存以便減少執行期間從大容量儲存器取回的次數碼。此外，該運算裝置包括隨機存取記憶體(RAM)、一唯讀記憶體(ROM)和一作業系統(Operating system，O/S)。
運算裝置610係與外部I/O裝置/資源645和儲存系統650通訊。例如，外部I/O裝置/資源645可包含能使個人與運算裝置610互動的任何裝置(如使用者介面)，或能使運算裝置610使用任何類型之通訊鏈路與一或多個其他運算裝置通訊的任何裝置。外部I/O裝置/資源645可能係例如手持式裝置、個人數位助理(PDA)、手持話機、鍵盤等。
一般來說，處理器615執行可儲存在記憶體625及/或儲存 系統650中的電腦程式碼(如程式控制630)。而且，根據本發明之態樣，程式控制630控制移位分析工具635，其判定結構200之該等層105、110、115、120中的任一層是否有任何不需要的重疊移位。移位分析工具635可實施為程式控制630(其在記憶體625中儲存為分開或組合模組)中的一或多個程式碼。此外，移位分析工具635可實施為個別專用處理器或單個或多個處理器，以提供此工具之功能。執行該電腦程式碼的同時，處理器615可從/向記憶體625、儲存系統650及/或I/O介面640讀取及/或寫入資料。該程式碼會執行本發明之該等程序。匯流排620會提供運算裝置610中每個該等組件之間的通訊鏈路。
移位分析工具635係用於判定結構200中存在移位。在具體實施例中，移位分析工具635可為該SEMOVL工具，並且將從結構200中的該等虛擬特徵125(即是第一層105之該等虛擬特徵125'、第二層110之該等虛擬特徵125"、第三層115之該等虛擬特徵125'''和第四層120之該等虛擬特徵125'''')取得偏移測量。該偏移測量開始於移位分析工具635，其實體上偏移該等層105、110、115、120使得該等虛擬特徵125'、125"、125'''、125''''偏移到負偏移135和正偏移135'中。例如，移位分析工具635可實際偏移第一層105，使得一些虛擬特徵125'可在x方向和y方向兩者上偏移-5nm，而其他虛擬特徵125'係在x方向和y方向兩者上偏移+5nm，如圖3C中所示。
移位分析工具635將進行選擇(即是第一選擇140、第二選擇140'、第三選擇140"和第四選擇140''')，以比較和測量該等不同層105、110、115、120中的該等虛擬特徵125之間的偏移值。例如，移位分析工具635可實施第一選擇140和第二選擇140'，使得第一層105與第四層120進行比較。具體而言，將第一層105中的該等虛擬特徵125'與第四層120之該等虛擬特徵125''''進行比較。移位分析工具635將使用例如SEMOVL技術等之測量技術，測量該等虛擬特徵125'與該等虛擬特徵125''''之間的偏 移。移位分析工具635將繼續進行後續選擇(一第三選擇140"和一第四選擇140''')，以收集充分關於該等虛擬特徵125(即是虛擬特徵125'、125"、125'''、125'''')的偏移資料。
移位分析工具635將取得在第一選擇140、第二選擇140'、第三選擇140"和第四選擇140'''期間所收集到的該等測量，並且將這些值插入函數中，例如該等測量142、142'、142"係作為變量「a」、「b」、「c」輸入到該函數(5)中，以判定輸出值。在替代性程序中，移位分析工具635可找出第一層中的第一複數偏移虛擬特徵(即是第一層105之該等虛擬特徵125')中，並且也找出第二層中的第二複數偏移虛擬特徵(即是第二層110之該等虛擬特徵125")。移位分析工具635將測量該等第一複數偏移虛擬特徵125'與該等第二複數偏移虛擬特徵125"之間的距離(如測量142)。基於這些測量和後續測量(如來自進一步選擇的142'、142")，移位分析工具635可基於該測量以判定第一層105或第二層110相對於彼此已移位。更具體而言，移位分析工具635會將該等各種測量之輸出值與表示沒有不需要的重疊移位的已知值進行比較。若該輸出值等於該已知值，則移位分析工具635判定結構200之該等層中不存在移位。或者，若該輸出值不等於該已知值，則移位分析工具635判定結構200之該等層中之至少一層(即是層105、110、115、120)中存在移位。
一旦判定結構200中存在不需要的移位，則移位分析工具635將繼續。具體而言，移位分析工具635將分析懷疑已移位的該等層。例如，若懷疑第一層105已移位，則移位分析工具635將透過實施SEMOVL等測量技術，測量第一層105之該等虛擬特徵125'之間的距離150。移位分析工具635會將距離150與已知距離值進行比較。若距離150等於該已知距離值，則移位分析工具635顯現判定此層(即是第一層105)中不存在移位。或者，若距離150不等於該已知距離值，則移位分析工具635顯現判定此層(即是第一層105)中存在移位。移位分析工具635可進行懷疑已移位 的其他層之進一步分析，以判定結構200中是否超過一層已移位。
儘管以下所說明的該等系統和方法係關於示例性方法及/或電腦程式產品，但應可理解如本說明書所說明的本發明也設想其他實作。例如，對熟習該項技藝者而言，在其檢閱該等圖式和實施方式後將顯而易見根據本發明之具體實施例的其他裝置、系統、設備及/或電腦程式產品。所欲為所有這樣的附加其他裝置、系統、設備、程序及/或電腦程式產品皆包括在本發明之範疇內。
本發明之該等電路可使用多種不同的工具以多種方式製造。不過，一般來說，該等方法和工具係用於形成具有微米和奈米等級尺寸的電路。用於製造本發明之結構的該等方法(即是技術)，已從積體電路(Integrated circuit，IC)技術導入。例如，該等電路係建構在晶圓上，並且係在晶圓上方透過光微影成像製程圖案化的材料膜中實現。特別是，該結構之製造使用三種基本建構模塊：(i)在基板上沉積材料薄膜、(ii)透過光微影成像在該等膜上方施加圖案化圖罩，以及(iii)對該圖罩選擇性蝕刻該等膜。
如以上所說明的(該等)方法係用於製造積體電路晶片。該等所得到的積體電路晶片可由該製造者以原始晶圓形式(即是作為具有多個未封裝晶片的單一晶圓)、作為裸晶粒或以封裝形式分布。在後者情況下，該晶片係以單一晶片封裝(例如具有貼附於母板或其他更高層載體的引線的塑料載體)或以多晶片封裝(例如具有表面內連線或埋入式內連線任一者或兩者的陶瓷載體)進行封固。在任何情況下，該晶片隨後皆與其他晶片、分立電路元件及/或其他信號處理裝置整合成為(a)中間產品(例如母板)或(b)最終產品之一部分。該最終產品可為包括積體電路晶片的任何產品，範圍從玩具和其他低階應用到具有顯示器、鍵盤或其他輸入裝置和中央處理器的先進電腦產品皆包括。
本發明之該等各種具體實施例之說明已為了例示之目的而描述，但不欲為全面性或限於所揭示的所述具體實施例。許多修飾例和變 化例對熟習該項技藝者而言應明白，而不悖離所說明具體實施例之範疇與精神。本說明書所使用的術語係經選擇以最佳解說所述具體實施例之原理、對市場中所發現的技術的實際應用或技術改進，或讓熟習該項技藝者能理解本說明書揭示的所述具體實施例。

Claims (20)

  1. 一種方法，包含：找出一第一層中的一第一複數偏移(offset)虛擬(dummy)特徵；找出一第二層中的一第二複數偏移虛擬特徵；測量該等第一複數偏移虛擬特徵與該等第二複數偏移虛擬特徵之間的一距離；及基於該測量以判定該第一層或該第二層相對於彼此已移位(shifted)。
  2. 如申請專利範圍第1項所述之方法，其中該等第一複數偏移虛擬特徵和該等第二複數偏移虛擬特徵係虛擬互連結構。
  3. 如申請專利範圍第1項所述之方法，其中該等第一複數偏移虛擬特徵和該等第二複數偏移虛擬特徵在一x方向上偏移。
  4. 如申請專利範圍第1項所述之方法，其中該等第一複數偏移虛擬特徵和該等第二複數偏移虛擬特徵在一y方向上偏移。
  5. 如申請專利範圍第1項所述之方法，其中該測量距離包含橫跨該第二層之一表面進行測量。
  6. 如申請專利範圍第1項所述之方法，其中該判定該第一層或該第二層移位包含將該測量與一已知值進行比較。
  7. 如申請專利範圍第1項所述之方法，其中該等第一複數偏移虛擬特徵和該等第二複數偏移虛擬特徵係位於該第一層和該第二層中的未使用 空間中。
  8. 如申請專利範圍第7項所述之方法，其中該第一層中的未使用空間和該第二層中的未使用空間維護在切割製程期間該等第一複數偏移虛擬特徵和該等第二複數偏移虛擬特徵之完整性。
  9. 一種方法，包含：判定一多層堆疊中之至少一層已移位；測量位於該至少一層中的虛擬特徵之間的一距離；及基於該測量以驗證該至少一層已移位。
  10. 如申請專利範圍第9項所述之方法，其中該等虛擬特徵係虛擬互連結構。
  11. 如申請專利範圍第9項所述之方法，其中該等虛擬特徵在一x方向和一y方向上偏移。
  12. 如申請專利範圍第9項所述之方法，其中該等虛擬特徵係位於該至少一層中的未使用空間中。
  13. 如申請專利範圍第12項所述之方法，其中該至少一層中的未使用空間維護該等虛擬特徵之完整性。
  14. 如申請專利範圍第9項所述之方法，其中該驗證至少一層移位包含將該測量與一已知值進行比較。
  15. 一種結構，包含：一第一複數偏移虛擬特徵，其在一第一層中；及一第二複數偏移虛擬特徵，其在一第二層中。
  16. 如申請專利範圍第15項所述之結構，其中該等第一複數偏移虛擬特徵在一x方向上偏移。
  17. 如申請專利範圍第15項所述之結構，其中該等第一複數偏移虛擬特徵在一y方向上偏移。
  18. 如申請專利範圍第15項所述之結構，其中該等第一複數偏移虛擬特徵係在該第一層中的未使用空間中。
  19. 如申請專利範圍第15項所述之結構，其中該等第二複數偏移虛擬特徵係在該第二層中的未使用空間中。
  20. 如申請專利範圍第15項所述之結構，其中該等第一複數偏移虛擬特徵和該等第二複數偏移虛擬特徵係虛擬互連結構。
TW107110490A 2018-01-03 2018-03-27 半導體重疊結構及其製造方法 TWI671586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/860,775 US10483214B2 (en) 2018-01-03 2018-01-03 Overlay structures
US15/860,775 2018-01-03

Publications (2)

Publication Number Publication Date
TW201931004A true TW201931004A (zh) 2019-08-01
TWI671586B TWI671586B (zh) 2019-09-11

Family

ID=67059895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110490A TWI671586B (zh) 2018-01-03 2018-03-27 半導體重疊結構及其製造方法

Country Status (3)

Country Link
US (1) US10483214B2 (zh)
CN (1) CN109994414B (zh)
TW (1) TWI671586B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367718B1 (en) * 2020-12-16 2022-06-21 Winbond Electronics Corp. Layout for measuring overlapping state

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401972A (en) 1993-09-02 1995-03-28 Schlumberger Technologies, Inc. Layout overlay for FIB operations
US6392229B1 (en) 1999-01-12 2002-05-21 Applied Materials, Inc. AFM-based lithography metrology tool
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
KR20060098404A (ko) 2001-08-31 2006-09-18 캐논 가부시끼가이샤 레티클
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7440105B2 (en) 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
US7080330B1 (en) 2003-03-05 2006-07-18 Advanced Micro Devices, Inc. Concurrent measurement of critical dimension and overlay in semiconductor manufacturing
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP4993934B2 (ja) 2006-03-31 2012-08-08 Ｈｏｙａ株式会社 パターン欠陥検査方法、フォトマスクの製造方法、及び表示デバイス用基板の製造方法
JP5193700B2 (ja) 2008-06-30 2013-05-08 株式会社東芝 マスクパターンデータの生成方法およびマスクの製造方法
JP2011049285A (ja) 2009-08-26 2011-03-10 Nikon Corp マスク形状計測方法及び装置、並びに露光方法及び装置
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US8781211B2 (en) * 2011-12-22 2014-07-15 Kla-Tencor Corporation Rotational multi-layer overlay marks, apparatus, and methods
EP2620976B1 (en) * 2012-01-25 2016-07-20 Qoniac GmbH Overlay model for aligning and exposing semiconductor wafers
US8860941B2 (en) * 2012-04-27 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Tool induced shift reduction determination for overlay metrology
JP6003272B2 (ja) 2012-06-15 2016-10-05 富士通セミコンダクター株式会社 露光方法および露光装置
US9093458B2 (en) 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
KR101748515B1 (ko) * 2013-05-09 2017-06-16 가부시키가이샤 히다치 하이테크놀로지즈 중첩 계측 장치, 중첩 계측 방법 및 중첩 계측 시스템
WO2015141078A1 (ja) 2014-03-18 2015-09-24 Hoya株式会社 マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法
US9252061B2 (en) * 2014-04-02 2016-02-02 Globalfoundries Inc. Overlay mark dependent dummy fill to mitigate gate height variation
CN105225978B (zh) * 2014-06-17 2019-06-04 联华电子股份有限公司 叠对误差的校正方法
WO2016123552A1 (en) * 2015-01-30 2016-08-04 Kla-Tencor Corporation Device metrology targets and methods
US9490217B1 (en) * 2015-04-15 2016-11-08 United Microelectronics Corp. Overlay marks and semiconductor process using the overlay marks
US10062543B2 (en) 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
US9823574B2 (en) * 2015-09-29 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography alignment marks
CN108292108B (zh) 2015-11-27 2020-06-26 Asml荷兰有限公司 计量目标、方法和设备、计算机程序和光刻系统
KR102201794B1 (ko) * 2016-06-10 2021-01-13 아이엠이씨 브이제트더블유 반도체 제조 프로세스를 위한 계측 방법 및 장치
KR102640173B1 (ko) 2016-06-14 2024-02-26 삼성전자주식회사 회절 기반 오버레이 마크 및 오버레이 계측방법

Also Published As

Publication number Publication date
US20190206802A1 (en) 2019-07-04
CN109994414A (zh) 2019-07-09
US10483214B2 (en) 2019-11-19
CN109994414B (zh) 2023-07-07
TWI671586B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
US10249523B2 (en) Overlay and semiconductor process control using a wafer geometry metric
US20080227228A1 (en) Measurement of Overlay Offset in Semiconductor Processing
WO2006054459A1 (ja) 露光条件設定方法、基板処理装置およびコンピュータプログラム
US20120198404A1 (en) Defect inspection supporting apparatus and defect inspection supporting method
KR20110016824A (ko) 얼라인먼트 실행 방법
WO2013177208A1 (en) Overlay targets with orthogonal underlayer dummyfill
TWI671586B (zh) 半導體重疊結構及其製造方法
WO2022183639A1 (zh) 半导体结构的测量方法及设备
US20160110859A1 (en) Inspection method for contact by die to database
US20070067752A1 (en) Method for verifying optical proximity correction using layer versus layer comparison
CN108732869B (zh) 一种调试关键尺寸均匀性的方法
TWI512868B (zh) Image Key Dimension Measurement Calibration Method and System
CN111128829B (zh) 对准方法及校准方法
US9568842B2 (en) Overlay operation method and overlay control method
US10508900B2 (en) Three-dimensional scatterometry for measuring dielectric thickness
CN107146783B (zh) 将虚设图型用于套迭目标设计及套迭控制的方法
US20150294455A1 (en) Methods of testing pattern reliability and semiconductor devices
KR100577568B1 (ko) 오버레이 측정방법 및 그에 사용되는 오버레이 마크
US20230013886A1 (en) Measurement map configuration method and apparatus
TWI835363B (zh) 半導體晶圓、疊對偏移的處理裝置及其方法
US20220180040A1 (en) Method of detecting defective layer of semiconductor device and computing system for performing the same
TWI816738B (zh) 晶圓測量系統及使用該系統製造半導體裝置的方法
CN117637484A (zh) 半导体晶片的布局方法、晶片的检查方法及制造方法
US10437951B2 (en) Care area generation by detection optimized methodology
TW202410154A (zh) 半導體晶圓的佈局方法、晶圓的檢查方法、晶圓的製造方法