CN109983564A - 亚分辨率衬底图案化的方法 - Google Patents

亚分辨率衬底图案化的方法 Download PDF

Info

Publication number
CN109983564A
CN109983564A CN201780070924.0A CN201780070924A CN109983564A CN 109983564 A CN109983564 A CN 109983564A CN 201780070924 A CN201780070924 A CN 201780070924A CN 109983564 A CN109983564 A CN 109983564A
Authority
CN
China
Prior art keywords
thread layer
etching mask
layer
thread
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780070924.0A
Other languages
English (en)
Other versions
CN109983564B (zh
Inventor
安东·J·德维利耶
尼哈尔·莫汉蒂
杰弗里·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109983564A publication Critical patent/CN109983564A/zh
Application granted granted Critical
Publication of CN109983564B publication Critical patent/CN109983564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本文中公开的技术提供了一种用于衬底图案化的方法，该方法得到非均匀间距(混合间距)的线。技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。形成具有三种不同材料的交替线的多线层。使用一个或更多个蚀刻掩模来选择性地去除至少一条未被覆盖的线而不去除其他未被覆盖的线。利用填充材料来替换去除材料。使用蚀刻掩模以及使不同材料线的抗蚀刻性不同来执行选择性去除。

Description

亚分辨率衬底图案化的方法
相关申请的交叉引用
本申请要求于2016年11月16日提交的、题为“Method of Patterning for BackEnd of Line Trench”的美国临时专利申请第62/422,840号的权益，其全部内容通过引用并入本文。
背景技术
本公开内容涉及衬底处理，并且更具体地涉及用于使衬底图案化——包括使半导体晶片图案化——的技术。
在光刻(lithographic)工艺中收缩线宽的方法历来涉及使用更大的NA光学器件(numerical aperture，数值孔径)、更短的曝光波长或除空气以外的界面介质(例如，水浸)。随着常规光刻工艺的分辨率接近理论极限，制造商已开始转向双重图案化(DP)方法以克服光学限制。
在材料处理方法学(例如，光刻)中，产生图案化的层包括将辐射敏感材料(例如，光致抗蚀剂)的薄层涂覆到衬底的上表面。该辐射敏感材料被转换成凹凸图案(reliefpattern)，该凹凸图案可以用作将图案转移至衬底上的下层中的蚀刻掩模。辐射敏感材料的图案化通常涉及使用例如光刻系统通过调制盘(reticle)(和相关联的光学器件)将光化辐射暴露至辐射敏感材料上。然后，可以在该曝光之后使用显影溶剂去除辐射敏感材料的被辐射区域(如在正性光致抗蚀剂的情况下)或未被辐射区域(如在负性抗蚀剂的情况下)。该掩模层可以包括多个子层。
用于将辐射或光的图案曝光到衬底上的常规光刻技术具有以下各种挑战：限制暴露的特征的尺寸并且限制暴露的特征之间的间距或间隔。减轻暴露限制的一种常规技术是使用双重图案化方法以允许以比目前用常规光刻技术可能实现的间距更小的间距使较小特征图案化。
发明内容
半导体技术不断发展到更小的特征尺寸或节点，包括14纳米、7纳米、5纳米和以下的特征尺寸。制造各种元件的特征尺寸的该持续减小对用于形成特征的技术提出了越来越高的要求。可以使用“间距”的概念来描述这些特征的尺寸。间距是两个相邻重复特征中的两个相同点之间的距离。半间距则是相邻特征的相同特征之间的距离的一半。
间距减小技术(通常有些错误但常规上)被称为如通过“间距加倍”等所例示的“间距倍增”。间距减小技术可以将光刻能力扩展到超越特征尺寸限制(光学分辨率限制)。也就是说，常规的使间距倍增(更准确地，间距减小或者间距密度的倍增)特定因数涉及将目标间距减小指定因数。通常认为193nm浸没式光刻所使用的双重图案化技术是使22nm节点及更小尺寸节点图案化的最有前途的技术之一。值得注意的是，自对准间隔物双重图案化(SADP)已经被建立为间距密度加倍工艺，并且已经适用于NAND快闪存储器装置的大批量制造。此外，可以获得超精细分辨率以重复SADP步骤两次以使间距成四倍。
虽然存在增加图案密度或间距密度的若干图案化技术，但是常规图案化技术存在蚀刻特征的不良分辨率或粗糙表面的问题。因此，常规技术无法提供非常小的尺寸(20nm和更小)所需的均匀性和保真度的水平。可靠的光刻技术可以产生具有约80nm间距的特征。然而，常规的和新兴的设计规范期望制造具有小于约20nm或10nm的临界尺寸的特征。此外，利用间距密度加倍和四倍技术，可以创建亚分辨率线，但是在这些线之间进行切割或连接具有挑战性，尤其因为这种切割所需的间距和尺寸远低于常规光刻系统的能力。
本文中公开的技术提供了一种用于衬底图案化的方法，该方法得到不均匀间距(混合间距)的线。本文中的技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。
一个实施方式包括使衬底图案化的方法。在衬底的下层上形成多线层。多线层包括具有第一材料、第二材料和第三材料的交替线图案的区域。每条线具有水平厚度、垂直高度，并且跨下层水平地延伸。交替线图案的每条线从多线层的顶表面垂直地延伸至多线层的底表面。在多线层上形成第一蚀刻掩模，所述第一蚀刻掩模未覆盖交替线图案的一部分。去除多线层的第一材料的未被第一蚀刻掩模覆盖的部分。利用从多线层的顶表面垂直地延伸至多线层的底表面的填充材料替换第一材料的去除部分。去除第一蚀刻掩模，得到具有四种不同材料的多线层。可以重复该工艺以替换多线层中的相同线或不同线的其他部分。
当然，为了清楚起见，已经呈现了如本文所述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序执行。另外，尽管本文中的不同特征、技术、配置等中的每一个可以在本公开内容的不同位置中讨论，但是旨在可以彼此独立地或者彼此组合地执行每个概念。因此，可以以许多不同的方式实施和查看本发明。
注意，该发明内容部分没有详细说明本公开内容或要求保护的发明的每一个实施方式和/或递增的新颖方面。相反，本发明内容仅提供了相比于常规技术的不同实施方式和对应的新颖性的要点的初步讨论。对于本发明和实施方式的附加细节和/或可能的观点，读者参照如下进一步讨论的本公开内容的具体实施方式部分和相应的附图。
附图说明
参考结合附图考虑的下面的详细实施方式，本发明的各种实施方式的更完整的理解及其许多随附的优点将容易变得明显。附图不一定按比例绘制，而是着重于说明特征、原理和构思。
图1A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图1B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图2A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图2B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图3A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图3B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图4A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图4B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图5A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图5B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图6A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图6B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图7A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图7B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图8A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图8B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图9A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图9B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图10A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图10B是根据本文中公开的实施方式的示例衬底区段的顶视图。
图11A是根据本文中公开的实施方式的示例衬底区段的截面侧视图，以及图11B是根据本文中公开的实施方式的示例衬底区段的顶视图。
具体实施方式
本文中公开的技术提供一种用于衬底图案化的方法，该方法得到有时被称为混合间距的非均匀间距的线。本文的技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。形成多线层，其具有三种不同材料的交替线。使用一个或更多个蚀刻掩模来选择性地去除至少一条未被覆盖的线而不去除其他未被覆盖的线。利用填充材料来替换去除材料。使用蚀刻掩模以及使不同材料线的抗蚀刻性不同来执行选择性去除。
一个实施方式包括使衬底图案化的方法。该方法包括在衬底的下层上(上方)形成多线层。图1A和图1B示出了衬底105上的示例多线层150。多线层可以直接地形成在下层107上，或者形成在任何介于中间的层或界面膜或平坦化层上，例如形成在抗反射涂层(ARC)上。多线层包括具有第一材料、第二材料和第三材料的交替线图案的区域。每条线具有水平厚度、垂直高度，并且跨下层水平地延伸。交替线图案的每条线从多线层的顶表面垂直地延伸至多线层150的底表面。换句话说，线跨衬底的工作表面在水平方向上交替并且可以从顶表面进入至底表面用于线的完全蚀刻去除。
在一些实施方式中，交替线可以基本上覆盖衬底的整个表面，但是在其他替选实施方式中，仅特定区域具有交替线图案。注意，交替线可以包括直线、曲线、环形路径线等。交替线的另一个示例是一组同心圆，其中每个环均是曲线。换句话说，由于与竖直的材料堆叠相比，材料线跨衬底表面水平地交替，所以特定材料的每条线可以被各向异性地蚀刻(去除)至多线层的底表面从而露出下层。三种材料中的至少两种通过对于一种或更多种特定蚀刻剂相对于彼此具有不同的抗蚀刻性而在化学上彼此不同。
如本文中使用的，具有彼此不同的抗蚀刻性意味着存在至少一种蚀刻剂(或蚀刻剂组合)，其相比于其他材料以更大的速率蚀刻给定的一种材料。注意，可以存在以相同的速率蚀刻两种或更多种给定材料的特定的蚀刻剂，但是存在相对于其他材料更快地蚀刻包含的材料的至少一种蚀刻剂。相对于另一种材料蚀刻一种材料可以包括蚀刻一种材料而基本上没有蚀刻其他材料，或者与其他材料相比以实质上较大的速率例如蚀刻速率比为3：1、4：1、10：1等蚀刻一种材料。对于具有不同抗蚀刻性的两种材料，这通常意味着两种材料例如通过包括的特定原子元素或原子元素的排列而在化学上彼此不同。除了两种材料中的一种包括掺杂剂之外大致相同的两种材料仍然可以具有不同的抗蚀刻性。此外，具有相同原子元素但具有不同分子或晶体结构的材料也可以提供抗蚀刻性差异。
图1A和图1B示出了形成特定多线层的示例结果。第一材料、第二材料和第三材料可以对应于线“A”、“B”和“C”。注意，括号151示出了特定的交替线图案区段。该图案遵循A-B-C-B序列，然后重复该序列。因此，该图案可以继续进行A-B-C-B-A-B-C-B-A-B-C-B-A等序列。在其他实施方式中，使用A-B-A-B的交替图案，然后利用第三材料选择性地替换两种材料中的一种。注意，在该特定的多线层中，材料A可以通过在材料A的两侧具有材料B的线而与接触材料C隔离。在其他实施方式中，给定材料的半间距可以变化，使得材料C可以在某些区域中不存在或者在其他区域中较大。多线层150可以通过首先形成可以是材料A的芯轴来形成。侧壁间隔物使用作为材料B的芯轴来形成。侧壁间隔物可以通过使材料B共形沉积、然后间隔物回蚀刻以留下仅在芯轴的侧壁上的沉积物来形成。材料C或第三材料可以作为旋涂材料或外涂材料被沉积，然后通过回蚀刻、酸扩散和显影被凹入芯轴的顶表面或者以其他方式被平坦化以去除多余材料。
注意，可以使用许多不同的材料。作为非限制性示例，下层107可以是硅氮化物。这可以是记忆层、目标层或临时层，以便帮助转移至另一个下层例如金属硬掩模中。芯轴A可以是硅材料，例如非晶硅。间隔物B可以是硅氧化物。材料C可以是金属氧化物，例如钛氧化物(TiOx)。如通常已知的，可以使用各种其他材料组合，该组合提供有区别的抗蚀刻性以能够选择性地蚀刻一种或更多种材料而不蚀刻剩余材料。
现在参照图2A和图2B，在多线层上形成第一蚀刻掩模，例如蚀刻掩模141。该第一蚀刻掩模未覆盖交替线图案的一部分。为简单起见，蚀刻掩模141直接示出在多线层150上。然而，注意，附加层例如有机平坦化层、抗反射涂层可以用于光刻图案化，然后蚀刻掩模141可以包括光刻胶。然后，去除未被第一蚀刻掩模覆盖的多线层的第一材料的部分。可以经由各向异性蚀刻来执行这种去除。图2A和图2B示出了衬底105，其具有蚀刻掩模141并且使得材料A已被去除，即，材料A的未被覆盖部分(未被掩模部分)已被去除。
然后，利用填充材料替换第一材料的去除部分，该填充材料从多线层的顶表面垂直地延伸至多线层的底表面。这种去除和替换可以具有两个或更多个处理步骤。在一些实施方式中，可以执行选择性沉积，其选择性地沉积在下层107的未被覆盖部分上而不沉积在多线层的其他材料上。在其他实施方式中，例如通过旋涂沉积在衬底105上沉积材料161。这种旋涂沉积通常得到材料的外涂层或覆盖层(over burden)。图3A和图3B示出了填充第一材料的去除部分而且覆盖蚀刻掩模141的材料161。
然后，去除第一蚀刻掩模，得到具有四种不同材料的多线层。在图4A和图4B中示出了示例结果。可以通过回蚀刻或化学机械抛光或其他平坦化技术来执行这种去除。注意，多线层150现在可以具有四种不同的材料。注意，填充材料可以是与多线层中的其他线不同的材料，或者可以是与其他线之一相同的材料，例如与线B相同的材料。材料的选择可以基于特定图案化流程的设计目标。
现在参照图5A和图5B，在多线层150上形成未覆盖交替线图案的第二部分的第二蚀刻掩模例如蚀刻掩模142。然后，去除多线层的第三材料的未被第二蚀刻掩模覆盖的部分。图5A和图5B示出了材料C的一部分已被去除。可以如前所述地执行掩模形成和材料去除。
然后，利用填充材料替换第三材料的去除部分，该填充材料从多线层的顶表面垂直地延伸至多线层的底表面。可以如前所述地执行这种去除和替换。例如，材料162可以被外涂在衬底105上，然后被平坦化或者以其他方式被凹入多线层150的顶表面。图6A和图6B示出了填充第三材料的去除部分而且覆盖蚀刻掩模142的材料162。
然后，去除第二蚀刻掩模，得到具有四种或更多种不同材料的多线层。在图7A和图7B中示出了示例结果。可以通过回蚀刻或化学机械抛光或其他平坦化技术来执行这种去除。注意，多线层150现在可以具有四种不同的材料。注意，填充材料可以是与多线层中的其他线不同的材料，或者可以是与其他线之一相同的材料，例如与线B相同的材料。如果需要的话，材料161和162可以是相同的。
可以重复这种对材料线或材料线的部分的特定位置去除和替换的工艺。因此，本文中的技术提供了用于与任何自对准块技术一起使用的定制多线层。新材料至多线层中的特定位置或定制注入可以提供先进的图案化益处。利用常规的光刻技术，更容易以一定分辨率印制均匀间距的线。然而，对于许多电子设计来说，期望混合间距或不均匀间距。利用本文中的技术，可以通过首先形成均匀间距的交替线、然后对多线层的特定线或线区段的特定位置去除和替换来创建混合间距图案。在已经通过选择性去除和替换具有不同材料的线来修改初始多线层之后，然后多线层本身可以用作的蚀刻掩模用于转移至下层中，或者附加的蚀刻掩模可以在修改的多线层上/上方形成以用于蚀刻修改的多线层的选定区域。
图8A和图8B示出去除第一材料线和第三材料线之后的修改的多线层。然后，在衬底上保留的是第二种材料线以及替换材料线。然后，多线层的剩余材料可以被用来转移至下层107中，如在图9A和图9B中所示。图10A和图10B示出了已被去除的多线层。结果是第二种材料线和附加的填塞物的图案。注意，可以替换整条线或线区段以创建混合间距线的区域。例如，在一些区域中，可以去除并利用材料B替换所有的线A，得到材料A的剩余线的混合间距。还要注意，去除和替换的步骤可以执行任何次数。图11A和图11B示出了如下多线层，其具有三次替换步骤以创建包括填充163的更大的阻挡区域。
因此，在其他实施方式中，可以在多线层上形成未覆盖交替线图案的第三部分的第三蚀刻掩模。去除多线层的第一材料(或第二材料或第三材料)的未被第三蚀刻掩模覆盖的部分。然后，可以替换去除部分。因此，可以选择性地去除和替换蚀刻掩模和材料线的任何组合。此外，在形成修改的多线层之后，可以在其上形成任意数目的附加蚀刻掩模，以用于至一个或更多个下层的组合转移。例如，在形成修改的多线层之后，可以在该多线层上形成未覆盖修改的多线层的部分的蚀刻掩模。然后，可以选择性地去除修改的多线层中的一种或更多种材料。然后，修改的多线层上的蚀刻掩模与修改的多线层本身(使一种或更多种材料去除)一起形成组合蚀刻掩模。然后，该组合蚀刻掩模可以用于转移至下层，例如记忆层、目标层、硬掩模等中。
如可以理解，对于本文中的实施方式存在许多不同的图案化应用，例如其中前段制程(FEOL)、后段制程(BEOL)、存储器阵列、逻辑(logic)、三维图案化等。例如，作为半导体制造的一部分，各种凹凸图案需要调整。可以根据应用使用柱掩模或槽/孔掩模进行这些调整。块掩模通常在衬底上留下相对小的岛、台面或柱，而阻挡凹凸图案的相对小的部分被蚀刻转移至一个或更多个下层中。相比之下，槽掩模或孔掩模通常覆盖衬底表面的大部分并且在特定位置处具有相对小的开口以进行精确位置的蚀刻以便去除线的一个区段或者在该线上制作槽或者制作通孔或接触开口。
使用块掩模或柱掩模的一个挑战是图案塌陷。随着缩放增加，需要被阻挡以进行图案转移的图案部分的尺寸变得越来越小。这使得例如制作用于窄间距后段制程(BEOL)沟槽图案化诸如用于金属化的块具有挑战性。然而，本文中的技术使用定制的自对准块掩模，以便针对蚀刻选择性挑战使不可管理的覆盖要求被折衷。自对准块掩模(多线层)在材料线中被选择性地修改为色调反转图案化技术而不是最初使用柱掩模。
块图案化中的柱掩模的临界尺寸(CD)被减小至半间距的约1.5倍。在亚30nm间距下，这得到柱的亚22.5nm CD。这样小的柱具有很大的塌陷或翻转(flop-over)的可能性，这将导致器件缺陷。本文中的技术使用具有旋涂金属氧化物(MeOx)或具有相对于其他图案化材料不同的抗蚀刻性的另一种材料的自对准块工艺。因此，给定的柱掩模利用孔掩模替换，这在结构上更好并且实际上提供更高的翻转和可印刷性边缘。此外，与用于柱掩模收缩的修整技术相比，CD控制通过用于孔掩模的蚀刻收缩容易被控制。因此，本文中的技术可以分别使用两种旋涂材料用于第四颜色材料和色调反转材料。一个示例色调反转材料是旋涂玻璃(SOG)。
在前面的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及其中使用的各种部件和过程的描述。然而，应当理解，本文中的技术可以在脱离这些具体细节的其他实施方式中实施，并且这些细节是出于解释而非限制的目的。已经参照附图描述了本文中公开的实施方式。类似地，出于解释的目的，已经阐述了具体的数目、材料和配置以便提供透彻的理解。然而，可以在没有这些具体细节的情况下实施实施方式。具有基本上相同的功能构造的部件由相同的附图标记表示，因此可以省略任何冗余的描述。
已经将各种技术描述为多个离散操作以帮助理解各种实施方式。描述的顺序不应被解释为暗示这些操作必须依赖于该顺序。实际上，这些操作不需要按照呈现的顺序执行。所描述的操作可以以与所描述的实施方式不同的顺序执行。在另外的实施方式中，可以执行各种附加操作以及/或者可以省略所描述的操作。
如本文所用的“衬底”或“目标衬底”一般是指根据本发明正处理的对象。衬底可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以是例如基底衬底结构例如半导体晶片、调制盘或者在基底衬底结构上或覆盖基底衬底结构的层例如薄膜。因此，衬底不限于任何特定的基底结构、下层或覆盖层、图案化或未图案化，而是设想包括任何这样的层或基底结构，以及层和/或基底结构的任何组合。该描述可以参考特定类型的衬底，但是这仅用于说明目的。
本领域技术人员还将理解，可以存在对上述技术的操作进行的许多变型，同时仍然实现本发明的相同目的。这些变型旨在由本公开内容的范围所涵盖。因此，本发明的实施方式的前述描述不旨在是限制性的。而是，在所附权利要求书中呈现对本发明的实施方式的任何限制。

Claims (17)

1.一种使衬底图案化的方法，所述方法包括：
在衬底的下层上形成多线层，所述多线层包括具有第一材料、第二材料和第三材料的交替线图案的区域，其中，每条线具有水平厚度、垂直高度，并且跨所述下层水平地延伸，其中，所述交替线图案的每条线从所述多线层的顶表面垂直地延伸至所述多线层的底表面；
在所述多线层上形成第一蚀刻掩模，所述第一蚀刻掩模未覆盖所述交替线图案的一部分；
去除所述多线层的所述第一材料的未被所述第一蚀刻掩模覆盖的部分；
利用从所述多线层的所述顶表面垂直地延伸至所述多线层的所述底表面的填充材料替换所述第一材料的去除部分；以及
去除所述第一蚀刻掩模，得到具有四种不同的材料的所述多线层。
2.根据权利要求1所述的方法，其中，去除未被所述第一蚀刻掩模覆盖的所述多线层的所述第一材料包括执行第一蚀刻工艺，所述第一蚀刻工艺蚀刻未被覆盖的所述多线层的所述第一材料，同时所述多线层的所述第二材料和所述第三材料的未被覆盖部分保留在所述衬底上。
3.根据权利要求1所述的方法，其中，利用所述填充材料替换所述第一材料的去除部分包括：
在所述衬底上沉积所述填充材料，导致所述填充材料最初覆盖所述第一蚀刻掩模和所述多线层；以及
使所述衬底平坦化，导致所述第一蚀刻掩模被去除并且所述多线层的所述顶表面上方的所述填充材料被去除。
4.根据权利要求1所述的方法，还包括：
在所述多线层上形成第二蚀刻掩模，所述第二蚀刻掩模未覆盖所述交替线图案的第二部分；
去除所述多线层的所述第三材料的未被所述第二蚀刻掩模覆盖的部分；以及
利用从所述多线层的所述顶表面垂直地延伸至所述多线层的所述底表面的所述填充材料替换所述第三材料的去除部分。
5.根据权利要求4所述的方法，还包括：
在所述多线层上形成第三蚀刻掩模，所述第三蚀刻掩模未覆盖所述交替线图案的第三部分；
去除所述多线层的所述第一材料的未被所述第三蚀刻掩模覆盖的部分；以及
利用从所述多线层的所述顶表面垂直地延伸至所述多线层的所述底表面的所述填充材料替换所述第一材料的去除部分。
6.根据权利要求4所述的方法，还包括：
在所述多线层上形成第三蚀刻掩模，所述第三蚀刻掩模未覆盖所述交替线图案的第三部分；
去除所述多线层的所述第二材料的未被所述第三蚀刻掩模覆盖的部分；以及
利用从所述多线层的所述顶表面垂直地延伸至所述多线层的所述底表面的所述填充材料替换所述第二材料的去除部分。
7.根据权利要求1所述的方法，其中，所述第一材料、所述第二材料和所述第三材料通过对于特定蚀刻剂具有不同的抗蚀刻性而在化学上彼此不同。
8.根据权利要求1所述的方法，还包括：
去除所述多线层的所述第三材料的未被所述第一蚀刻掩模覆盖的部分；
利用从所述多线层的所述顶表面垂直地延伸至所述多线层的所述底表面的所述填充材料替换所述第三材料的去除部分。
9.根据权利要求1所述的方法，其中，所述第一材料、所述第二材料和所述第三材料的所述交替线图案形成A-B-C-B-A-B-C-B的重复序列，在所述A-B-C-B-A-B-C-B的重复序列中，材料A和材料B和材料C对于特定蚀刻剂相对于彼此具有不同的抗蚀刻性。
10.根据权利要求9所述的方法，其中，所述第二材料形成为侧壁间隔物。
11.根据权利要求1所述的方法，还包括：
从所述多线层去除所述第一材料；以及
将由所述多线层的剩余材料限定的图案转移至所述下层中。
12.根据权利要求11所述的方法，还包括：
在所述多线层上形成第四蚀刻掩模，以及
当蚀刻至所述下层中时，使用所述第四蚀刻掩模和所述多线层的剩余材料作为组合蚀刻掩模。
13.根据权利要求1所述的方法，还包括：
从所述多线层去除所述第一材料；
从所述多线层去除所述第三材料；以及
将由所述多线层的剩余材料限定的图案转移至所述下层中。
14.根据权利要求13所述的方法，还包括：
在所述多线层上形成第四蚀刻掩模，以及
当蚀刻至所述下层中时，使用所述第四蚀刻掩模和所述多线层的剩余材料作为组合蚀刻掩模。
15.根据权利要求1所述的方法，其中，所述多线层中的给定材料线的间距小于40纳米。
16.根据权利要求1所述的方法，其中，所述多线层中的给定材料线的半间距小于16纳米。
17.根据权利要求1所述的方法，其中，所述多线层导致限定具有不均匀间距的线的凹凸图案。
CN201780070924.0A 2016-11-16 2017-11-16 亚分辨率衬底图案化的方法 Active CN109983564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662422840P 2016-11-16 2016-11-16
US62/422,840 2016-11-16
PCT/US2017/062053 WO2018094073A2 (en) 2016-11-16 2017-11-16 Methods of sub-resolution substrate patterning

Publications (2)

Publication Number Publication Date
CN109983564A true CN109983564A (zh) 2019-07-05
CN109983564B CN109983564B (zh) 2023-05-02

Family

ID=62108285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780070924.0A Active CN109983564B (zh) 2016-11-16 2017-11-16 亚分辨率衬底图案化的方法

Country Status (6)

Country Link
US (1) US10083842B2 (zh)
JP (1) JP6805414B2 (zh)
KR (1) KR102230086B1 (zh)
CN (1) CN109983564B (zh)
TW (1) TWI721231B (zh)
WO (1) WO2018094073A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
WO2018118092A1 (en) 2016-12-23 2018-06-28 Intel Corporation Advanced lithography and self-assembled devices
US10867854B2 (en) 2019-01-08 2020-12-15 Tokyo Electron Limited Double plug method for tone inversion patterning

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
KR20040076113A (ko) * 2003-02-24 2004-08-31 삼성전자주식회사 반도체 기판의 형성 방법
KR20060110706A (ko) * 2005-04-21 2006-10-25 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
CN101506967A (zh) * 2006-08-29 2009-08-12 美光科技公司 包含精细间距阵列且具有交错触点的半导体装置及其设计和制造方法
CN101963755A (zh) * 2009-06-26 2011-02-02 罗门哈斯电子材料有限公司 自对准间隔物多重图形化方法
CN102067282A (zh) * 2008-06-17 2011-05-18 美光科技公司 用于形成精细间距结构的方法
WO2012119105A2 (en) * 2011-03-02 2012-09-07 Texas Instruments Incorporated Hybrid pitch-split pattern-split litrography process
CN103915332A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN104576404A (zh) * 2013-09-05 2015-04-29 迪夫泰克激光公司 一种制作半导体底板的方法及系统
CN104867816A (zh) * 2014-02-21 2015-08-26 格罗方德半导体公司 使用多重图案化制程的图案化线式特征的方法
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning
TW202201484A (zh) * 2020-03-19 2022-01-01 日商東京威力科創股份有限公司 在微電子工件的處理中euv逆圖案化的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101654048B1 (ko) * 2009-09-02 2016-09-05 삼성전자주식회사 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법
US8232210B2 (en) 2009-09-18 2012-07-31 International Business Machines Corporation Double patterning process for integrated circuit device manufacturing
NL2006655A (en) * 2010-06-28 2011-12-29 Asml Netherlands Bv Multiple patterning lithography using spacer and self-aligned assist patterns.
US8860184B2 (en) * 2011-12-29 2014-10-14 Intel Corporation Spacer assisted pitch division lithography
DE112013007056T5 (de) * 2013-06-27 2016-03-17 Intel Corporation Nicht lithographisch strukturierte Ausrichtungsunterstützungsschichten für gezielte Selbstanordnung
WO2015126812A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
US9548201B2 (en) * 2014-06-20 2017-01-17 Applied Materials, Inc. Self-aligned multiple spacer patterning schemes for advanced nanometer technology
US9490176B2 (en) * 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation
EP3062334B1 (en) * 2015-02-27 2020-08-05 IMEC vzw Method for patterning an underlying layer

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
KR20040076113A (ko) * 2003-02-24 2004-08-31 삼성전자주식회사 반도체 기판의 형성 방법
KR20060110706A (ko) * 2005-04-21 2006-10-25 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
CN101506967A (zh) * 2006-08-29 2009-08-12 美光科技公司 包含精细间距阵列且具有交错触点的半导体装置及其设计和制造方法
CN102067282A (zh) * 2008-06-17 2011-05-18 美光科技公司 用于形成精细间距结构的方法
CN101963755A (zh) * 2009-06-26 2011-02-02 罗门哈斯电子材料有限公司 自对准间隔物多重图形化方法
WO2012119105A2 (en) * 2011-03-02 2012-09-07 Texas Instruments Incorporated Hybrid pitch-split pattern-split litrography process
CN103915332A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN104576404A (zh) * 2013-09-05 2015-04-29 迪夫泰克激光公司 一种制作半导体底板的方法及系统
CN104867816A (zh) * 2014-02-21 2015-08-26 格罗方德半导体公司 使用多重图案化制程的图案化线式特征的方法
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning
TW202201484A (zh) * 2020-03-19 2022-01-01 日商東京威力科創股份有限公司 在微電子工件的處理中euv逆圖案化的方法

Also Published As

Publication number Publication date
JP6805414B2 (ja) 2020-12-23
WO2018094073A2 (en) 2018-05-24
CN109983564B (zh) 2023-05-02
JP2019537266A (ja) 2019-12-19
KR20190073585A (ko) 2019-06-26
US10083842B2 (en) 2018-09-25
US20180138051A1 (en) 2018-05-17
TW201830473A (zh) 2018-08-16
WO2018094073A3 (en) 2018-07-26
TWI721231B (zh) 2021-03-11
KR102230086B1 (ko) 2021-03-18

Similar Documents

Publication Publication Date Title
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
US10103032B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
JP6715415B2 (ja) メモリフィンパターンを形成するための方法及びシステム
CN109155238A (zh) 使用具有多种材料的层对基底进行图案化的方法
JP2018531506A6 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
CN109983564A (zh) 亚分辨率衬底图案化的方法
CN109075124A (zh) 使用具有多种材料的层对基底进行图案化的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant