CN109979992A - 势垒金属结构及势垒金属结构的制造方法 - Google Patents

势垒金属结构及势垒金属结构的制造方法 Download PDF

Info

Publication number
CN109979992A
CN109979992A CN201711451462.5A CN201711451462A CN109979992A CN 109979992 A CN109979992 A CN 109979992A CN 201711451462 A CN201711451462 A CN 201711451462A CN 109979992 A CN109979992 A CN 109979992A
Authority
CN
China
Prior art keywords
layer
metal
titanium
nitride
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711451462.5A
Other languages
English (en)
Inventor
朱家从
甘新慧
蒋正勇
张伟民
杨万青
齐从明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Microelectronics Co Ltd filed Critical Wuxi China Resources Microelectronics Co Ltd
Priority to CN201711451462.5A priority Critical patent/CN109979992A/zh
Publication of CN109979992A publication Critical patent/CN109979992A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种势垒金属结构及势垒金属结构的制造方法,包括:第一金属钛层,设于所述衬底上;金属氮化钛层,设于所述第一金属钛层上;第二金属钛层,设于所述金属氮化钛层上;铝金属层,设于所述第二金属钛层上。上述势垒金属结构,由于在金属氮化钛层和铝金属层之间设有第二金属钛层,可阻止铝金属层和金属氮化钛层在常温下反应生成氮化铝(AlN),采用湿法腐蚀时,能有效稳定金属氮化钛层的腐蚀速率,保证金属氮化钛层能被完全腐蚀掉,保证了SiC JBS器件最终的性能;该势垒金属结构支持使用湿法腐蚀,可有效解决干法刻蚀过程中带来的过刻和刻蚀完成后金属侧壁形貌较为陡直,不利于后续的钝化层覆盖的问题。

Description

势垒金属结构及势垒金属结构的制造方法
技术领域
本发明涉及半导体器件,特别是涉及一种势垒金属结构及势垒金属结构的制造方法。
背景技术
钛(Ti)是碳化硅(SiC)结势垒肖特基二极管(JBS)器件中最常用的势垒金属,在势垒合金时为防止铝(Al)迁移到钛(Ti)中还会增加一层氮化钛(TiN),这样就形成了SiC JBS器件中常见的势垒金属结构:Ti+TiN+Al。势垒金属结构淀积后,紧接着就会对势垒金属结构进行光刻和腐蚀,腐蚀工艺有干法刻蚀工艺和湿法腐蚀工艺两种,采用湿法腐蚀时,TiN层的腐蚀速率不稳定,有时甚至不能被腐蚀掉,SiC JBS器件最终的性能不能保证。因此现有的势垒金属结构的腐蚀不得不采用干法刻蚀,但是干法刻蚀只能采用定时刻蚀,无法精确控制刻蚀量,过刻时会损伤SiC晶圆的表面区域,并且干法刻蚀的金属侧壁形貌较为陡直,不利于后续的钝化层覆盖。
发明内容
基于此,有必要提供一种势垒金属结构及势垒金属结构的制造方法。
一种势垒金属结构,设于衬底上,包括:
第一金属钛层,设于所述衬底上;
金属氮化钛层,设于所述第一金属钛层上;
第二金属钛层,设于所述金属氮化钛层上;
铝金属层,设于所述第二金属钛层上。
在其中一个实施例中,所述衬底为碳化硅衬底。
在其中一个实施例中,所述第二金属钛层的厚度范围为[20nm,500nm]。
在其中一个实施例中,所述第一金属钛层的厚度范围为[100nm,500nm],所述金属氮化钛层的厚度范围为[20nm,300nm],所述铝金属层的厚度范围为[300nm,5000nm]。
在其中一个实施例中,所述铝金属层是纯铝金属层或掺杂铝金属层。
在其中一个实施例中,所述掺杂铝金属层为掺杂硅和/或铜的掺杂铝金属层,所述掺杂铝金属层中铝的摩尔分数大于95%。
另一方面,本发明还提出一种势垒金属结构的制造方法,包括:
形成第一金属钛层;
在所述第一金属钛层上形成金属氮化钛层;
在所述金属氮化钛层上形成第二金属钛层;
在所述第二金属钛层上形成铝金属层,所述第一金属钛层、金属氮化钛、第二金属钛层及铝金属层组成所述势垒金属结构;
湿法腐蚀所述势垒金属结构,形成所需的势垒金属结构图案。
在其中一个实施例中,所述形成第一金属钛层的步骤之前还包括形成碳化硅衬底的步骤,所述第一金属钛层是形成在所述碳化硅衬底上。
在其中一个实施例中,所述在所述第一金属钛层上形成金属氮化钛层的步骤包括:通过通入氮气并第一次磁控溅射钛靶的方式,在所述第一金属钛层上淀积金属氮化钛层;所述在所述金属氮化钛层上形成第二金属钛层的步骤包括:
通过第二次磁控溅射钛靶的方式,在所述金属氮化钛层上淀积第二金属钛层。
在其中一个实施例中,所述湿法腐蚀所述势垒金属结构的步骤,是使用醋酸、磷酸及硝酸的混合液腐蚀所述铝金属层,并使用氨水和双氧水的混合液腐蚀所述第一金属钛层、金属氮化钛层及第二金属钛层。
上述势垒金属结构,由于在金属氮化钛层和铝金属层之间设有第二金属钛层,可阻止铝金属层和金属氮化钛层在常温下反应生成氮化铝(AlN),采用湿法腐蚀时,能有效稳定金属氮化钛层的腐蚀速率,保证金属氮化钛层能被完全腐蚀掉,保证了SiC JBS器件最终的性能;该势垒金属结构支持使用湿法腐蚀,可有效解决干法刻蚀过程中带来的过刻和刻蚀完成后金属侧壁形貌较为陡直,不利于后续的钝化层覆盖的问题。
附图说明
图1是一实施例中势垒金属结构的结构示意图;
图2为一实施例中势垒金属结构的制造方法的流程图;
图3为一实施例中势垒金属结构的制造方法的工序示意图;
图4为一实施例中势垒金属结构的制造方法的工序示意图;
图5为一实施例中势垒金属结构的制造方法的工序示意图;
图6为一实施例中势垒金属结构的制造方法的工序示意图。
具体实施方式
图1是一实施例中势垒金属结构的结构示意图。
在本实施例中,该势垒金属结构设于衬底10上,包括:第一金属钛层20、金属氮化钛层30、第二金属钛层40、以及铝金属层50。第一金属钛层20设于肖特基二极管的衬底10上,金属氮化钛层30设于第一金属钛层上20,第二金属钛层40设于金属氮化钛层30上,铝金属层50设于第二金属钛层40上。该势垒金属结构可用于结势垒肖特基二极管(JBS)器件。
金属氮化钛层30可阻止铝金属层50的铝向第一金属钛层20中迁移,第二金属钛层40可阻止铝金属层50和金属氮化钛层30在常温下反应生成氮化铝(AlN)。氮化铝(AlN)在势垒金属结构采用湿法腐蚀的过程中不会被腐蚀掉,影响湿法腐蚀的腐蚀速率,导致腐蚀不稳定。
上述势垒金属结构,由于在金属氮化钛层30和铝金属层50之间设有第二金属钛层40,可阻止铝金属层50和金属氮化钛层30在常温下反应生成氮化铝(AlN),采用湿法腐蚀时,能有效稳定金属氮化钛层30的腐蚀速率,保证金属氮化钛层30能被完全腐蚀掉,保证了SiC JBS器件最终的性能;该势垒金属结构支持使用湿法腐蚀,可有效解决干法刻蚀过程中带来的过刻和刻蚀完成后金属侧壁形貌较为陡直,不利于后续的钝化层覆盖的问题。
在一个实施例中,衬底10可为SiC衬底,在其他实施例中,也可为硅衬底。
在一个实施例中,湿法腐蚀铝金属层50使用的腐蚀液是醋酸:磷酸:硝酸:纯水的摩尔比为16:1:1:2的混合液;湿法腐蚀第一金属钛层20、金属氮化钛层30以及第二金属钛层40使用的腐蚀液是氨水:双氧水:纯水的摩尔比为1:2:5的混合液。在其他实施例中也可以使用本领域习知的其他可以用于腐蚀铝、钛(和氮化钛)的腐蚀液来分别腐蚀铝金属层50及第一金属钛层20、金属氮化钛层30以及第二金属钛层40。
在一个实施例中,第一金属钛层20的厚度范围为[100nm,500nm]。
在一个实施例中,金属氮化钛层30的厚度范围为[20nm,300nm]。
在一个实施例中,第二金属钛层40的厚度范围为[20nm,500nm]。
在一个实施例中,铝金属层50的厚度范围为[300nm,5000nm]。
在其他实施例中,第一金属钛层20的厚度、金属氮化钛层30厚度、第二金属钛层40的厚度以及铝金属层50的厚度可根据实际需要进行调整。
在一个实施例中,铝金属层50是纯铝金属层或掺杂铝金属层,在其中一个实施例中,掺杂铝金属层为掺杂硅和/或铜的掺杂铝金属层,具体的,掺杂铝金属层可为硅掺杂铝金属层、铜掺杂铝金属层或者硅铜掺杂铝金属层,掺杂铝金属层中铝的摩尔分数大于95%,即在掺杂铝金属层中铝的含量占主要部分。
参见图2,图2为一实施例中势垒金属结构的制造方法的流程图。
在本实施例中,该势垒金属结构的制造方法包括:
S100,形成第一金属钛层。
参见图3,在衬底10上淀积形成第一金属钛层20,在一个实施例中,通过第一次磁控溅射钛靶的方式,在衬底10正面上淀积第一金属钛层20,第一金属钛层20与衬底10直接接触,第一金属钛层20的厚度范围为[100nm,500nm],在其他实施例中,厚度可根据实际需要进行调整,在其中一个实施例中,第一金属钛层20的厚度为200nm。
在一个实施例中,步骤S100之前,还包括形成碳化硅衬底的步骤,第一金属钛层20是形成在碳化硅衬底上。碳化硅材料具有优良的物理和电学特性,以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点,成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料。在其他实施例中,衬底10也可为硅衬底。
S200,在第一金属钛层上形成金属氮化钛层。
参见图4,在上述工艺的基础上,在第一金属钛层20上淀积形成金属氮化钛层30。在一个实施例中,通过在磁控溅射腔体通入氮气(N2),继续使用钛靶溅射,氮气与钛靶反应形成氮化钛后继续溅射,最后在第一金属钛层20上面形成金属氮化钛层30。金属氮化钛层30的厚度范围为[20nm,300nm],在其他实施例中,厚度可根据实际需要进行调整,在其中一个实施例中,金属氮化钛层30的厚度为50nm。
S300,在金属氮化钛层上形成第二金属钛层。
参见图5,在金属氮化钛层30上淀积形成第二金属钛层40,在一个实施例中,通过第二次磁控溅射钛靶的方式,在金属氮化钛层30上淀积第二金属钛层40。在其中一个实施例中,如果步骤S200中是通过在磁控溅射腔体通入氮气(N2)溅射钛靶来淀积形成金属氮化钛层30,该步骤中,需要关闭氮气,继续使用钛靶二次溅射,在金属氮化钛层30上淀积第二金属钛层40。钛靶二次溅射可保证下一次钛靶溅射时的靶材纯净度,即保证钛靶没有混入其他的杂质,从而不影响下一次钛靶溅射的使用。因为如果步骤S200中是通过在磁控溅射腔体通入氮气(N2)溅射钛靶来淀积形成金属氮化钛层30,那么在步骤S200完成后钛靶表层也会被氮化,而该步骤中使用钛靶二次溅射,钛靶表层被氮化的氮化层就会被消耗掉,保证下一次钛靶溅射的靶材纯净度。
在一个实施例中,第二金属钛层40的厚度范围为[20nm,500nm],在其他实施例中,厚度可根据实际需要进行调整,在其中一个实施例中,第二金属钛层40的厚度为100nm。
S400,在第二金属钛层上形成铝金属层。
参见图6,通过磁控溅射的方式,在第二金属钛层40上形成铝金属层50,第一金属钛层20、金属氮化钛层30、第二金属钛层40、以及铝金属层50组成势垒金属结构。铝金属层50是纯铝金属层或掺杂铝金属层,在其中一个实施例中,掺杂铝金属层为掺杂硅和/或铜的掺杂铝金属层,具体的,掺杂铝金属层可为硅掺杂铝金属层、铜掺杂铝金属层或者硅铜掺杂铝金属层,掺杂铝金属层中铝的摩尔分数大于95%,即在掺杂铝金属层中铝的含量占主要部分。如果铝金属层50是纯铝金属层,则通过磁控溅射纯铝靶的方式,在第二金属钛层40上形成纯铝金属层,如果铝金属层50是硅掺杂铝金属层,则通过磁控溅射硅掺杂靶的方式,在第二金属钛层40上形成硅掺杂铝金属层,以此类推。
在一个实施例中,铝金属层50的厚度范围为[300nm,5000nm],在其他实施例中,厚度可根据实际需要进行调整,在其中一个实施例中,铝金属层50的厚度为1000nm。
S500,湿法腐蚀势垒金属结构,形成所需的势垒金属结构图案。
湿法腐蚀铝金属层50使用的腐蚀液是醋酸:磷酸:硝酸:纯水的摩尔比为16:1:1:2的混合液;湿法腐蚀第一金属钛层20、金属氮化钛层30以及第二金属钛层40使用的腐蚀液是氨水:双氧水:纯水的摩尔比为1:2:5的混合液。利用腐蚀液腐蚀势垒金属结构,形成所需的势垒金属结构图案。在其他实施例中也可以使用本领域习知的其他可以用于腐蚀铝、钛(和氮化钛)的腐蚀液来分别腐蚀铝金属层50及第一金属钛层20、金属氮化钛层30以及第二金属钛层40。
上述势垒金属结构的制造方法,通过第二次磁控溅射钛靶的方式,在金属氮化钛层30上淀积形成第二金属钛层40,可阻止铝金属层50和金属氮化钛层30在常温下反应生成氮化铝(AlN),这种情况下,采用湿法腐蚀势垒金属结构,形成所需的势垒金属结构图案时,能有效稳定金属氮化钛层30的腐蚀速率,保证金属氮化钛层30能被完全腐蚀掉,保证了SiCJBS器件最终的性能,钛靶二次溅射可保证下一次钛靶溅射时的靶材纯净度,即保证钛靶没有混入其他的杂质,不影响下一次钛靶溅射的使用。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种势垒金属结构,设于衬底上,其特征在于,包括:
第一金属钛层,设于所述衬底上;
金属氮化钛层,设于所述第一金属钛层上;
第二金属钛层,设于所述金属氮化钛层上;
铝金属层,设于所述第二金属钛层上。
2.根据权利要求1所述的势垒金属结构,其特征在于,所述衬底为碳化硅衬底。
3.根据权利要求1所述的势垒金属结构,其特征在于,所述第二金属钛层的厚度范围为[20nm,500nm]。
4.根据权利要求1所述的势垒金属结构,其特征在于,所述第一金属钛层的厚度范围为[100nm,500nm],所述金属氮化钛层的厚度范围为[20nm,300nm],所述铝金属层的厚度范围为[300nm,5000nm]。
5.根据权利要求1所述的势垒金属结构,其特征在于,所述铝金属层是纯铝金属层或掺杂铝金属层。
6.根据权利要求5所述的势垒金属结构,其特征在于,所述掺杂铝金属层为掺杂硅和/或铜的掺杂铝金属层,所述掺杂铝金属层中铝的摩尔分数大于95%。
7.一种势垒金属结构的制造方法,其特征在于,包括:
形成第一金属钛层;
在所述第一金属钛层上形成金属氮化钛层;
在所述金属氮化钛层上形成第二金属钛层;
在所述第二金属钛层上形成铝金属层,所述第一金属钛层、金属氮化钛、第二金属钛层及铝金属层组成所述势垒金属结构;
湿法腐蚀所述势垒金属结构,形成所需的势垒金属结构图案。
8.根据权利要求7所述的势垒金属结构的制造方法,其特征在于,所述形成第一金属钛层的步骤之前还包括形成碳化硅衬底的步骤,所述第一金属钛层是形成在所述碳化硅衬底上。
9.根据权利要求7所述的势垒金属结构的制造方法,其特征在于,所述在所述第一金属钛层上形成金属氮化钛层的步骤包括:通过通入氮气并第一次磁控溅射钛靶的方式,在所述第一金属钛层上淀积金属氮化钛层;所述在所述金属氮化钛层上形成第二金属钛层的步骤包括:
通过第二次磁控溅射钛靶的方式,在所述金属氮化钛层上淀积第二金属钛层。
10.根据权利要求7所述的势垒金属结构的制造方法,其特征在于,所述湿法腐蚀所述势垒金属结构的步骤,是使用醋酸、磷酸及硝酸的混合液腐蚀所述铝金属层,并使用氨水和双氧水的混合液腐蚀所述第一金属钛层、金属氮化钛层及第二金属钛层。
CN201711451462.5A 2017-12-27 2017-12-27 势垒金属结构及势垒金属结构的制造方法 Pending CN109979992A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711451462.5A CN109979992A (zh) 2017-12-27 2017-12-27 势垒金属结构及势垒金属结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711451462.5A CN109979992A (zh) 2017-12-27 2017-12-27 势垒金属结构及势垒金属结构的制造方法

Publications (1)

Publication Number Publication Date
CN109979992A true CN109979992A (zh) 2019-07-05

Family

ID=67072565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711451462.5A Pending CN109979992A (zh) 2017-12-27 2017-12-27 势垒金属结构及势垒金属结构的制造方法

Country Status (1)

Country Link
CN (1) CN109979992A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629137A (zh) * 2020-05-06 2021-11-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5677238A (en) * 1996-04-29 1997-10-14 Chartered Semiconductor Manufacturing Pte Ltd Semiconductor contact metallization
US5776831A (en) * 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
CN103681277A (zh) * 2012-09-20 2014-03-26 无锡华润上华半导体有限公司 一种多层金属图形化工艺中的湿法腐蚀方法
CN103779268A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 互连结构中形成图案化金属硬掩膜的方法
US20170179267A1 (en) * 2014-04-15 2017-06-22 Rohm Co., Ltd. Semiconductor device including emitter regions and method of manufacturing the semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5776831A (en) * 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
US5677238A (en) * 1996-04-29 1997-10-14 Chartered Semiconductor Manufacturing Pte Ltd Semiconductor contact metallization
CN103681277A (zh) * 2012-09-20 2014-03-26 无锡华润上华半导体有限公司 一种多层金属图形化工艺中的湿法腐蚀方法
CN103779268A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 互连结构中形成图案化金属硬掩膜的方法
US20170179267A1 (en) * 2014-04-15 2017-06-22 Rohm Co., Ltd. Semiconductor device including emitter regions and method of manufacturing the semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629137A (zh) * 2020-05-06 2021-11-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN105405895A (zh) 一种低存储电荷快恢复二极管芯片
CN110047944A (zh) 一种低成本的tmbs器件结构及制造方法
CN108598180A (zh) 一种整流二极管及其制备方法
US20120115327A1 (en) Method of manufacturing via hole and method of manufacturing semiconductor device having via holes
US20230092543A1 (en) Silicon carbide power device with improved robustness and corresponding manufacturing process
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN109742021B (zh) 一种氮化镓基欧姆接触结构及其制备方法
CN113690132B (zh) 一种基于双层钝化精准刻蚀的双t型栅的制备方法
US20070212862A1 (en) Process for forming schottky rectifier with PtNi silicide schottky barrier
CN109979992A (zh) 势垒金属结构及势垒金属结构的制造方法
CN104599961B (zh) 一种降低氮氧化硅薄膜表面电荷的方法
CN103578942B (zh) 带有选择性截止层的碳化硅高温离子注入掩模的制造方法
CN106548941B (zh) 一种半导体器件及其制备方法
CN104393031A (zh) 一种插入层复合结构及其制作方法
CN104538302B (zh) 一种增强型hemt器件的制备方法
CN209447804U (zh) 一种半导体结构
CN103730487B (zh) 一种提高正向耐压的可控硅台面结构及其制造工艺
CN109904071A (zh) 一种基于自终止转移的大功率器件及其制备方法
CN102723268A (zh) 一种制备自对准镍硅化物的方法
CN207068860U (zh) 一种GaN MIS沟道HEMT器件
CN105428235A (zh) 一种降低GaN器件漏电流的方法
CN104282550B (zh) 肖特基二极管的制造方法
CN105870205A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
CN101916723A (zh) 一种肖特基二极管的制备方法
CN105097900A (zh) 半导体器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190705