CN109979904A - 一种多尺寸纳米颗粒混合金属膜及其制备方法 - Google Patents

一种多尺寸纳米颗粒混合金属膜及其制备方法 Download PDF

Info

Publication number
CN109979904A
CN109979904A CN201910265776.9A CN201910265776A CN109979904A CN 109979904 A CN109979904 A CN 109979904A CN 201910265776 A CN201910265776 A CN 201910265776A CN 109979904 A CN109979904 A CN 109979904A
Authority
CN
China
Prior art keywords
metal
particle
nano
sized nanostructures
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910265776.9A
Other languages
English (en)
Other versions
CN109979904B (zh
Inventor
叶怀宇
刘旭
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN201910265776.9A priority Critical patent/CN109979904B/zh
Publication of CN109979904A publication Critical patent/CN109979904A/zh
Priority to PCT/CN2019/123768 priority patent/WO2020199638A1/zh
Application granted granted Critical
Publication of CN109979904B publication Critical patent/CN109979904B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Powder Metallurgy (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)

Abstract

本发明提供一种多尺寸纳米颗粒混合膜及其制备方法，包括形成有机包覆层的有机介质材料，所述有机介质材料中配置至少两种尺寸的纳米金属颗粒；通过在大尺寸纳米金属颗粒的间隙中用物理冲击方式打入小尺寸纳米金属颗粒，实现大尺寸纳米铜颗粒间的空隙填充，所述纳米金属颗粒优选使用纳米铜材料，避免现有复合银膜高孔隙率、低热导率、高成本、与Si、SiC基芯片热失配、高电迁移率等问题，提高功率器件整体可靠性性能，同时具备易于装配的特点，可有效降低成本。

Description

一种多尺寸纳米颗粒混合金属膜及其制备方法
技术领域
本发明涉及芯片封装互连领域，更具体地涉及烧结用金属膜及其制备技术。
背景技术
在功率半导体封装领域，寻求低温工艺、高温服役、热膨胀系数相匹配、高导热导电、低成本的互连材料成为现在急需解决的问题。以焊接及引线键合的传统材料工艺存在熔点低、高温蠕变失效、引线缠绕、寄生参数等无法解决的问题，新型互连材料正从焊接向烧结技术发展。通过减小烧结颗粒的尺寸，降低烧结温度，纳米金属颗粒烧结技术已经成为功率半导体器件新型互连材料中最有前景的技术。
目前以纳米银烧结为代表的先进工艺已逐渐成为功率半导体器件封装互连的主流，国内外主要封装应用厂商已进入实用化和规模化使用中。然而纳米银烧结专利、材料、工艺及设备主要由国外厂商控制，在国内的发展受到较大限制。同时纳米银烧结技术也存在不足：1)银材料本身价格较高，限制其不能被广泛使用。2)银和SiC芯片背面材料热膨胀系数的不同，需要添加其它中间金属层提高互连性能，从而增加了工艺复杂性和成本。3)银层存在电迁移现象，不利于功率器件长期可靠应用。与纳米银近似的纳米铜颗粒可以在低温条件下熔融，烧结后熔点接近铜单质材料(1083℃)，可构筑稳定的金属互连层。其单组分金属的特性，避免了合金材料热循环效应下的服役可靠性问题，实现铜铜键合，解决芯片和基板之间热膨胀系数匹配的问题，同时避免电迁移现象导致可靠性问题。对比纳米银颗粒，有效降低互连封装的材料和加工成本。更重要的是能够从芯片封装应用领域，进一步推进“全铜化”(All copper)理念的实际应用和产业化，推动半导体产业的创新发展。
专利文献CN103262172A，其公开了一种烧结材料和烧结材料制备的薄层，以及该材料的附着方法，薄层是由金属粉末、焊膏、粘合剂和溶剂组成。其中金属粉末包括金、钯、银、铜、铝、银钯合金或者金钯合金，可进一步包括一种或更多的功能性添加物。金属粉末包括纳米颗粒。金属粉末被适用到基片上，对基片上的材料进行干燥形成薄层。基片材料包括聚酯纤维，该现有技术的缺点在于基片上的纳米金属层成分尺寸单一，由此造成烧结后孔隙率较大，导电导热效果差等后果。
专利文献CN105492198A，其公开了一种用于电气部件和机械部件的复合和多层银膜，其中在可烧结银层中加入了增强颗粒或纤维，以提高其强度。然而该现有技术的问题的多层银膜的纳米银烧结材料存在诸多不足：1)银材料本身价格较高，限制其不能被广泛使用。2)银和SiC芯片背面材料热膨胀系数的不同，需要添加其它中间金属层提高互连性能，从而增加了工艺复杂性和成本。3)银层存在电迁移现象，不利于功率器件长期可靠应用。
专利文献CN107705869A，其公开了一种导电材料、打印墨水以及导电结构的制备方法。该导电材料是由多个导电金属纳米片和填充在所述多个导电金属纳米片之间的间隙中的导电金属纳米颗粒制成，可以提高烧接后致密度。然而，一方面该文献所述材料混合是在墨水制备之前，在后续保存中，纳米颗粒有团聚风险。
本发明解决的技术问题在于提供一种多尺寸纳米颗粒混合金属膜的快速、高效、简易的制备方法。利用金属膜可省略在应用端印刷干燥、步骤，直接用于电气互连的可烧结；由该方法制备的金属膜，可以方便准确的控制大小尺寸纳米铜颗粒混合比例，避免现有复合金属膜高孔隙率、低热导率、高成本、与Si基芯片热失配、高电迁移率等问题，提高功率器件整体可靠性性能，同时具备易于装配、低烧结温度的特点，可有效降低成本。
发明内容
本发明提供一种多尺寸纳米颗粒混合金属膜，包括：
有机介质材料，形成有机包覆层；
所述有机介质材料中配置至少两种尺寸的纳米金属颗粒；
用物理冲击方式将小尺寸纳米金属颗粒打入大尺寸纳米金属颗粒的空隙，通过设定物理冲击参数控制打入的小尺寸纳米金属颗粒量。
优选的，所述物理冲击方式为：施加在小尺寸纳米金属颗粒上的电场、磁场、气流或其组合。
优选的，所述纳米金属颗粒的金属为金、钯、银、铜、铝、银钯合金、金钯合金、铜银合金、铜银镍合金或铜铝合金。
优选的，所述纳米金属颗粒的金属膜为纳米铜膜。
优选的，所述大尺寸纳米金属颗粒是颗粒直径在1nm<D<10um的纳米金属铜颗粒，所述小尺寸纳米金属颗粒是颗粒直径在0.5nm<d<20nm的小尺寸纳米金属铜颗粒。
优选的，所述金属膜烧结前厚度为10微米至200微米。
优选的，所述大尺寸纳米金属颗粒和所述小尺寸纳米金属颗粒的形状是球型、纤维状、片状、雪花状和/或线状。
优选的，所述金属膜还包括支撑基材，其中支撑基材包括有机硅涂覆的聚酯纤维、陶瓷、玻璃和/或金属材料；
所述支撑基材包括带式、片式、板式结构；
所述带式支撑基材，在制备好金属膜后，可以收纳为成一卷。
优选的，所述支撑基材和纳米颗粒接触的一面具有有机硅涂覆。
优选的，介质材料包括有机溶剂、助焊剂、焊膏、和/或粘合剂。
一种单层多尺寸纳米颗粒混合金属膜制备方法，包括：
步骤1：配置大尺寸纳米金属溶液；
步骤2：通过上述大尺寸纳米金属溶液制备大尺寸纳米金属膏；
步骤3：将所述大尺寸纳米金属膏适用到支撑基材上，通过干燥所述金属膏在所述支撑基材上形成大尺寸纳米金属膜；
步骤4：利用物理法纳米粒子发生器制备小尺寸纳米金属颗粒；
步骤5：利用电场、磁场或气流给小尺寸纳米金属颗粒赋予动能，以物理冲击方式将小尺寸纳米金属颗粒打入所述大尺寸纳米金属膜，填充大尺寸纳米金属颗粒之间的间隙，形成单层多尺寸纳米颗粒混合金属膜。
优选的，所述纳米金属膏为通过离心、沉淀、分离、洗涤、干燥步骤制备。
优选的，所述纳米金属颗粒的金属为金、钯、银、铜、铝、银钯合金、金钯合金、铜银合金、铜银镍合金或铜铝合金。
优选的，所述的纳米金属颗粒的形状包括球型、纤维状、雪花状、片状和/或线状。
优选的，所述金属膏通过100-150℃，10-25分钟的干燥，在所述支撑基材上形成金属膜。
优选的，所述支撑基材包括有机硅涂覆的聚酯纤维、陶瓷、玻璃和/或金属材料。
优选的，所述金属膏通过丝网印制、涂覆、或喷涂方法适用到支撑基材上。
优选的，所述大尺寸纳米金属颗粒直径1nm<D<10um，所述小尺寸纳米金属颗粒直径0.5nm<d<20nm。
通过本发明上述技术方案，可以至少实现下列所述一点益处：
1)烧结后提升金属层致密性、降低孔隙率；
2)同时小尺寸纳米金属颗粒的混入可以拉低材料平均粒度，进一步降低烧结温度；
3)本发明的铜膜能够使用含有有机包覆层的纳米铜材料代替纳米银材料制备烧结膜，进一步降低成本。
4)使用带式存储纳米金属膜，在使用时可以按需求取用并裁剪，降低了操作复杂度。
附图说明
图1为本发明的纳米铜薄膜的透视图。
图2为本发明的铜膜制备流程。
附图标记：有机介质材料1，大尺寸纳米金属颗粒2，小尺寸纳米金属颗粒3，支撑层材料4，纳米铜溶液5；纳米铜膏6；印刷丝网7；印刷刮刀8；纳米粒子发生器9；磁线圈10。
具体实施方式
下面详细说明本发明的具体实施，有必要在此指出的是，以下实施只是用于本发明的进一步说明，不能理解为对本发明保护范围的限制，该领域技术熟练人员根据上述本发明内容对本发明做出的一些非本质的改进和调整，仍然属于本发明的保护范围。
本发明提供了一种单层多尺寸纳米颗粒混合金属膜及其制备方法，其中本发明的多尺寸纳米颗粒混合金属膜如图1所示，包括：
有机介质材料1，形成有机包覆层；
所述有机介质材料中配置至少两种尺寸的纳米金属混合物；通过在大尺寸纳米金属颗粒2的间隙中打入小尺寸纳米金属颗粒3，实现了空隙填充，所述大尺寸纳米金属颗粒是指颗粒直径在1nm<D<10um的纳米金属铜颗粒，所述小尺寸纳米金属颗粒是颗粒直径在0.5nm<d<20nm的小尺寸纳米金属铜颗粒。其中必要条件是D>d。上述金属颗粒尺寸的设计达到在烧结后提升金属层致密性、降低孔隙率的效果，是其他直径尺寸的纳米金属颗粒组合所不能达到的。
优选地，纳米金属混合物是纳米铜混合物，形成单层多尺寸纳米铜颗粒混合的铜膜，使用纳米铜材料制备铜膜，具有降低成本、有效避免纳米银膜烧结后高电子迁移、降低与芯片热失配的效果。与纳米银近似的纳米铜颗粒可以在低温条件下熔融，烧结后熔点接近铜单质材料(1083℃)，可构筑稳定的金属互连层。其单组分金属的特性，避免了合金材料热循环效应下的服役可靠性问题，实现铜铜键合，用纳米铜替代现有技术中的纳米银能够解决芯片和基板之间热膨胀系数匹配的问题，同时避免电迁移现象导致可靠性问题。对比纳米银颗粒，有效降低互连封装的材料和加工成本。由纳米铜粉体、膏体制成的烧结用纳米铜膜，在具备铜材料的优良特性同时，也同时具备金属烧结膜的便携性、易成型性等特点。
不同尺寸纳米金属混合物为不同尺寸的纳米铜；所述至少两种尺寸的纳米金属混合物包括大尺寸纳米金属铜颗粒和小尺寸纳米金属铜颗粒，所述大尺寸铜颗粒的缝隙中填充小尺寸纳米铜颗粒。通过在大尺寸纳米铜颗粒的间隙中打入小尺寸纳米铜颗粒，形成了通过小尺寸纳米铜颗粒填充大尺寸纳米铜颗粒的间隙的效果，从而达到在烧结后提升金属层致密性、提升导电导热率、降低孔隙率的效果。
所述铜膜还包括支撑基材4，其中支撑基材包括聚酯纤维、陶瓷、玻璃和/或金属材料。
至少两种尺寸的纳米金属混合物的所述尺寸数量可以为两种、三种或四种。
介质材料包括有机溶剂、助焊剂、焊膏、和/或粘合剂。
其中所述的纳米金属颗粒是多种形状的，包括球型、纤维、雪花状以及线状。
本发明的一种单层多尺寸纳米颗粒混合金属膜制备方法，其流程步骤如图2所示，具体地，
1)在罐中混合0至5wt.％的树脂或聚合物、0至1wt.％的成膜剂和30wt.％溶剂混合物以得到均匀溶液；
2)将0至2wt.％润湿剂、0至2wt.％有机过氧化物添加至所述均匀溶液，然后添加90wt.％的由大尺寸纳米铜颗粒构成的大尺寸(D50＝10um)金属粉末，并且使用轨道式混合器进行混合，支撑纳米铜溶液5；
3)在混合后，在研磨机中研磨混合物，持续几分钟以获得均匀的纳米铜膏6；
4)将所述铜膏6适用到支撑基材上4；
5)所述铜膏6通过在130℃，10-15分钟的干燥，在所述支撑基材4上形成铜膜；
6)利用物理法纳米粒子发生器9制备小尺寸(D50＝50nm)纳米铜颗粒；
7)通过保护性氮气气流给小尺寸纳米铜颗粒3赋予动能，使小尺寸纳米铜颗粒3以物理冲击方式以图2中打入所述铜膜，使其填充大尺寸纳米铜颗粒的间隙，形成单层多尺寸纳米颗粒混合铜膜。
测试结果表明，利用所述方法制备的混合纳米铜膜，烧接后孔隙率小于20％，导热率大于100(W/mK)，剪切应力大于15MPa。在至少某些测试结果中，在-40到150℃的温度条件下，在1000次的热循环之后，剪切应力仍然大于10MPa。
表1本发明与现有技术获得的纳米金属膜的相关性能对比如下：
封装领域通过化学方法制备的纳米金属颗粒直径通常在30nm以上，难以实现20nm以下甚至1nm以下粒径的纳米金属颗粒制备及后续的稳定留存。此外，采用化学制备方法制备的纳米金属颗粒，尽管对操作及环境严格控制，其同批次制备的粒径范围依然存在分布集中性差，离散程度大的技术问题，这将不同程度的影响金属膜的烧结后性能。本发明采用的物理法制备纳米金属粒径范围为0-20nm，为克服化学方法制备的粒径尺寸上的限制带来的烧结性能上的瓶颈，将物理法制备的小尺寸金属纳米金属颗粒与化学法制备的大尺寸金属颗粒结合，在90um的烧结厚度下，实现如上表所示的高热导率电导率，高剪切力的技术突破。
本发明的纳米金属颗粒的较大和较小颗粒的尺寸的具体选择，使得小尺寸纳米金属颗粒在大尺寸纳米金属颗粒的间隙的填补效果好，致密性显著提升。上述金属颗粒尺寸的设计达到在烧结后提升金属层致密性、降低孔隙率的效果，是其他直径尺寸的纳米金属颗粒组合所不能达到的。此外，小尺寸纳米金属颗粒的混入可以拉低材料平均粒度，进一步降低烧结温度。
尽管为了说明的目的，已描述了本发明的示例性实施方式，但是本领域的技术人员将理解，不脱离所附权利要求中公开的发明的范围和精神的情况下，可以在形式和细节上进行各种修改、添加和替换等的改变，而所有这些改变都应属于本发明所附权利要求的保护范围，并且本发明要求保护的产品各个部门和方法中的各个步骤，可以以任意组合的形式组合在一起。因此，对本发明中所公开的实施方式的描述并非为了限制本发明的范围，而是用于描述本发明。相应地，本发明的范围不受以上实施方式的限制，而是由权利要求或其等同物进行限定。

Claims (18)

1.一种多尺寸纳米颗粒混合金属膜，其特征在于，包括：
有机介质材料，形成有机包覆层；
所述有机介质材料中配置至少两种尺寸的纳米金属颗粒；
用物理冲击方式将小尺寸纳米金属颗粒打入大尺寸纳米金属颗粒的空隙，通过设定物理冲击参数控制打入的小尺寸纳米金属颗粒量。
2.如权利要求1所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述物理冲击方式为施加在小尺寸纳米金属颗粒上的电场、磁场、气流或其组合。
3.如权利要求1所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述纳米金属颗粒的金属为金、钯、银、铜、铝、银钯合金、金钯合金、铜银合金、铜铝合金或铜银镍合金。
4.如权利要求1所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述纳米金属颗粒的金属膜为纳米铜膜。
5.如权利要求1所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述大尺寸纳米金属颗粒是颗粒直径在1nm<D<10um的纳米金属铜颗粒，所述小尺寸纳米金属颗粒是颗粒直径在0.5nm<d<20nm的小尺寸纳米金属铜颗粒。
6.如权利要求1所述的多尺寸纳米颗粒混合金属膜，其特征在于，所述金属膜烧结前厚度为10微米至200微米。
7.如权利要求1所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述大尺寸纳米金属颗粒和所述小尺寸纳米金属颗粒的形状是球型、纤维状、雪花状、片状和/或线状。
8.如权利要求1至3任一项所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述金属膜还包括支撑基材，其中支撑基材材质为聚酯纤维、陶瓷、玻璃和/或金属材料或其组合；
所述支撑基材包括线式、带式、片式、板式结构；
所述线式或带式支撑基材，在制备好金属膜后，收纳为成一卷。
9.如权利要求8任一项所述的多尺寸纳米颗粒混合金属膜，其特征在于：所述支撑基材和纳米颗粒接触的一面具有有机硅涂覆。
10.如权利要求1至3任一项所述的多尺寸纳米颗粒混合金属膜，其特征在于：有机介质材料包括有机溶剂、助焊剂、焊膏、和/或粘合剂。
11.一种多尺寸纳米颗粒混合金属膜制备方法，其特征在于，包括：
步骤1：配置大尺寸纳米金属溶液；
步骤2：通过上述大尺寸纳米金属溶液制备大尺寸纳米金属膏；
步骤3：将所述大尺寸纳米金属膏适用到支撑基材上，通过干燥所述金属膏在所述支撑基材上形成大尺寸纳米金属膜；
步骤4：利用物理法纳米粒子发生器制备小尺寸纳米金属颗粒；
步骤5：利用电场、磁场或气流给小尺寸纳米金属颗粒赋予动能，以物理冲击方式将小尺寸纳米金属颗粒打入所述大尺寸纳米金属膜，填充大尺寸纳米金属颗粒之间的间隙，形成多尺寸纳米颗粒混合金属膜。
12.如权利要求11所述的多尺寸纳米颗粒混合的金属膜制备方法，其特征在于，所述纳米金属膏为通过离心、沉淀、分离、洗涤、干燥步骤制备。
13.如权利要求11所述的多尺寸纳米颗粒混合金属膜制备方法，其特征在于：所述纳米金属颗粒的金属为金、钯、银、铜、铝、银钯合金、金钯合金、铜银合金、铜银镍合金或铜铝合金。
14.如权利要求11所述的多尺寸纳米颗粒混合金属膜制备方法，其特征在于：
所述的纳米金属颗粒的形状包括球型、纤维状、雪花状、片状和/或线状。
15.如权利要求11所述的多尺寸纳米颗粒混合金属膜制备方法，其特征在于：所述金属膏通过100-150℃，10-25分钟的干燥，在所述支撑基材上形成金属膜。
16.如权利要求11所述的多尺寸纳米颗粒混合金属膜制备方法，其特征在于：所述支撑基材包括有机硅涂覆的聚酯纤维、陶瓷、玻璃和/或金属材料。
17.如权利要求11所述的多尺寸纳米颗粒混合金属膜制备方法，其特征在于：所述金属膏通过丝网印制、涂覆或喷涂方法适用到支撑基材上。
18.如权利要求11至17任一项所述的金属膜制备方法，其特征在于：所述大尺寸纳米金属颗粒直径1nm<D<10um，所述小尺寸纳米金属颗粒直径0.5nm<d<20nm。
CN201910265776.9A 2019-04-03 2019-04-03 一种多尺寸纳米颗粒混合金属膜及其制备方法 Expired - Fee Related CN109979904B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910265776.9A CN109979904B (zh) 2019-04-03 2019-04-03 一种多尺寸纳米颗粒混合金属膜及其制备方法
PCT/CN2019/123768 WO2020199638A1 (zh) 2019-04-03 2019-12-06 一种多尺寸纳米颗粒混合金属膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910265776.9A CN109979904B (zh) 2019-04-03 2019-04-03 一种多尺寸纳米颗粒混合金属膜及其制备方法

Publications (2)

Publication Number Publication Date
CN109979904A true CN109979904A (zh) 2019-07-05
CN109979904B CN109979904B (zh) 2021-06-22

Family

ID=67082672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910265776.9A Expired - Fee Related CN109979904B (zh) 2019-04-03 2019-04-03 一种多尺寸纳米颗粒混合金属膜及其制备方法

Country Status (2)

Country Link
CN (1) CN109979904B (zh)
WO (1) WO2020199638A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111558728A (zh) * 2020-05-13 2020-08-21 哈尔滨工业大学(深圳)(哈尔滨工业大学深圳科技创新研究院) 一种多尺寸复合的纳米银膏及其制备方法
CN111618475A (zh) * 2020-06-04 2020-09-04 重庆大学 焊膏材料、焊膏材料的制备方法和电子元件的封装方法
WO2020199638A1 (zh) * 2019-04-03 2020-10-08 深圳第三代半导体研究院 一种多尺寸纳米颗粒混合金属膜及其制备方法
CN111843287A (zh) * 2020-07-27 2020-10-30 中国科学院深圳先进技术研究院 纳米银焊膏及其制备方法和应用
CN112475662A (zh) * 2020-11-18 2021-03-12 中国科学院深圳先进技术研究院 纳米银焊膏及其制备方法和在芯片封装互连结构中的应用
CN112969309A (zh) * 2020-08-28 2021-06-15 重庆康佳光电技术研究院有限公司 电路板与发光器件的焊接方法、显示模组、面板及焊料
CN113416332A (zh) * 2021-06-23 2021-09-21 青岛科技大学 一种电场辅助下高导热三相复合膜的制备方法
CN114101661A (zh) * 2021-11-25 2022-03-01 重庆大学 一种填充有微纳米金属颗粒的混合浆料的制备方法及其产品和应用
CN115229179A (zh) * 2022-06-22 2022-10-25 广东工业大学 一种高性能复合材料及其制备方法和应用
CN115261747A (zh) * 2021-04-29 2022-11-01 苏州铜宝锐新材料有限公司 粉末冶金复合功能材料、其制作方法及应用
CN115401196A (zh) * 2021-05-28 2022-11-29 季华实验室 一种双金属材料及其制备方法和双金属膏体和互连方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114473110B (zh) * 2022-02-28 2024-01-26 深圳先进电子材料国际创新研究院 一种抗电迁移抗氧化的焊膏及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102251241A (zh) * 2011-06-24 2011-11-23 江苏大学 一种激光冲击波诱导的微纳米颗粒植入的方法和装置
CN106169318A (zh) * 2015-05-22 2016-11-30 川锡科研有限公司 导电膏组合物、导电结构及其形成方法
CN107705869A (zh) * 2017-09-30 2018-02-16 京东方科技集团股份有限公司 导电材料、打印墨水以及导电结构的制备方法
CN108766891A (zh) * 2010-11-03 2018-11-06 阿尔发装配解决方案有限公司 烧结材料及使用该材料的附着方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070131912A1 (en) * 2005-07-08 2007-06-14 Simone Davide L Electrically conductive adhesives
JP2007180059A (ja) * 2005-12-26 2007-07-12 Toshiba Corp 光半導体装置とその製造方法
US10046418B2 (en) * 2010-03-18 2018-08-14 Furukawa Electric Co., Ltd. Electrically conductive paste, and electrically conducive connection member produced using the paste
US10096396B2 (en) * 2014-08-25 2018-10-09 The Boeing Company Composite materials with improved electrical conductivity and methods of manufacture thereof
CN104575658A (zh) * 2014-12-24 2015-04-29 中山大学 一种磁场及其磁性纳米线在透明导电薄膜中的应用及其透明导电膜和制备方法
CN106118539B (zh) * 2016-07-07 2018-06-29 深圳先进技术研究院 一种掺杂银纳米颗粒的导电银胶及其制备方法与应用
CN109979904B (zh) * 2019-04-03 2021-06-22 深圳第三代半导体研究院 一种多尺寸纳米颗粒混合金属膜及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766891A (zh) * 2010-11-03 2018-11-06 阿尔发装配解决方案有限公司 烧结材料及使用该材料的附着方法
CN102251241A (zh) * 2011-06-24 2011-11-23 江苏大学 一种激光冲击波诱导的微纳米颗粒植入的方法和装置
CN106169318A (zh) * 2015-05-22 2016-11-30 川锡科研有限公司 导电膏组合物、导电结构及其形成方法
CN107705869A (zh) * 2017-09-30 2018-02-16 京东方科技集团股份有限公司 导电材料、打印墨水以及导电结构的制备方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020199638A1 (zh) * 2019-04-03 2020-10-08 深圳第三代半导体研究院 一种多尺寸纳米颗粒混合金属膜及其制备方法
CN111558728A (zh) * 2020-05-13 2020-08-21 哈尔滨工业大学(深圳)(哈尔滨工业大学深圳科技创新研究院) 一种多尺寸复合的纳米银膏及其制备方法
CN111618475A (zh) * 2020-06-04 2020-09-04 重庆大学 焊膏材料、焊膏材料的制备方法和电子元件的封装方法
CN111843287A (zh) * 2020-07-27 2020-10-30 中国科学院深圳先进技术研究院 纳米银焊膏及其制备方法和应用
CN112969309A (zh) * 2020-08-28 2021-06-15 重庆康佳光电技术研究院有限公司 电路板与发光器件的焊接方法、显示模组、面板及焊料
CN112969309B (zh) * 2020-08-28 2022-04-19 重庆康佳光电技术研究院有限公司 电路板与发光器件的焊接方法、显示模组、面板及焊料
CN112475662A (zh) * 2020-11-18 2021-03-12 中国科学院深圳先进技术研究院 纳米银焊膏及其制备方法和在芯片封装互连结构中的应用
CN115261747B (zh) * 2021-04-29 2023-08-22 苏州铜宝锐新材料有限公司 粉末冶金复合功能材料、其制作方法及应用
CN115261747A (zh) * 2021-04-29 2022-11-01 苏州铜宝锐新材料有限公司 粉末冶金复合功能材料、其制作方法及应用
CN115401196A (zh) * 2021-05-28 2022-11-29 季华实验室 一种双金属材料及其制备方法和双金属膏体和互连方法
CN115401196B (zh) * 2021-05-28 2023-11-07 季华实验室 一种双金属材料及其制备方法和双金属膏体和互连方法
CN113416332A (zh) * 2021-06-23 2021-09-21 青岛科技大学 一种电场辅助下高导热三相复合膜的制备方法
CN114101661A (zh) * 2021-11-25 2022-03-01 重庆大学 一种填充有微纳米金属颗粒的混合浆料的制备方法及其产品和应用
CN115229179A (zh) * 2022-06-22 2022-10-25 广东工业大学 一种高性能复合材料及其制备方法和应用

Also Published As

Publication number Publication date
WO2020199638A1 (zh) 2020-10-08
CN109979904B (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN109979904A (zh) 一种多尺寸纳米颗粒混合金属膜及其制备方法
CN109935563A (zh) 一种多尺寸混合纳米颗粒膏体及其制备方法
CN108526751B (zh) 一种可用于无压烧结的微纳米混合焊膏及其制备方法
CN108129841B (zh) 一种液态金属绝缘导热材料及其制备方法
CN102290117B (zh) 一种低温烧结纳米银浆及其制备方法
CN105127609B (zh) 铜/银核壳纳米颗粒低温烧结复合焊膏及其制备方法
CN108192576A (zh) 一种液态金属热界面材料及其制备方法和应用
CN109926577A (zh) 一种可低温而高密度烧结的铜膏
CN109332939B (zh) 一种单相纳米银铜合金固溶体焊膏及其制备方法
CN109967747A (zh) 一种多层金属膜及其制备方法
CN110549039B (zh) 一种碳纳米管/纳米银焊膏导热材料及其制备方法
CN112625657B (zh) 导热体、导热材料和半导体器件的封装结构
CN113675159A (zh) 一种基于液态金属浸润的内封装自适应型均温热界面及其制备方法和应用
CN104668551A (zh) 一种用作热界面材料的双峰分布纳米银膏及其制备方法
CN109979639A (zh) 一种纳米芯片封装用混合型导电银浆
CN107396466A (zh) 电子浆料及其制备方法、厚膜电路芯片热源及其制备方法
CN103579482B (zh) 碲化铋基热电发电元件及其制备方法
CN109887638A (zh) 纳米银颗粒与镀银碳化硅颗粒混合的多尺度纳米银浆及其制备方法
CN109979905A (zh) 一种纳米金属膜预制模块及其制备方法
CN105679725A (zh) 一种用于激光显示的散热装置及其制备方法
Ju et al. Synthesis of Sn nanoparticles and their size effect on the melting point
Liu et al. Laser sintering mechanism and shear performance of Cu–Ag–Cu joints with mixed bimodal size Ag nanoparticles
CN207783390U (zh) 电子装置的发热组件的散热结构
Lai et al. Study on the interconnect performance of multicomponent paste for 3rd generation semiconductor packaging
Takemasa et al. Improved thermal cycling reliability of Ag sinter joining by optimized chip mounting speed and push depth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230426

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: Taizhou building, 1088 Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen, Guangdong 518051

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210622