CN109935565A - 一种带散热四引脚的集成电路封装结构 - Google Patents
一种带散热四引脚的集成电路封装结构 Download PDFInfo
- Publication number
- CN109935565A CN109935565A CN201910242566.8A CN201910242566A CN109935565A CN 109935565 A CN109935565 A CN 109935565A CN 201910242566 A CN201910242566 A CN 201910242566A CN 109935565 A CN109935565 A CN 109935565A
- Authority
- CN
- China
- Prior art keywords
- pins
- integrated circuit
- pin
- circuit package
- dao
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 title abstract description 12
- 239000004033 plastic Substances 0.000 claims abstract description 15
- 229920003023 plastic Polymers 0.000 claims abstract description 15
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 claims abstract description 13
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 claims abstract description 13
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 claims abstract description 11
- 102100026114 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 1 Human genes 0.000 claims abstract description 11
- 101150087393 PIN3 gene Proteins 0.000 claims abstract description 9
- 108010037490 Peptidyl-Prolyl Cis-Trans Isomerase NIMA-Interacting 4 Proteins 0.000 claims abstract description 3
- 102100031653 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Human genes 0.000 claims abstract description 3
- 238000004806 packaging method and process Methods 0.000 claims description 8
- 238000004513 sizing Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 210000003205 muscle Anatomy 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 8
- 239000005022 packaging material Substances 0.000 abstract description 6
- 238000013021 overheating Methods 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000001746 injection moulding Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Abstract
本发明提供的一种带散热四引脚的集成电路封装结构，包括由基岛、引线脚、散热引脚、塑封体构成的包封结构。该封装结构可用来封装三到四个端口的器件。PIN1与PIN2之间、PIN1和PIN2和PIN4与基岛之间设计均留有间距，提高其耐压能力；PIN3与基岛相连，设计引脚宽度加宽，既可以方便打地线，又能将芯片工作时产生的热量通过露在外面的PIN3管脚散发出去，防止芯片过热而烧坏。框架的每条流道可以注塑左右各4个引线框单元，提高了塑封料利用率。
Description
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种带散热四引脚的集成电路封装结构。
背景技术
芯片封装，是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，不仅起到安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。随着智能产品和可穿戴设备向更小、更薄、更轻的方向发展，芯片的制造工艺也不断从微米级向纳米级发展，但芯片制造的工艺尺寸越往下发展越困难，目前最先进的10纳米工艺已经快要接近设备所能达到的极限了，设备要想做得更小、更薄、更轻，只能从封装技术上寻找突破口。
目前的贴片封装SOP&SSOP不论是从脚间距还是产品厚度来说，都已经逐渐无法满足更小芯片对信号传输速度、抗干扰能力、散热性能的需要，必须要开发更小尺寸更薄的贴片封装形式，本发明正是为了达到这个目的提出的。
发明内容
(一)解决的技术问题
为了适应更小尺寸芯片对信号传输速度、抗干扰能力、散热性能的更高要求，本发明提出了一种新的封装结构，以下介绍其中比较特殊的一种带散热四引脚的封装结构，我们将其命名为Score4L(Score是公司名称缩写，4L表示有4个引脚。以下为方便表述，将“一种带散热四引脚的集成电路封装结构”简称为“Score4L”封装结构)。
(二)技术方案
为解决上述技术问题，本发明采用以下技术方案：
一种Score4L封装结构，其每一个引线框单元包含1个用来安放芯片的矩形基岛、若干个分布在基岛上下平行两侧的内外引线脚。芯片和内引线脚之间通过焊线连接，芯片和四个内引线脚之间通过焊线连接，四个引线脚包括与基岛一侧相连的两个窄引脚以及与基岛另一侧相连的一个窄引脚和宽引脚，芯片、引线脚、焊线最终在塑封时被塑封料包裹起来形成方形的塑封体结构。所述塑封体长宽均为2.60±0.10mm，塑封体厚度为0.95±0.10mm，成型后包含引线脚的整体跨度为4.00±0.10mm。
所述相邻引线框单元通过从基岛两侧延伸出的吊筋连到框架主体上，一起构成支撑结构。
所述Score4L引线框单元中，PIN1与PIN2之间、PIN1和PIN2和PIN4与基岛之间留有0.20mm的间距，且内引脚设计为“L”字形状。PIN3与基岛相连且加大了引脚宽度。基岛和内引线脚的焊线区域增加精压处理。
所述Score4L封装结构，其特征在于：引线框架的每条塑封流道左右经过注胶口注塑各4个引线框单元。
所述Score4L封装结构单元的特征还在于：框架尺寸为70.00mm*238.60mm。
与现有的SOP和SSOP封装技术相比，本发明提供的封装结构具有以下效益：
1)引脚数量为4个，适合封装三到四个端口器件；或是封装一些原本采用SOP和SSOP8封装，但焊线管脚数很少的集成电路。
2)PIN1与PIN2之间留有0.20mm的间距，减小了引脚之间由于间距太近造成放电击穿的风险；同时PIN1与PIN2的内引脚设计为“L”字形状，增加塑封料与管脚的结合力，防止切筋时管脚根部受外力拉扯松动。
3)PIN3与基岛相连且引脚宽度由0.33mm增加到0.844mm，既可以方便打地线，又能将芯片工作时产生的热量通过露在外面的管脚散发出去，防止芯片过热而烧坏。
4)基岛和内引线脚的焊线区域增加精压处理，提高打线区域的平整度，更有利于焊线。
5)框架的每条塑封流道注塑左右经过注胶口注塑各4个引线框单元，提高注塑塑封料利用率。
6)框架尺寸为70.00mm*238.60mm设计结构(可容放704个引线框单元)，比传统的SOP设计(可容放256个引线框单元)和SSOP结构设计(可容放70个引线框单元)容放引线框单元密度更高，最大化铜带利用率。
7)地线可以直接打在基岛的精压区域上，缩短了地线的长度，减小了打线难度，也更加安全可靠。
8)基岛处设计圆弧锁孔，增加扣模能力，防止塑封体与基岛分离，提高产品可靠性。
9)Score4L引线框单元引线连接总长度是3.06mm，最长单根线长是0.94mm(图7)，SOP8引线框单元引线连接总长度是6.55mm，最长单根线长是1.9mm(图8)。引线连接距离短，信号传输快，信号干扰小。
本发明通过以上所述的一些特殊设计，可以满足更小尺寸芯片对信号传输速度、抗干扰能力、散热性能的更高要求。
附图说明
图1是Score4L的产品外形正视图；
图2是Score4L的产品外形左视图；
图3是Score4L的产品外形俯视图；
图4是Score4L的框架结构示意图；
图5是框架结构中部分的放大示意图；
图6是框架结构中一个引线框单元的结构示意图；
图7是Score4L的焊线模板示意图；
图8是SOP8封装的焊线模板示意图。
附图标记：1—框架基板，2—引线框单元，3—塑封流道，4—基岛，5—注胶口，6—精压区，7—吊筋，8—圆弧锁孔，d1—PIN1和PIN2引脚间距，d2—PIN1和PIN2到基岛底部的距离，d3—基岛下沉深度。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出的带散热五引脚的贴片封装不同于现有的任何一种封装形式，我们称其为Score4L封装，它比目前的SOP、SSOP更小更薄，更适合大规模的SMT作业。下面结合附图对本发明的实施例进行详细说明。
如图1所示，Score4L的塑封体长宽厚分别为2.60mm*2.60mm*0.95mm，引脚数量仅为4个，而PIN3与基岛4相连，增强产品散热性能。适用于封装三个或四个端口的器件，或是一些原本采用SOP和SSOP8封装，但焊线管脚数很少的集成电路。
一种典型的Score4L框架结构如图4和图5所示。在一块70.00mm*238.60mm的框架基板1上，均匀排布着若干行和若干列引线框单元2，塑封流道3，塑封流道3左右各注塑4列引线框单元2，极大地提高了塑封料利用率。
图6则是Score4L框架的其中一个引线框单元的结构示意图。根据理论公式：(注1:参考中国防雷信息网第三届中国防雷论坛论文摘编2004：空气微小间隙放电的伏距特性)间隙L大于0.4mm时，间隙放电电压U＝1560+500L(V)，间隙空气击穿强度为U/(100L)(单位V/dmm，注:1dmm＝0.01mm)。PIN1与PIN2之间留有足够大的间距(d1＝1.24mm)，减小了引脚之间由于靠的太近造成放电击穿的风险(可以承受的击穿电压U＝2180V，击穿电压强度U/100L＝17.58V/dmm)。PIN1和PIN2与基岛之间也保留了足够的间距(d2＝0.15mm)，也是为了防止击穿导致短路现象。同时PIN1与PIN2的内引脚设计为“L”字形状，增加塑封料与管脚的结合力，防止切筋时管脚根部受外力拉扯松动。
PIN3与基岛4相连且引脚宽度引脚宽度由0.33mm增加到0.844mm，既可以方便打地线，又能将芯片工作时产生的热量通过露在外面的PIN3管脚散发出去，防止芯片过热而烧坏。PIN3的内引脚上加有锁胶孔，增强塑封时管脚与塑封料的结合力。
基岛4上有增加圆弧型锁孔设计，增加包封面积，增强防分层能力。
基岛4上的精压区6增加精压处理，提高其平整度；基岛4采用downset(即基岛下沉)设计，下沉深度d3＝0.152mm。
图7、图8是分别是Score4L和SOP8的焊线模板示意图。可以看到，采用Score4L这种引脚数更少的封装就可以实现和采用SOP8封装同样的功能，并且散热性能还比SOP8的更好。采用Score4L封装体积(2.60*2.60*0.95＝6.422mm3)与采用SOP8封装体积(4.90*3.90*1.45＝27.7095mm3)相比，Score4L封装体积只有SOP8封装体积的23.176％。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种带散热四引脚的集成电路封装结构，其特征在于：包括基岛、引线脚、塑封体构成密闭的包封结构；芯片和四个内引线脚之间通过焊线连接，四个引线脚包括与基岛一侧相连的两个窄引脚以及与基岛另一侧相连的一个窄引脚和宽引脚。
2.根据权利要求1所述的一种带散热四引脚的集成电路封装结构，所述塑封体长宽均为2.60mm，塑封体厚度为0.95mm，成型后包含引线脚的整体跨度为4.00mm。
3.根据权利要求2所述的一种带散热四引脚的集成电路封装结构，其特征在于：所述相邻引线框单元通过从基岛两侧延伸出的吊筋连到框架主体上，一起构成支撑结构。
4.根据权利要求1所述的一种带散热四引脚的集成电路封装结构，其特征在于：引线脚PIN1与PIN2之间、PIN1和PIN2和PIN4与基岛之间均留有间距，且各个内引脚设计为“L”字形状。
5.根据权利要求4所述的一种带散热四引脚的集成电路封装结构，其特征在于：PIN3与基岛相连且引脚宽度由0.33mm增加到0.844mm。
6.根据权利要求1所述的一种带散热四引脚的集成电路封装结构，其特征在于：基岛和内引线脚的焊线区域增加精压处理。
7.根据权利要求1所述的一种带散热四引脚的集成电路封装结构，其特征在于：基岛增加锁模孔处理。
8.根据权利要求3所述的一种带散热四引脚的集成电路封装结构，其特征在于：框架的每条塑封流道左右经过注胶口注塑各4个引线框单元。
9.根据权利要求8所述的一种带散热四引脚的集成电路封装结构，其特征在于：框架尺寸为70.00mm*238.60mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910242566.8A CN109935565A (zh) | 2019-03-28 | 2019-03-28 | 一种带散热四引脚的集成电路封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910242566.8A CN109935565A (zh) | 2019-03-28 | 2019-03-28 | 一种带散热四引脚的集成电路封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109935565A true CN109935565A (zh) | 2019-06-25 |
Family
ID=66988584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910242566.8A Pending CN109935565A (zh) | 2019-03-28 | 2019-03-28 | 一种带散热四引脚的集成电路封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109935565A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205944080U (zh) * | 2016-07-29 | 2017-02-08 | 广东气派科技有限公司 | 一种四引脚的集成电路封装结构 |
| CN107093595A (zh) * | 2017-05-03 | 2017-08-25 | 广东气派科技有限公司 | 一种引线框单元、引线框架及基于引线框单元的封装器件 |
| US20180068869A1 (en) * | 2016-09-06 | 2018-03-08 | Sii Semiconductor Corporation | Manufacturing method for semiconductor device |
| CN107785346A (zh) * | 2017-11-17 | 2018-03-09 | 上海晶丰明源半导体股份有限公司 | 引线框架、引线框架阵列及封装体 |
| CN207367965U (zh) * | 2017-11-08 | 2018-05-15 | 上海晶丰明源半导体股份有限公司 | 引线框架阵列及封装体 |
| CN207367964U (zh) * | 2017-11-08 | 2018-05-15 | 上海晶丰明源半导体股份有限公司 | 引线框架阵列及封装体 |
| CN208422901U (zh) * | 2018-07-13 | 2019-01-22 | 杭州士兰微电子股份有限公司 | 功率封装结构及其引线框 |
| CN209544330U (zh) * | 2019-03-28 | 2019-10-25 | 江西芯诚微电子有限公司 | 一种散热四引脚的集成电路封装结构 |
-
2019
- 2019-03-28 CN CN201910242566.8A patent/CN109935565A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205944080U (zh) * | 2016-07-29 | 2017-02-08 | 广东气派科技有限公司 | 一种四引脚的集成电路封装结构 |
| US20180068869A1 (en) * | 2016-09-06 | 2018-03-08 | Sii Semiconductor Corporation | Manufacturing method for semiconductor device |
| CN107093595A (zh) * | 2017-05-03 | 2017-08-25 | 广东气派科技有限公司 | 一种引线框单元、引线框架及基于引线框单元的封装器件 |
| CN207367965U (zh) * | 2017-11-08 | 2018-05-15 | 上海晶丰明源半导体股份有限公司 | 引线框架阵列及封装体 |
| CN207367964U (zh) * | 2017-11-08 | 2018-05-15 | 上海晶丰明源半导体股份有限公司 | 引线框架阵列及封装体 |
| CN107785346A (zh) * | 2017-11-17 | 2018-03-09 | 上海晶丰明源半导体股份有限公司 | 引线框架、引线框架阵列及封装体 |
| CN208422901U (zh) * | 2018-07-13 | 2019-01-22 | 杭州士兰微电子股份有限公司 | 功率封装结构及其引线框 |
| CN209544330U (zh) * | 2019-03-28 | 2019-10-25 | 江西芯诚微电子有限公司 | 一种散热四引脚的集成电路封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205911303U (zh) | 一种六引脚的cpc8封装引线框结构 | |
| CN209544330U (zh) | 一种散热四引脚的集成电路封装结构 | |
| CN209544325U (zh) | 一种散热五引脚的集成电路封装结构 | |
| CN205944080U (zh) | 一种四引脚的集成电路封装结构 | |
| CN109935565A (zh) | 一种带散热四引脚的集成电路封装结构 | |
| CN205609511U (zh) | 一种超高密度的薄型贴片封装引线框结构 | |
| CN109962048A (zh) | 一种带散热五引脚的集成电路封装结构 | |
| CN104900625A (zh) | 一种高密度idf型sop8引线框架结构 | |
| CN207021260U (zh) | 一种高材料利用率的封装引线框架 | |
| CN205542762U (zh) | 一种超窄间距的贴片封装引线框结构 | |
| CN205911302U (zh) | 一种cpc封装引线框结构 | |
| CN206595252U (zh) | 一种sot26引线框架 | |
| CN208548346U (zh) | 一种qfn指纹芯片的封装结构 | |
| CN206116388U (zh) | 一种十二、十四引脚的cpc封装引线框结构 | |
| CN202434503U (zh) | 一种dip10集成电路器件及引线框、引线框矩阵 | |
| CN207731947U (zh) | 一种注塑均匀的led支架 | |
| CN206116389U (zh) | 一种二十、二十四引脚的cpc封装引线框结构 | |
| CN203617286U (zh) | 一种头部开口的引线框架 | |
| CN206697450U (zh) | 适用于功率mos的新型塑封结构 | |
| CN206059383U (zh) | 一种sot封装的引线框结构 | |
| CN216849925U (zh) | Idf型to-263引线框架结构 | |
| CN105161479B (zh) | 导线框架条及使用该导线框架条的半导体封装方法 | |
| CN205488112U (zh) | 一种sot223引线框架结构 | |
| CN110164832A (zh) | 大电流半导体功率器件 | |
| CN205335252U (zh) | 一种sot23引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |