CN109934338B - 一种实现神经元模型的硬件电路 - Google Patents
一种实现神经元模型的硬件电路 Download PDFInfo
- Publication number
- CN109934338B CN109934338B CN201910158229.0A CN201910158229A CN109934338B CN 109934338 B CN109934338 B CN 109934338B CN 201910158229 A CN201910158229 A CN 201910158229A CN 109934338 B CN109934338 B CN 109934338B
- Authority
- CN
- China
- Prior art keywords
- resistor
- circuit unit
- operational amplifier
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 34
- 230000010354 integration Effects 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 abstract description 3
- 238000013528 artificial neural network Methods 0.000 abstract description 2
- 230000008859 change Effects 0.000 abstract description 2
- 238000004088 simulation Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 2
- 230000001054 cortical effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000282414 Homo sapiens Species 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002964 excitative effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供一种实现神经元模型的硬件电路，属于电子电路领域，包括第一加法电路单元、第二加法电路单元、重置电路单元、第一积分电路单元和第二积分电路单元，发明所实现电路采用普通的模拟电子器件，造价低廉，性能稳定，并且电路结构简单易懂，电路参数调节便捷。随着电路参数改变可以模仿神经元的各种放电状态。综上所述，本发明提出一种实现神经元模型的硬件电路，该电路模型能呈现出神经元的基本功能，为实现耦合神经元以及神经网络的分析、计算提供支撑。
Description
技术领域
本发明涉及电子电路领域，具体的来说是涉及一种实现神经元模型的硬件电路。
背景技术
人工智能已经是世界最受关注以及发展最快的技术领域之一，它将广泛地应用在人们的生产、生活中，为人类做出贡献。
目前已有许多研究者提出不同的神经元电路模型，但当今技术大都使用CMOS电路进行模拟，但CMOS相对于一般门电路成本较高，故障维护方面也较复杂。因此需要一种成本低、易维护、并且仿真程度与CMOS相差不多的电路结构来对神经元进行电路模拟。
发明内容
本发明需要解决的是现有的基于CMOS的神经元模拟电路成本较高，维护较为复杂的技术问题，提供一种实现神经元模型的硬件电路。
本发明通过以下技术方案解决上述问题：
一种实现神经元模型的硬件电路，包括第一加法电路单元、第二加法电路单元、重置电路单元、第一积分电路单元和第二积分电路单元，所述第一加法电路单元分别与重置电路单元和第二积分电路单元连接，所述第二加法电路单元分别重置电路单元和第二积分电路单元连接，所述第一积分电路单元与第一加法电路单元、第二加法电路单元和重置电路单元连接，所述第二积分电路单元与重置电路单元连接。
所述第一加法电路单元包括第一运算放大器U1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、行为乘法器、第一电源V1和第一电流源I1，第一运算放大器U1的输出端连接重置电路单元，第一运算放大器U1正端接地，第一运算放大器U1负端分别与电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6的一端连接，行为乘法器分别与电阻R1和电阻R2的另一端连接，电阻R3另一端与第一电源V1连接，电阻R4的另一端与第一电流源I1连接，电阻R5的另一端与第二积分电路单元连接，电阻R6的另一端与第一运算放大器U1的输出端连接。
所述第二加法电路单元包括第五运算放大器U5、电阻R15、电阻R16和电阻R17，第五运算放大器U5输出端与重置电路单元连接，第五运算放大器U5正端接地，第五运算放大器U5负端分别与电阻R15、电阻R16和电阻R17的一端连接，电阻R17的另一端与第五运算放大器U5输出端连接，电阻R15的另一端与第二积分电路单元连接，电阻R16的另一端分别与第一加法电路单元、重置电路单元和第一积分电路单元连接。
所述重置电路单元由滞回比较器、比例放大器和四个压控开关组成，滞回比较器包括第二运算放大器U2、电阻R7、电阻R8、电阻R9、电阻R10、第一二极管D1、第二二极管D2、第二电源V2、第三电源V3，第二运算放大器U2的负端与电阻R8连接，第二运算放大器U2正端与电阻R7和电阻R9的一端连接，电阻R7的另一端接地，第二运算放大器U2的输出端与电阻R10一端连接，电阻R10的另一端分别与电阻R9的另一端、第一二极管D1的输出端和第二二极管D2输入端连接，第一二极管D1的输入端经第二电源V2接地，第二二极管D2输出端经第三电源V3接地，四个压控开关包括第一压控开关S1、第二压控开关S2、第三压控开关S3和第四压控开关S4，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入正极连接第二运算放大器U2的输出端，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入负极接地，另外第三压控开关S3正极输入连接第四电源V4，比例放大器中设置有第三运算放大器U3，第三运算放大器U3的负端连接电阻R11和电阻R12，第三运算放大器U3正端接地，三运算放大器U3输出端接第一压控开关S1负端。
所述第一积分电路单元包括第四运算放大器U4、电阻R13、电阻R14和电容C1，第四运算放大器U4正端接地，第四运算放大器U4负端与电阻R13、电阻R14和电容C1一端连接，所述第四运算放大器U4输出端连接第一加法电路单元输入端、第二加法电路单元输入端和重置电路单元输入端。
所述第二积分电路单元包括第六运算放大器U6、七运算放大器U7、电阻R18、电阻R19、电阻R20、电阻R21和电容C2，第六运算放大器U6正端接地，第六运算放大器U6负端分别与电阻R18、电阻R19和电容C2的一端连接，第六运算放大器U6输出端连接第七运算放大器U7输入端，第七运算放大器U7负端连接电阻R20和电阻R21，第七运算放大器U7负端接地。
运算放大器为TL084，乘法器为AD633，压控开关为ADG419，二极管为1N4148。
本发明的优点与效果是：
发明所实现电路采用普通的模拟电子器件，造价低廉，性能稳定，并且电路结构简单易懂，电路参数调节便捷。随着电路参数改变可以模仿神经元的各种放电状态。综上所述，本发明提出一种实现神经元模型的硬件电路，该电路模型能呈现出神经元的基本功能，为实现耦合神经元以及神经网络的分析、计算提供支撑。
附图说明
图1为模拟实现神经元模型的电路图。
具体实施方式
以下结合实施例对本发明作进一步说明。
一种实现神经元模型的硬件电路，如图1所示，包括第一加法电路单元、第二加法电路单元、重置电路单元、第一积分电路单元和第二积分电路单元，所述第一加法电路单元分别与重置电路单元和第二积分电路单元连接，所述第二加法电路单元分别重置电路单元和第二积分电路单元连接，所述第一积分电路单元与第一加法电路单元、第二加法电路单元和重置电路单元连接，所述第二积分电路单元与重置电路单元连接。
所述神经元的数学含义可以依据如下公式表达：
v′＝0.04v2+5v+140-u+I (1)
u′＝a(bv-u) (2)
式中：v表示神经元膜电位，u表示缓冲电流，I表示突触总电流，a,b,c和d是无量纲参数。
本发明一种实现神经元模型的硬件电路，包括第一加法电路单元、第二加法电路单元、重置电路单元、第一积分电路单元和第二积分电路单元。
所述第一加法电路单元中第一运算放大器U1输出端连接重置电路的第二压控开关S2负端作为第一积分电路单元的输入之一，第一运算放大器U1正端接地，其负端连接电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、行为乘法器、第一电源V1、第一电流源I1以及第二积分电路的第七运算放大器U7的输出端。
运算放大器U1和运算放大器U7采用型号为TL084，压控开关S2采用ADG419，行为乘法器为AD633，电压源V1＝140mV，电流源I1＝30uA，电阻R1＝250KΩ，R2＝2KΩ，R3＝R4＝R5＝R6＝10KΩ。
所述第二加法电路单元中第五运算放大器U5输出端连接重置电路的第四压控开关S4正端作为第二积分电路单元的输入之一，第五运算放大器U5正端接地，其负端连接电阻R15、电阻R16、电阻R17以及第二积分电路的第七运算放大器U7的输出端。
运算放大器U5采用型号为TL084，压控开关S4采用ADG419，电阻R15＝2500KΩ，电阻R16＝500KΩ，电阻R17＝10KΩ。
所述重置电路单元由滞回比较器、比例放大器和四个压控开关组成，其中滞回比较器的第二运算放大器U2负端连接电阻R8、第一比例积分电路的输出，第二运算放大器U2正端连接电阻R7、电阻R9，第二运算放大器U2输出端连接电阻R10、第一二极管D1、第二二极管D2、第二电源V2、第三电源V3以及接地；在比例放大器中第三运算放大器U3负端连接电阻R11、电阻R12，第三运算放大器U3正端连接接地端，而输出端接第一压控开关S1负端；第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入正极连接第二运算放大器U2的输出端，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入负极接地，另外第三压控开关S3正极输入连接第四电源V4。
运算放大器U2和运算放大器U3采用型号为TL084，压控开关S1、压控开关S2、压控开关S3都采用ADG419，二极管D1和二极管D2采用1N4148，电压源V2＝425mV，电压源V3＝-500mV,电压源V4＝-1mV,电阻R7＝R8＝R9＝R11＝10KΩ，电阻R12＝200kΩ，电阻R10＝3kΩ。
所述第一积分电路单元中第四运算放大器U4正端接地，第四运算放大器U4负端连接电阻R13、电阻R14、电容C1，第四运算放大器U4输出端连接第一加法电路单元输入、第二加法电路单元输入、重置电路单元输入。
运算放大器U4采用型号为TL084，电阻R13＝20kΩ，电阻R14＝500kΩ，电容C1＝40uf。
所述第二积分电路单元中第六运算放大器U6正端接地，第六运算放大器U6负端连接电阻R18、电阻R19、电容C2，第六运算放大器U6输出端连接第七运算放大器U7输入，第七运算放大器U7负端连接电阻R20、电阻R21，第七运算放大器U7负端接地。
运算放大器U6采用型号为TL084，电阻R18＝20kΩ，电阻R19＝500kΩ，电阻R20＝R21＝10kΩ，电容C2＝1uf。
上述实现神经元模型的硬件电路与神经元具有对应的关系：
电路描述的第一电流源I1对应模拟实际神经元的突触电流输出，第一运算放大器U1的输出对应上述状态方程(1)等号右侧的表达式，第一积分电路单元的膜电位电容C1对应上述状态方程(1)积分项v′，第五运算放大器U5的输出对应上述状态方程(2)等号右侧的表达式，第二积分电路单元的缓冲电容C2对应上述状态方程(2)积分项u′；
所述第二运算放大器U2即施密特触发器模拟神经元的膜电位从30mV重置到-65mV，第一压控开关S1、第二压控开关S2、第三压控开关S3和第四压控开关S4依据第二运算放大器U2输出的高低电平来选择开通路达到膜电位与缓冲电位的重置判断；
当运算放大器U2输出低电平时，压控开关S1和压控开关S3导通，分别给予第一积分器电路单元和第二积分器电路单元重置信号；当运算放大器U2输出高电平时，压控开关S2和压控开关S4导通，分别给予第一积分器电路单元和第二积分器电路单元脉冲信号；
第七运算放大器U7为取反器将运算放大器U6输出取反来描述到上述状态方程中-U计算。
上述模拟实现神经元电路采用较易获取的基本元器件就能实现神经元基本功能，制作成本低，且抗干扰性强。该模拟电路能模拟实现神经元对于外部刺激电流能积累与释放脉冲信号，能模拟兴奋性皮层细胞和抑制性皮层细胞放电类型。
以上已对本发明创造的较佳实施例进行了具体说明，但本发明并不限于实施例，熟悉本领域的技术人员在不违背本发明创造精神的前提下还可以作出种种的等同的变型或替换，这些等同的变型或替换均包含在本申请的范围内。
Claims (5)
1.一种实现神经元模型的硬件电路，其特征在于：包括第一加法电路单元、第二加法电路单元、重置电路单元、第一积分电路单元和第二积分电路单元，所述第一加法电路单元分别与重置电路单元和第二积分电路单元连接，所述第二加法电路单元分别重置电路单元和第二积分电路单元连接，所述第一积分电路单元与第一加法电路单元、第二加法电路单元和重置电路单元连接，所述第二积分电路单元与重置电路单元连接；
所述第一加法电路单元包括第一运算放大器U1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、行为乘法器、第一电源V1和第一电流源I1，第一运算放大器U1的输出端连接重置电路单元，第一运算放大器U1正端接地，第一运算放大器U1负端分别与电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6的一端连接，行为乘法器分别与电阻R1和电阻R2的另一端连接，电阻R3另一端与第一电源V1连接，电阻R4的另一端与第一电流源I1连接，电阻R5的另一端与第二积分电路单元连接，电阻R6的另一端与第一运算放大器U1的输出端连接；
所述第二加法电路单元包括第五运算放大器U5、电阻R15、电阻R16和电阻R17，第五运算放大器U5输出端与重置电路单元连接，第五运算放大器U5正端接地，第五运算放大器U5负端分别与电阻R15、电阻R16和电阻R17的一端连接，电阻R17的另一端与第五运算放大器U5输出端连接，电阻R15的另一端与第二积分电路单元连接，电阻R16的另一端分别与第一加法电路单元、重置电路单元和第一积分电路单元连接。
2.根据权利要求1所述的一种实现神经元模型的硬件电路，其特征在于：所述重置电路单元由滞回比较器、比例放大器和四个压控开关组成，滞回比较器包括第二运算放大器U2、电阻R7、电阻R8、电阻R9、电阻R10、第一二极管D1、第二二极管D2、第二电源V2、第三电源V3，第二运算放大器U2的负端与电阻R8连接，第二运算放大器U2正端与电阻R7和电阻R9的一端连接，电阻R7的另一端接地，第二运算放大器U2的输出端与电阻R10一端连接，电阻R10的另一端分别与电阻R9的另一端、第一二极管D1的输出端和第二二极管D2输入端连接，第一二极管D1的输入端经第二电源V2接地，第二二极管D2输出端经第三电源V3接地，四个压控开关包括第一压控开关S1、第二压控开关S2、第三压控开关S3和第四压控开关S4，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入正极连接第二运算放大器U2的输出端，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入负极接地，另外第三压控开关S3正极输入连接第四电源V4，比例放大器中设置有第三运算放大器U3，第三运算放大器U3的负端连接电阻R11和电阻R12，第三运算放大器U3正端接地，三运算放大器U3输出端接第一压控开关S1负端。
3.根据权利要求2所述的一种实现神经元模型的硬件电路，其特征在于：所述第一积分电路单元包括第四运算放大器U4、电阻R13、电阻R14和电容C1，第四运算放大器U4正端接地，第四运算放大器U4负端与电阻R13、电阻R14和电容C1一端连接，所述第四运算放大器U4输出端连接第一加法电路单元输入端、第二加法电路单元输入端和重置电路单元输入端。
4.根据权利要求3所述的一种实现神经元模型的硬件电路，其特征在于：所述第二积分电路单元包括第六运算放大器U6、第七运算放大器U7、电阻R18、电阻R19、电阻R20、电阻R21和电容C2，第六运算放大器U6正端接地，第六运算放大器U6负端分别与电阻R18、电阻R19和电容C2的一端连接，第六运算放大器U6输出端连接第七运算放大器U7输入端，第七运算放大器U7负端连接电阻R20和电阻R21，第七运算放大器U7负端接地。
5.根据权利要求4所述的一种实现神经元模型的硬件电路，其特征在于：运算放大器为TL084，乘法器为AD633，压控开关为ADG419，二极管为1N4148。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910158229.0A CN109934338B (zh) | 2019-03-03 | 2019-03-03 | 一种实现神经元模型的硬件电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910158229.0A CN109934338B (zh) | 2019-03-03 | 2019-03-03 | 一种实现神经元模型的硬件电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109934338A CN109934338A (zh) | 2019-06-25 |
| CN109934338B true CN109934338B (zh) | 2024-03-19 |
Family
ID=66986170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910158229.0A Active CN109934338B (zh) | 2019-03-03 | 2019-03-03 | 一种实现神经元模型的硬件电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109934338B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110991628B (zh) * | 2019-11-02 | 2023-04-18 | 复旦大学 | 一种基于电荷泵的神经元电路 |
| CN110991629B (zh) * | 2019-11-02 | 2023-05-02 | 复旦大学 | 一种基于忆阻器的神经元电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092640A (ja) * | 1999-09-21 | 2001-04-06 | Sony Corp | 乱数発生装置 |
| CN101308172A (zh) * | 2008-06-02 | 2008-11-19 | 杭州震古科技有限公司 | 电流积分型功率检测装置及功率检测模块 |
| CN105787291A (zh) * | 2016-01-29 | 2016-07-20 | 西安交通大学 | 一种模拟实现Morris-Lecar神经元模型的电路 |
| KR20160088662A (ko) * | 2015-01-16 | 2016-07-26 | 인제대학교 산학협력단 | 제어 전압을 통해 특성 제어가 가능한 멤리스터 소자 등가 회로 |
| CN107947117A (zh) * | 2017-10-23 | 2018-04-20 | 歌尔股份有限公司 | 一种直流电机的保护电路 |
| CN109416759A (zh) * | 2016-06-30 | 2019-03-01 | Hrl实验室有限责任公司 | 具有生物行为的神经集成电路 |
| CN209708172U (zh) * | 2019-03-03 | 2019-11-29 | 广西师范大学 | 一种实现神经元模型的硬件电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8694452B2 (en) * | 2010-07-07 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for CMOS implementation of neuron synapse |
| US8595157B2 (en) * | 2011-06-02 | 2013-11-26 | Hrl Laboratories, Llc | High-order time encoder based neuron circuit using a hysteresis quantizer, a one bit DAC, and a second order filter |
| US10671912B2 (en) * | 2016-09-13 | 2020-06-02 | Sap Se | Spatio-temporal spiking neural networks in neuromorphic hardware systems |
-
2019
- 2019-03-03 CN CN201910158229.0A patent/CN109934338B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092640A (ja) * | 1999-09-21 | 2001-04-06 | Sony Corp | 乱数発生装置 |
| CN101308172A (zh) * | 2008-06-02 | 2008-11-19 | 杭州震古科技有限公司 | 电流积分型功率检测装置及功率检测模块 |
| KR20160088662A (ko) * | 2015-01-16 | 2016-07-26 | 인제대학교 산학협력단 | 제어 전압을 통해 특성 제어가 가능한 멤리스터 소자 등가 회로 |
| CN105787291A (zh) * | 2016-01-29 | 2016-07-20 | 西安交通大学 | 一种模拟实现Morris-Lecar神经元模型的电路 |
| CN109416759A (zh) * | 2016-06-30 | 2019-03-01 | Hrl实验室有限责任公司 | 具有生物行为的神经集成电路 |
| CN107947117A (zh) * | 2017-10-23 | 2018-04-20 | 歌尔股份有限公司 | 一种直流电机的保护电路 |
| CN209708172U (zh) * | 2019-03-03 | 2019-11-29 | 广西师范大学 | 一种实现神经元模型的硬件电路 |
Non-Patent Citations (1)
| Title |
|---|
| 耦合HＲ 神经元混沌振子部分同步实验研究;王莹;《西安文理学院学报》;第20卷(第6期);第23-27页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109934338A (zh) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109934338B (zh) | 一种实现神经元模型的硬件电路 | |
| CN106779059B (zh) | 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路 | |
| CN108880529B (zh) | 基于隧穿场效应晶体管的脉冲神经元电路 | |
| CN104335224A (zh) | 神经元电路及其方法 | |
| CN109800851B (zh) | 神经突触电路和脉冲神经网络电路 | |
| CN206147705U (zh) | 神经元突触电路及神经元电路 | |
| CN210627259U (zh) | 实现液体状态机的脉冲神经网络数模混合电路系统 | |
| CN110188873A (zh) | 前馈网络拓扑数模混合神经网络电路 | |
| CN112651495B (zh) | 一种面向情绪自稳态调节和联想记忆的神经网络电路 | |
| Yang et al. | Switching angles generation for selective harmonic elimination by using artificial neural networks and quasi-newton algorithm | |
| CN209980299U (zh) | 数模混合神经元电路 | |
| CN110232443A (zh) | 实现液体状态机的脉冲神经网络数模混合电路系统 | |
| CN209708172U (zh) | 一种实现神经元模型的硬件电路 | |
| CN210090954U (zh) | 一种神经元模拟电路 | |
| CN110414083A (zh) | 一种Chay模型电子神经元和仿真平台 | |
| CN209962283U (zh) | 数模混合神经突触电路 | |
| CN202351387U (zh) | 一种光伏电池阵列模拟系统 | |
| CN112953458A (zh) | 一种基于忆阻的二阶阻尼情感电路 | |
| CN110188874A (zh) | 递归网络拓扑数模混合神经网络电路 | |
| CN109376851A (zh) | 仿生系统的脉冲神经元信号发生电路基于忆阻的实现方法 | |
| Khaleel et al. | Modeling and control a D-STATCOM with Sugeno fuzzy controller (SFC) and Mamdani fuzzy controller (MFC) for voltage sag mitigation | |
| CN206282337U (zh) | 脉冲神经电路 | |
| CN115577758A (zh) | 基于忆阻的多模式泛化和分化联想记忆神经网络电路 | |
| CN215526644U (zh) | 一种基于近端梯度流算法求解二次规划问题的电路 | |
| CN110222836B (zh) | 数模混合神经突触电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |