CN110991628B - 一种基于电荷泵的神经元电路 - Google Patents

一种基于电荷泵的神经元电路 Download PDF

Info

Publication number
CN110991628B
CN110991628B CN201911062185.8A CN201911062185A CN110991628B CN 110991628 B CN110991628 B CN 110991628B CN 201911062185 A CN201911062185 A CN 201911062185A CN 110991628 B CN110991628 B CN 110991628B
Authority
CN
China
Prior art keywords
circuit
voltage
integral
capacitor
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911062185.8A
Other languages
English (en)
Other versions
CN110991628A (zh
Inventor
薛晓勇
赵晨阳
杨何勇
姜婧雯
田丰实
章志元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201911062185.8A priority Critical patent/CN110991628B/zh
Publication of CN110991628A publication Critical patent/CN110991628A/zh
Application granted granted Critical
Publication of CN110991628B publication Critical patent/CN110991628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于神经元器件技术领域，具体涉及一种基于电荷泵的神经元电路。本发明的神经元电路包括：积分重置电路、电压比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压作为输出；电压比较电路将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路；当积分电压大于参考电压，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的积分电容重置电压。本发明提供的神经元电路减小了所用到的电容大小，具有易集成的特点。

Description

一种基于电荷泵的神经元电路
技术领域
本发明属于神经元器件技术领域，具体涉及一种基于电荷泵的神经元器件。
背景技术
随着摩尔定律的脚步逐步放缓，CMOS器件的微缩速度越来越慢，芯片计算性能的提升已经不足以应对人工智能发展带来的计算需求的增长。同时，功耗的过快增加也成为限制芯片集成度提高的重要因素。长期以来，人脑一直给人们提供着灵感，因为它从某种程度上以有效的生物能量支持我们的计算能力。受人脑的低功耗和快速计算特点启发的神经形态计算或许会是超大规模机器和人工智能应用未来的基石。
但是，目前神经形态计算系统在模仿人脑进行信息处理时，在规模方面还有极大的局限性。人脑的基本组成单元是神经元，数量达到1011个，每个神经元通过103~104个突触与其他神经元相连，构成复杂的神经网络。人脑突触的数量高达1015个，其权值在外界信号作用下动态调整其连接与强度，从而完成学习与记忆功能。因此，要构建与人脑功能接近的神经计算系统，首先要具有相当数量的神经元和突触。目前，突触器件主要依靠SRAM或阻变型存储器件来实现，而神经元一般通过电路来实现。在芯片面积有限的情况下，减小突触器件和神经元电路的面积成为必然选择。本发明主要针对神经元电路的高密度集成。
发明内容
本发明旨在解决现有神经元由于所采用的积分电容大带来的集成度不高的问题，而提供一种高集成度的神经元器件。
为实现上述目的，本发明提供了如下方案：
一种基于电荷泵的神经元电路，包括两种可能的积分重置电路、电压比较电路和脉冲输出电路；其中：
所述的积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压输出给电压比较电路。
积分重置电路由一个充当电阻的元件（可以是电阻或晶体管）、两个单向导通元件（可以是二极管或晶体管）、两个电容与一个开关元件（可以是开关或晶体管）构成。其中，充当电阻的元件第一端连接到电流输入端，第二端接地。电容第一端连接到电流输入端，第二端连接到第一个单向导通元件第二端与第二个单向导通元件第一端。第一个单向导通元件第一端连接到直流电压输入。第二个单向导通元件第二端连接到电容第一端与电压比较电路。电容第二端接地。开关元件与所述电容并联，且控制端连接到脉冲输出电路。电容与的两个单向导通元件构成电荷泵结构。
在第一种积分重置电路中，电阻一端连接到电流输入端，另一端接地。第一个二极管正极连接到直流电压输入，其负极连接到第二个二极管正极。第二个二极管负极连接到电压比较电路。开关与电容并联，且控制端连接到脉冲输出电路。
在第二种积分重置电路中，第一个N沟道晶体管漏极与栅极相连作为一端连接到电流输入端，其源极接地。第二个N沟道晶体管漏极与栅极相连作为一端连接到直流电压输入。第三个N沟道晶体管源极连接到电压比较电路，其漏极与栅极相连作为一端连接到第二个N沟道晶体管源极。第四个N沟道晶体管漏极和源极分别连接到电容两端，其栅极连接到脉冲输出电路。第一个N沟道晶体管的作用是充当小电阻，第二、第三个N沟道晶体管单向导通电流，第四个N沟道晶体管充当开关器件。
所述电压比较电路以积分重置电路输出的积分电压作为输入，将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路。
电压比较电路由电压比较器构成。其中，电压比较器的同相输入端连接到积分重置电路中第二个单向导通元件第二端，其反相输入端连接到参考电压，其输出端连接到脉冲输出电路。
所述脉冲输出电路以电压比较电路输出的电压比较结果作为输入，当积分电压大于参考电压，所述脉冲输出电路向外部电路输出神经脉冲信号。同时，脉冲输出电路把反馈信号发送给积分重置电路，使后者的积分电容重置电压。
脉冲输出电路由边沿D触发器与延时电路构成。其中，边沿D触发器数据输入端接高电平，其时钟输入端连接到电压比较电路中电压比较器的输出端，其复位端连接到积分重置电路中开关元件的控制端，其数据锁存输出端连接到延时电路输入端。延时电路输出端输出脉冲信号，并且连接到边沿D触发器复位端。延时电路用于调节输出脉冲信号的宽度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的两个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明基于电荷泵的神经元电路的第一种硬件实现电路图。
图2为本发明实施例基于电荷泵的神经元电路的关键状态工作时序图。
图3为采用本发明实施例提出的神经元电路的单层神经网络示意图。
图4为采用本发明实施例提出的神经元电路的无反馈通路多层神经网络示意图。
图5为采用本发明实施例提出的神经元电路的有反馈通路多层神经网络示意图。
图6为本发明基于电荷泵的神经元电路的第二种硬件实现电路图。
100为本发明基于电荷泵的神经元电路的第一种硬件实现电路图；101为积分重置电路；102为电压比较电路；103为脉冲输出电路；111为电阻，其上端电压为Vpulse；112、114为两个二极管；113、115为两个电容；116为开关；121为电压比较器；122为边沿D触发器；123为延时电路；131为电阻111上端的节点，也是电荷泵的第一个输入端；132为电荷泵的第二个输入端，连接到外部的直流电压输入；133为电荷泵的中间节点，其电压为Vmid；134为电荷泵的输出端，其电压为Vmem，也是积分重置电路101的输出端与电压比较电路102中电压比较器121同相输入端；135是电压比较电路102中电压比较器121反相输入端；136、137、138分别为边沿D触发器122的数据输入端、时钟输入端Clk、复位端；139为边沿D触发器的数据锁存输出端Q，也是延时电路123的输入端；141为神经元电路100的电流输入端，输入电流为Ipulse；142为神经元电路100的脉冲信号输出端，输出的脉冲信号为Spike。
200为本发明实施例基于电荷泵的神经元电路的关键状态工作时序图；201为Ipulse电流时序图或Vpulse电压时序图；202为Vmid电压时序图；203为Vref电压时序图；204为Vmem电压时序图；205为Clk电压时序图；206为Q电压时序图；207为Spike电压时序图。
300为采用本发明实施例提出的神经元电路的单层神经网络示意图；311-313为单层神经网络200第一、第二与第N个输入电压；321-323为单层神经网络300第一、第二与第M个列电流；331-333为单层神经网络300第一、第二与第N个脉冲输出。
400为采用本发明实施例提出的神经元电路的无反馈通路多层神经网络示意图；411为第一层神经网络的输入；412为第一层神经网络的输出，也是第二层神经网络的输入；413为第二层神经网络的输出，也是第三层神经网络的输入；414为最后一层神经网络的输出。
500为采用本发明实施例提出的神经元电路的有反馈通路多层神经网络示意图；511为来自外界的刺激信号，作为第一层神经网络的输入；512为第一层神经网络的输出，也是第二层神经网络的输入；513为第二层神经网络的输出，也是第三层神经网络的输入；514为最后一层神经网络的输出；515为从第二层神经网络输出到第一层神经网络输入的反馈通路；516为从最后一层神经网络输出到第二层神经网络输入的反馈通路。
600为本发明基于电荷泵的神经元电路的第二种硬件实现电路图；601为积分重置电路；602为电压比较电路；603为脉冲输出电路；611、612、614与616为N沟道晶体管；613、615为电容；621为电压比较器；622为边沿D触发器；623为延时电路；631为神经元电路600的电流输入端；632为神经元电路600的脉冲信号输出端。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明两个实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明旨在解决现有神经元由于所采用的积分电容大带来的集成度不高的问题，而提供一种高集成度的神经元器件。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例
图1为本发明基于电荷泵的神经元电路的第一种硬件实现电路图。如图1所示，输入电流端口141脉冲信号Ipulse通过电阻111转换成电压脉冲Vpulse进入电荷泵。由于节点132的电荷泵直流输入电压为负电压，电荷泵起到降压功能，其中间节点133电压Vmid幅值小于Vpulse。在初始状态下，脉冲输出端142信号Spike为低电平，Vmid通过二极管114对积分电容115进行充能，使得电容115上端节点134的积分电压Vmem逐渐变大，从而起到对输入信号积分的作用。同时，Vmem与节点135上的参考电压Vref进行比较。当Vmem≤Vref时，电压比较器121输出低电平。随者Vmem的增大，当Vmem>Vref时，电压比较器121输出高电平。节点136电压始终为高电平，即边沿D触发器122的数据输入端D始终置于“1”。因此这时，节点137时钟信号Clk有一个上升沿，边沿D触发器122输出节点139电压变为高电平。经过延时，获得脉冲输出Spike信号。当Spike为高电平时，一方面开关116闭合，使积分电容115放电，节点134电压Vmem重置；另一方面边沿D触发器122进行复位，节点139输出变为0。Spike信号的脉冲宽度可以通过改变延时电路123延时Δt的大小来调整。为了更加清楚地说明电路中各关键状态的变化，其仿真时序图见图2所示。
图3为采用本发明实施例提出的神经元电路的单层神经网络示意图。在图3中，输入电压311-313可以是来自外界的刺激脉冲信号，也可以是来自其他单层神经网络的脉冲信号；输入电压311-313施加在突触阵列的行方向，经过突触的调制，在列方向分别获得电流和321-323；电流321-323输入本发明提出的神经元电路，经过运算，可以在输出获得脉冲信号331-333。
图4为采用本发明实施例提出的神经元电路的无反馈通路多层神经网络示意图。在图4中，输入电压411来自外界的刺激信号。该多层神经网络不包含输出到输入的反馈通道。
图5为采用本发明实施例提出的神经元电路的有反馈通路多层神经网络示意图。在图5中，输入电压511来自外界的刺激信号。该多层神经网络包含输出到输入的反馈通道515和516。反馈通道可以是任意一层神经网络的输出到之前层次的神经网络的输入之间的连接通道。
实施例
图6为本发明基于电荷泵的神经元电路的第二种硬件实现电路图。与实施例1的区别主要在于，使用的二极管、电阻和开关元件均被N沟道晶体管所代替，但实际上它们起到的主要功能相同。除此以外，实施例2与实施例1的叙述相类似。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种基于电荷泵的神经元电路，其特征在于，包括积分重置电路、电压比较电路和脉冲输出电路；其中：
所述积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压输出给电压比较电路；
所述电压比较电路以积分重置电路输出的积分电压作为输入，将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路；
所述脉冲输出电路以电压比较电路输出的电压比较结果作为输入；当积分电压大于参考电压，所述脉冲输出电路向外部电路输出神经脉冲信号；所述脉冲输出电路把反馈信号发送给积分重置电路，使后者的积分电容重置电压。
2.如权利要求1所述的基于电荷泵的神经元电路，其特征在于，所述积分重置电路由一个充当电阻的元件、两个单向导通元件、第一电容、第二电容与一个开关元件构成；
充当电阻的元件第一端连接到电流输入端，第二端接地；
第一电容第一端连接到电流输入端，第二端连接到第一个单向导通元件第二端与第二个单向导通元件第一端；
第一个单向导通元件第一端连接到直流电压输入；
第二个单向导通元件第二端连接到第二电容第一端与电压比较电路；
第二电容第二端接地；
开关元件与所述第二电容并联，且控制端连接到脉冲输出电路；
所述第一电容、第二电容与所述的两个单向导通元件构成电荷泵结构；
所述单向导通元件为二极管或N沟道晶体管。
3.如权利要求2所述的基于电荷泵的神经元电路，其特征在于：
积分重置电路中，所述电阻一端连接到电流输入端，另一端接地；
第一个二极管正极连接到直流电压输入，其负极连接到第二个二极管正极；
第二个二极管负极连接到电压比较电路；
开关与第二电容并联，且控制端连接到脉冲输出电路；
或者：
积分重置电路中，第一个N沟道晶体管漏极与栅极相连作为一端连接到电流输入端，其源极接地；
第二个N沟道晶体管漏极与栅极相连作为一端连接到直流电压输入；
第三个N沟道晶体管源极连接到电压比较电路，其漏极与栅极相连作为一端连接到第二个N沟道晶体管源极；
第四个N沟道晶体管漏极和源极分别连接到第二电容两端，其栅极连接到脉冲输出电路；
第一个N沟道晶体管的作用是充当小电阻，所述第二、第三个N沟道晶体管单向导通电流，所述第四个N沟道晶体管充当开关器件。
4.如权利要求3所述的基于电荷泵的神经元电路，其特征在于，所述电压比较电路由电压比较器构成；
所述电压比较器同相输入端连接到积分重置电路中第二个单向导通元件第二端，其反相输入端连接到参考电压，其输出端连接到脉冲输出电路。
5.如权利要求4所述的基于电荷泵的神经元电路，其特征在于，所述脉冲输出电路由边沿D触发器与延时电路构成；其中：
所述边沿D触发器数据输入端接高电平，其时钟输入端连接到电压比较电路中电压比较器的输出端，其复位端连接到积分重置电路中开关元件的控制端，其数据锁存输出端连接到延时电路输入端；
所述延时电路输出端输出脉冲信号，并且连接到边沿D触发器复位端；
所述延时电路用于调节输出脉冲信号的宽度。
CN201911062185.8A 2019-11-02 2019-11-02 一种基于电荷泵的神经元电路 Active CN110991628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911062185.8A CN110991628B (zh) 2019-11-02 2019-11-02 一种基于电荷泵的神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911062185.8A CN110991628B (zh) 2019-11-02 2019-11-02 一种基于电荷泵的神经元电路

Publications (2)

Publication Number Publication Date
CN110991628A CN110991628A (zh) 2020-04-10
CN110991628B true CN110991628B (zh) 2023-04-18

Family

ID=70082985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911062185.8A Active CN110991628B (zh) 2019-11-02 2019-11-02 一种基于电荷泵的神经元电路

Country Status (1)

Country Link
CN (1) CN110991628B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112766480B (zh) * 2021-03-05 2023-10-27 电子科技大学 一种神经元电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104899640A (zh) * 2014-07-21 2015-09-09 徐志强 神经网络的模拟装置及方法
CN105046325A (zh) * 2015-07-06 2015-11-11 电子科技大学 一种基于类mos发光器件模拟生物神经网络的电路
CN107368888A (zh) * 2016-05-11 2017-11-21 上海磁宇信息科技有限公司 类脑计算系统及其突触
CN107616792A (zh) * 2017-09-15 2018-01-23 中国科学技术大学 一种万级数量通道的脑神经信号采集处理电路
CN108536422A (zh) * 2017-03-03 2018-09-14 慧与发展有限责任合伙企业 模拟乘法器－累加器
CN109102071A (zh) * 2018-08-07 2018-12-28 中国科学院微电子研究所 一种神经元电路以及神经网络电路
CN109727678A (zh) * 2017-10-28 2019-05-07 徐志强 可变神经元、突触模拟装置及模拟基底神经环路
CN109934338A (zh) * 2019-03-03 2019-06-25 广西师范大学 一种实现神经元模型的硬件电路
CN110046472A (zh) * 2019-05-20 2019-07-23 成都师范学院 基于电流传输器的二次非线性磁控忆阻模拟器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477924B2 (en) * 2013-08-21 2016-10-25 Kunjumon Ittira Vadakkan Artificial neural circuit forming re-activatible functional link between the postsynaptic terminals of two synapses
US10217046B2 (en) * 2015-06-29 2019-02-26 International Business Machines Corporation Neuromorphic processing devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104899640A (zh) * 2014-07-21 2015-09-09 徐志强 神经网络的模拟装置及方法
CN105046325A (zh) * 2015-07-06 2015-11-11 电子科技大学 一种基于类mos发光器件模拟生物神经网络的电路
CN107368888A (zh) * 2016-05-11 2017-11-21 上海磁宇信息科技有限公司 类脑计算系统及其突触
CN108536422A (zh) * 2017-03-03 2018-09-14 慧与发展有限责任合伙企业 模拟乘法器－累加器
CN107616792A (zh) * 2017-09-15 2018-01-23 中国科学技术大学 一种万级数量通道的脑神经信号采集处理电路
CN109727678A (zh) * 2017-10-28 2019-05-07 徐志强 可变神经元、突触模拟装置及模拟基底神经环路
CN109102071A (zh) * 2018-08-07 2018-12-28 中国科学院微电子研究所 一种神经元电路以及神经网络电路
CN109934338A (zh) * 2019-03-03 2019-06-25 广西师范大学 一种实现神经元模型的硬件电路
CN110046472A (zh) * 2019-05-20 2019-07-23 成都师范学院 基于电流传输器的二次非线性磁控忆阻模拟器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
孙宏伟等.一种可实现STDP机制的CMOS突触和神经元电路设计.《硬件与结构》.2017,全文. *
张小红 ; 廖琳玉 ; 俞梁华 ; .新型忆阻细胞神经网络的建模及电路仿真.《系统仿真学报》.(第08期),全文. *
熊莹等.一种脉冲编码CMOS神经元电路的设计与实现.《电子器件》.2011,全文. *
陈子轩.基于阻变存储器的神经网络电路设计.《中国优秀硕士学位论文全文数据库 信息科技辑》.2019,全文. *

Also Published As

Publication number Publication date
CN110991628A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
Biswas et al. Conv-RAM: An energy-efficient SRAM with embedded convolution computation for low-power CNN-based machine learning applications
CN110991629B (zh) 一种基于忆阻器的神经元电路
US10078800B2 (en) Artificial neuron comprising a resistive memory having a stochastic behavior
CN107742153B (zh) 一种基于忆阻器的具有稳态可塑性的神经元电路
Kim et al. A digital neuromorphic VLSI architecture with memristor crossbar synaptic array for machine learning
CN111448573B (zh) 用于混合信号计算的系统和方法
CN110428050B (zh) 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路
WO2021197073A1 (zh) 基于时间可变的电流积分和电荷共享的多位卷积运算模组
US10671911B2 (en) Current mirror scheme for an integrating neuron circuit
CN210488595U (zh) 基于忆阻器实现多样化stdp学习规则的突触仿生电路
US11531872B2 (en) Neuron circuit using p-n-p-n diode without external bias voltages
CN109816096B (zh) 一种基于忆阻器的感知器神经网络电路及其调节方法
CN110991628B (zh) 一种基于电荷泵的神经元电路
TW202236172A (zh) 分佈式多組件突觸計算結構
Hsu et al. A 0.5 V real-time computational CMOS image sensor with programmable kernel for always-on feature extraction
CN112465134A (zh) 一种基于lif模型的脉冲神经网络神经元电路
US20200302274A1 (en) Neural network apparatus
Noack et al. Biology-derived synaptic dynamics and optimized system architecture for neuromorphic hardware
CN109376851A (zh) 仿生系统的脉冲神经元信号发生电路基于忆阻的实现方法
US20220262426A1 (en) Memory System Capable of Performing a Bit Partitioning Process and an Internal Computation Process
Weiss et al. A synchronized axon hillock neuron for memristive neuromorphic systems
Zhou et al. Spiceprop: Backpropagating errors through memristive spiking neural networks
Wei et al. A neuromorphic core based on threshold switching memristor with asynchronous address event representation circuits
Brown et al. Stochasticity in neuromorphic computing: Evaluating randomness for improved performance
Song et al. A CMOS neural oscillator using negative resistance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant