CN109921793B - 一种DAC反馈电流补偿电路及Sigma Delta调制器 - Google Patents
一种DAC反馈电流补偿电路及Sigma Delta调制器 Download PDFInfo
- Publication number
- CN109921793B CN109921793B CN201910049490.7A CN201910049490A CN109921793B CN 109921793 B CN109921793 B CN 109921793B CN 201910049490 A CN201910049490 A CN 201910049490A CN 109921793 B CN109921793 B CN 109921793B
- Authority
- CN
- China
- Prior art keywords
- switching tube
- tube
- twenty
- switch
- control end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种DAC反馈电流补偿电路及Sigma Delta调制器，该DAC反馈电流补偿电路包括电阻监测电路，用于监测输入电阻受预设条件影响而发生的阻值变化，得到阻值变化信号；电流源跟随电路，用于将阻值变化信号转化为电流源自偏置电压的变化，得到电流源自偏置电压变化信号；电流漏跟随电路，用于将电流源自偏置电压变化信号转化为电流漏自偏置电压变化信号；补偿电流产生电路，用于根据电流源自偏置电压变化信号和电流漏自偏置电压变化信号产生补偿电流。本发明提供了一种DAC反馈电流补偿电路，该电路通过监测Sigma Delta调制器输入电阻随PVT的变化而自动调整DAC反馈电流的大小，补偿了由于输入电阻减小而增加的输入全摆幅电流。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种DAC反馈电流补偿电路及SigmaDelta调制器。
背景技术
连续时间Sigma Delta调制器在传统离散结构基础上，采用连续时间积分器及多位量化反馈技术，已能够代替传统的流水线结构，应用于高速、高精度领域，同时由于其电路实现的特殊性，使得在同等性能指标下，可以获得极低的功耗。
在连续时间Sigma Delta调制器的设计中，通常采用电阻电容的方式来实现环路滤波函数中的系数。由于Sigma Delta调制器整体是一个负反馈的系统，对于多比特连续时间Sigma Delta，通常采用设计好电流值的电流舵来实现数学拓扑结构中的负反馈系数。对于确定输入电压摆幅而言，若输入电阻(第一级积分器的电阻)的阻值确定了，则输入全摆幅电流值也是确定的；为了形成负反馈，相应的第一级DAC(Digital to analogconverter，数字模拟转换器)电流舵电流也随之确定了。
然而，实际中由于受PVT(工艺、电压、温度)的影响，如果输入电阻变小，则会导致输入全摆幅电流增大，一旦输入全摆幅电流接近甚至超过DAC反馈电流值，则会导致调制器过载甚至不稳定，调制器的环路滤波函数发生急剧恶化，调制器性能急剧下降。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种DAC反馈电流补偿电路及Sigma Delta调制器。
本发明的一个实施例提供了一种DAC反馈电流补偿电路，包括：
电阻监测电路，用于监测输入电阻受预设条件影响而发生的阻值变化，得到阻值变化信号；
电流源跟随电路，连接所述电阻监测电路，用于将所述阻值变化信号转化为电流源自偏置电压的变化，得到电流源自偏置电压变化信号；
电流漏跟随电路，连接所述电流源跟随电路，用于将所述电流源自偏置电压变化信号转化为电流漏自偏置电压变化信号；
补偿电流产生电路，连接所述电流漏跟随电路，用于根据所述电流源自偏置电压变化信号和电流漏自偏置电压变化信号产生补偿电流。
在本发明的一个实施例中，所述电阻监测电路包括第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管和电阻，其中，
所述第一开关管、所述第二开关管和所述第三开关管依次串接于电源端和接地端之间，所述第四开关管、所述第五开关管、所述第六开关管和所述电阻依次串接于电源端和接地端之间，所述第一开关管的控制端分别连接于所述第四开关管的控制端、所述第二开关管和所述第三开关管连接形成的节点处、所述第六开关管的控制端，所述第二开关管的控制端连接于第一偏置电压，所述第三开关管的控制端连接于所述第六开关管和所述电阻连接形成的节点处，所述第五开关管的控制端连接于所述第一偏置电压。
在本发明的一个实施例中，所述第一开关管、所述第二开关管、所述第四开关管和所述第五开关管为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第三开关管和所述第六开关管为NMOS晶体管且其控制端为NMOS晶体管的栅极。
在本发明的一个实施例中，所述电流源跟随电路包括第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管和第十三开关管，其中，
所述第七开关管、所述第八开关管和所述第九开关管依次串接于电源端和接地端之间，所述第十开关管、所述第十一开关管、所述第十二开关管和所述第十三开关管依次串接于电源端和接地端之间，所述第九开关管的控制端连接于所述第七开关管的控制端，所述第七开关管的控制端还连接于所述第四开关管的控制端，所述第十一开关管的控制端连接于所述第八开关管的控制端，所述第八开关管的控制端还连接于所述第五开关管的控制端，所述第九开关管的控制端分别连接至所述第八开关管和所述第九开关管连接形成的节点处、所述第十二开关管的控制端，所述第十三开关管的控制端分别连接于所述第十一开关管和所述第十二开关管连接形成的节点处。
在本发明的一个实施例中，所述第七开关管、所述第八开关管、所述第十开关管、所述第十一开关管为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第九开关管、所述第十二开关管和所述第十三开关管为NMOS晶体管且其控制端为NMOS晶体管的栅极。
在本发明的一个实施例中，所述电流漏跟随电路包括第十四开关管、第十五开关管、第十六开关管、第十七开关管、第十八开关管、第十九开关管和第二十开关管，其中，
所述第十四开关管、所述第十五开关管和所述第十六开关管依次串接于电源端和接地端之间，所述第十七开关管、所述第十八开关管、所述第十九开关管和所述第二十开关管依次串接于电源端和接地端之间，所述第十四开关管的控制端分别连接于所述第十八开关管的控制端、所述第十四开关管和所述第十五开关管连接形成的节点处，所述第十五开关管的控制端连接于所述第十二开关管的控制端和所述第十九开关管的控制端，所述第十六开关管的控制端连接于所述第十三开关管的控制端和所述第二十开关管的控制端，所述第十七开关管的控制端连接于所述第十八开关管和所述第十九开关管连接形成的节点处。
在本发明的一个实施例中，所述补偿电流产生电路包括第二十一开关管、第二十二开关管、第二十三开关管、第二十四开关管、第二十五开关管、第二十六开关管、第二十七开关管和第二十八开关管，其中，
所述第二十一开关管、所述第二十二开关管、所述第二十三开关管和所述第二十四开关管依次串接于电源端和接地端之间，所述第二十五开关管、所述第二十六开关管、所述第二十七开关管和所述第二十八开关管依次串接于电源端和接地端之间，所述第二十一开关管的控制端连接于所述第十七开关管的控制端，所述第二十二开关管的控制端连接于所述第十八开关管的控制端，所述第二十三开关管的控制端连接于第二偏置电压，所述第二十四开关管的控制端连接于第三偏置电压，所述第二十五开关管的控制端连接于第四偏置电压，所述第二十六开关管的控制端连接于所述第一偏置电压，所述第二十七开关管的控制端连接于所述第八开关管和所述第九开关管连接形成的节点与所述第九开关管的控制端连接形成的节点处，所述第二十八开关管的控制端连接于所述第十一开关管和所述第十二开关管连接形成的节点与所述第十三开关管的控制端连接形成的节点处。
在本发明的一个实施例中，所述第十四开关管、所述第十七开关管、所述第十八开关管、所述第二十一开关管、所述第二十二开关管、所述第二十五开关管和所述第二十六开关管为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第十五开关管、所述第十六开关管、所述第十九开关管、所述第二十开关管、所述第二十三开关管、所述第二十四开关管、所述第二十七开关管和所述第二十八开关管为NMOS晶体管且其控制端为NMOS晶体管的栅极。
本发明的一个实施例还提供一种Sigma Delta调制器，包括上述任意一项实施例所述的DAC反馈电流补偿电路。
在本发明的一个实施例中，Sigma Delta调制器还包括第一电流舵单元和第一运算放大器，所述DAC反馈电流补偿电路的第一输出端和所述第一电流舵单元的第一输出端连接于所述第一运算放大器的正相输入端，所述DAC反馈电流补偿电路的第二输出端和所述第一电流舵单元的第二输出端连接于所述第一运算放大器的负相输入端。
与现有技术相比，本发明的有益效果：
本发明提供了一种应用于连续时间Sigma Delta调制器的DAC反馈电流补偿电路，该电路通过监测Sigma Delta调制器输入电阻随PVT的变化而自动调整DAC反馈电流的大小，补偿了由于输入电阻减小而增加的输入全摆幅电流，避免了由于DAC负反馈机制的失效造成的环路不稳定。
附图说明
图1为本发明实施例提供的一种DAC反馈电流补偿电路的结构示意图；
图2为本发明实施例提供的另一种DAC反馈电流补偿电路的结构示意图；
图3为本发明实施例提供的一种Sigma Delta调制器的电路结构示意图；
图4为本发明实施例提供的一种电流舵的电路结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1，图1为本发明实施例提供的一种DAC反馈电流补偿电路的结构示意图。本发明实施例提供的一种DAC反馈电流补偿电路，该电路包括：
电阻监测电路，用于监测输入电阻受预设条件影响而发生的阻值变化，得到阻值变化信号；
电流源跟随电路，连接所述电阻监测电路，用于将所述阻值变化信号转化为电流源自偏置电压的变化，得到电流源自偏置电压变化信号；
电流漏跟随电路，连接所述电流源跟随电路，用于将所述电流源自偏置电压变化信号转化为电流漏自偏置电压变化信号；
补偿电流产生电路，连接所述电流漏跟随电路，用于根据所述电流源自偏置电压变化信号和电流漏自偏置电压变化信号产生补偿电流。
其中，输入电阻为输入至Sigma Delta调制器中的电阻。
其中，预设条件可以为工艺(加工过程)、电压和温度中的任意一种，也可以为工艺、电压和温度中的任意两种，也可以为工艺、电压和温度三种同时产生的影响。
其中，补偿电流包括正端补偿电流ΔIP和负端补偿电流ΔIN。
在续时间Sigma Delta调制器的实际应用中，因为会受到工艺、电压、温度的影响，因此会造成该调制器性能不稳定，本实施例利用电阻监测电路将变化的电阻阻值转化为变化的电流源自偏置电压变化信号和变化的电流漏自偏置电压变化信号，然后通过补偿电流产生电路产生补偿电流，和电流舵单元输出的电流一起反馈回Sigma Delta调制器中，使得该DAC反馈电流补偿电路通过监测Sigma Delta调制器输入电阻随工艺、电压、温度的变化而自动调整DAC反馈电流补偿电路的补偿电流的大小，补偿了由于输入电阻减小而增加的输入全摆幅电流，避免了由于DAC负反馈机制的失效造成的环路不稳定。
在一个实施例中，请参见图2，电阻监测电路包括第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6和电阻R，其中，
第一开关管M1、第二开关管M2和第三开关管M3依次串接于电源端VDD和接地端GND之间，第四开关管M4、第五开关管M5、第六开关管M6和电阻R依次串接于电源端VDD和接地端GND之间，第一开关管M1的控制端分别连接于第四开关管M4的控制端、第二开关管M2和第三开关管M3连接形成的节点处、第六开关管M6的控制端，第二开关管M2的控制端连接于第一偏置电压VPcas，第三开关管M3的控制端连接于第六开关管M6和电阻R连接形成的节点处，第五开关管M5的控制端连接于第一偏置电压VPcas。
优选地，第一开关管M1、第二开关管M2、第四开关管M4和第五开关管M5为PMOS晶体管且其控制端为PMOS晶体管的栅极，第三开关管M3和第六开关管M6为NMOS晶体管且其控制端为NMOS晶体管的栅极。
具体地，第一开关管M1的源极连接于电源端VDD，第一开关管M1的漏极连接于第二开关管M2的源极，第一开关管M1的栅极连接于第四开关管M4的栅极、第二开关管M2的漏极、第三开关管M3的漏极、第六开关管M6的栅极，第二开关管M2的栅极连接于第五开关管M5的栅极、第一偏置电压VPcas，第三开关管M3的源极连接于接地端GND，第三开关管M3的栅极连接于第六开关管M6的源极和电阻R的一端，电阻R的另一端连接于接地端GND，第四开关管M4的源极连接于电源端VDD，第四开关管M4的漏极连接于第五开关管M5的源极，第五开关管M5的漏极连接于第六开关管M6的漏极。
在一个实施例中，请参见图2，电流源跟随电路包括第七开关管M7、第八开关管M8、第九开关管M9、第十开关管M10、第十一开关管M11、第十二开关管M12和第十三开关管M13，其中，
第七开关管M7、第八开关管M8和第九开关管M9依次串接于电源端VDD和接地端GND之间，第十开关管M10、第十一开关管M11、第十二开关管M12和第十三开关管M13依次串接于电源端VDD和接地端GND之间，第九开关管M9的控制端连接于第七开关管M7的控制端，第七开关管M7的控制端还连接于第四开关管M4的控制端，第十一开关管M11的控制端连接于第八开关管M8的控制端，第八开关管M8的控制端还连接于第五开关管M5的控制端，第九开关管M9的控制端分别连接至第八开关管M8和第九开关管M9连接形成的节点处、第十二开关管M12的控制端，第十三开关管M13的控制端分别连接于第十一开关管M11和第十二开关管M12连接形成的节点处。
优选地，第七开关管M7、第八开关管M8、第十开关管M10、第十一开关管M11为PMOS晶体管且其控制端为PMOS晶体管的栅极，第九开关管M9、第十二开关管M12和第十三开关管M13为NMOS晶体管且其控制端为NMOS晶体管的栅极。
具体地，第七开关管M7的源极连接于电源端VDD，第七开关管M7的漏极连接于第八开关管M8的源极，第七开关管M7栅极连接于第十开关管M10的栅极、第四开关管M4的栅极，第八开关管M8的漏极连接于第九开关管M9的漏极、第九开关管M9的栅极、第十二开关管M12的栅极，第八开关管M8的栅极连接于第十一开关管M11的栅极、第五开关管M5的栅极，第九开关管M9的源极连接于接地端GND，第十开关管M10的源极连接于电源端VDD，第十开关管M10的漏极连接于第十一开关管M11的源极，第十一开关管M11的漏极连接于第十二开关管M12的漏极、第十三开关管M13的栅极，第十二开关管M12的源极连接于第十三开关管M13的漏极，第十三开关管M13的源极连接于接地端GND。
在一个实施例中，请参见图2，电流漏跟随电路包括第十四开关管M14、第十五开关管M15、第十六开关管M16、第十七开关管M17、第十八开关管M18、第十九开关管M19和第二十开关管M20，其中，
第十四开关管M14、第十五开关管M15和第十六开关管M16依次串接于电源端VDD和接地端GND之间，第十七开关管M17、第十八开关管M18、第十九开关管M19和第二十开关管M20依次串接于电源端VDD和接地端GND之间，第十四开关管M14的控制端分别连接于第十八开关管M18的控制端、第十四开关管M14和第十五开关管M15连接形成的节点处，第十五开关管M15的控制端连接于第十二开关管M12的控制端和第十九开关管M19的控制端，第十六开关管M16的控制端连接于第十三开关管M13的控制端和第二十开关管M20的控制端，第十七开关管M17的控制端连接于第十八开关管M18和第十九开关管M19连接形成的节点处。
优选地，第十四开关管M14、第十七开关管M17和第十八开关管M18为PMOS晶体管且其控制端为PMOS晶体管的栅极，第十五开关管M15、第十六开关管M16、第十九开关管M19和第二十开关管M20为NMOS晶体管且其控制端为NMOS晶体管的栅极。
具体地，第十四开关管M14的源极连接于电源端VDD，第十四开关管M14的漏极连接于第十五开关管M15的漏极、第十四开关管M14的栅极、第十八开关管M18的栅极，第十五开关管M15的源极连接于第十六开关管M16的漏极，第十五开关管M15的栅极连接于第十二开关管M12的栅极、第十九开关管M19的栅极，第十六开关管M16的源极连接于接地端GND，第十六开关管M16的栅极连接于第十三开关管M13的栅极、第二十开关管M20的栅极，第十七开关管M17的源极连接于电源端VDD，第十七开关管M17的漏极连接于第十八开关管M18的源极，第十七开关管M17的栅极连接于第十八开关管M18的漏极、第十九开关管M19的漏极，第十九开关管M19的源极连接于第二十开关管M20的漏极，第二十开关管M20的源极连接于接地端GND。
在一个实施例中，请参见图2，补偿电流产生电路包括第二十一开关管M21、第二十二开关管M22、第二十三开关管M23、第二十四开关管M24、第二十五开关管M25、第二十六开关管M26、第二十七开关管M27和第二十八开关管M28，其中，
第二十一开关管M21、第二十二开关管M22、第二十三开关管M23和第二十四开关管M24依次串接于电源端VDD和接地端GND之间，第二十五开关管M25、第二十六开关管M26、第二十七开关管M27和第二十八开关管M28依次串接于电源端VDD和接地端GND之间，第二十一开关管M21的控制端连接于第十七开关管M17的控制端，第二十二开关管M22的控制端连接于第十八开关管M18的控制端，第二十三开关管M23的控制端连接于第二偏置电压VNcas，第二十四开关管M24的控制端连接于第三偏置电压VNbias，第二十五开关管M25的控制端连接于第四偏置电压VPbias，第二十六开关管M26的控制端连接于第一偏置电压VPcas，第二十七开关管M27的控制端连接于第八开关管M8和第九开关管M9连接形成的节点与第九开关管M9的控制端连接形成的节点处，第二十八开关管M28的控制端连接于第十一开关管M11和第十二开关管M12连接形成的节点与第十三开关管M13的控制端连接形成的节点处。
优选地，第二十一开关管M21、第二十二开关管M22、第二十五开关管M25和第二十六开关管M26为PMOS晶体管且其控制端为PMOS晶体管的栅极，第二十三开关管M23、第二十四开关管M24、第二十七开关管M27和第二十八开关管M28为NMOS晶体管且其控制端为NMOS晶体管的栅极。
具体地，第二十一开关管M21的源极连接于电源端VDD，第二十一开关管M21的漏极连接于第二十二开关管M22的源极，第二十一开关管M21的栅极连接于第十七开关管M17的栅极，第二十二开关管M22的漏极连接于第二十三开关管M23的漏极、DAC反馈电流补偿电路的第一输出端，第二十二开关管M22的栅极连接于第十八开关管M18的栅极，第二十三开关管M23的源极连接于第二十四开关管M24的漏极，第二十三开关管M23的栅极连接于第二偏置电压VNcas，第二十四开关管M24的源极连接于接地端，第二十四开关管M24的栅极连接于第三偏置电压VNbias，第二十五开关管M25的源极连接于电源端VDD，第二十五开关管M25的漏极连接于第二十六开关管M26的源极，第二十五开关管M25的栅极连接于第四偏置电压VPbias，第二十六开关管M26的漏极连接于第二十七开关管M27的漏极、DAC反馈电流补偿电路的第二输出端，第二十六开关管M26的栅极连接于第一偏置电压VPcas，第二十七开关管M27的源极连接于第二十八开关管M28的漏极，第二十七开关管M27的栅极连接于第八开关管M8的漏极、第九开关管M9的漏极、第十二开关管M12的栅极连接形成的节点处，第二十八开关管M28的源极连接于接地端GND，第二十八开关管M28的栅极连接于第十一开关管M11的漏极、第十二开关管M12的漏极、第十三开关管M13的栅极连接形成的节点处。
DAC反馈电流补偿电路的第一输出端输出正端补偿电流ΔIP，DAC反馈电流补偿电路的第二输出端输出正端补偿电流ΔIN。
本发明提供了一种应用于连续时间Sigma Delta调制器的DAC反馈电流补偿电路，该DAC反馈电流补偿电路通过监测Sigma Delta调制器输入电阻随工艺、电压、温度的变化而自动调整DAC反馈电流的大小，补偿了由于输入电阻减小而增加的输入全摆幅电流，避免了由于DAC负反馈机制的失效造成的环路不稳定，从而消除了输入电阻受工艺、电压、温度影响变化而使得DAC负反馈电流不足的情况的发生，进而避免了环路滤波函数H(s)和信号传递函数STF(s)的变形，使得DR(动态范围)不受明显影响，保证了环路的稳定性。
请参见图3，图3为本发明实施例提供的一种Sigma Delta调制器的电路结构示意图。本发明实施例还提供了一种Sigma Delta调制器，该Sigma Delta调制器包括DAC反馈电流补偿电路、第一电流舵单元D1、第二电流舵单元D2、第三电流舵单元D3、第一运算放大器OPAMP1、第二运算放大器OPAMP2、第三运算放大器OPAMP3、量化器L、第一触发器C1、第二触发器C2、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9和第十电阻R10，其中，
DAC反馈电流补偿电路的第一输出端和第一电流舵单元D1的第一输出端连接于第一运算放大器OPAMP1的正相输入端，DAC反馈电流补偿电路的第二输出端和第一电流舵单元D1的第二输出端连接于第一运算放大器OPAMP1的负相输入端，第一运算放大器OPAMP1的负相输出端连接于第四电阻R4的一端、第三运算放大器OPAMP3的负相输入端，第四电阻R4的另一端连接于第二运算放大器OPAMP2的负相输入端、第八电阻R8的一端，第八电阻R8的另一端连接于量化器L的正相输入端，第一运算放大器OPAMP1的正相输出端连接于第三电阻R3的一端、第三运算放大器OPAMP3的正相输入端，第三电阻R3的另一端连接于第二运算放大器OPAMP2的正相输入端、第七电阻R7的一端，第七电阻R7的另一端连接于量化器L的负相输入端，第二运算放大器OPAMP2的负相输出端连接于第十电阻R10的一端，第十电阻R10的另一端连接于第三运算放大器OPAMP3的负相输入端、第二电流舵单元D2的第二输出端、第三电流舵单元D3的第二输出端，第二运算放大器OPAMP2的正相输出端连接于第九电阻R9的一端，第九电阻R9的另一端连接于第三运算放大器OPAMP3的正相输入端、第二电流舵单元D2的第一输出端、第三电流舵单元D3的第一输出端，第三运算放大器OPAMP3的负相输出端连接于量化器L的负相输入端，第三运算放大器OPAMP3的正相输出端连接于量化器L的正相输入端，量化器L的负相输出端连接于第二触发器C2的D端口，第二触发器C2的Q端连接于第一触发器C1的D端、第一电流舵单元D1的输入端、第二电流舵单元D2的输入端，第一触发器C1的Q端连接于第三电流舵单元D3的输入端，第一电容C1并接于第一运算放大器OPAMP1的正相输入端和负相输出端之间，第二电容C2并接于第一运算放大器OPAMP1的负相输入端和正相输出端之间，第三电容C3并接于第二运算放大器OPAMP2的正相输入端和负相输出端之间，第四电容C4并接于第二运算放大器OPAMP2的负相输入端和正相输出端之间，第五电容C5并接于第三运算放大器OPAMP3的正相输入端和负相输出端之间，第六电容C6并接于第三运算放大器OPAMP3的负相输入端和正相输出端之间。
其中，第一电流舵单元D1、第二电流舵单元D2、第三电流舵单元D3均包括N个电流舵，N个电流舵并联连接，例如，N为15。
请参见图4，每个电流舵包括第二十九开关管M29、第三十开关管M30、第三十一开关管M31、第三十二开关管M32、第三十三开关管M33、第三十四开关管M34、第三十五开关管M35、第三十六开关管M36、第三十七开关管M37、第三十八开关管M38、第三十九开关管M39、第四十开关管M40、第四十一开关管M41、第四十二开关管M42、第七电容C7和第八电容C8，其中，
第二十九开关管M29的源极和漏极均连接于接地端、第三十开关管M30的源极，第二十九开关管M29的栅极连接于第三十开关管M30的栅极，第三十开关管M30的漏极连接于第三十一开关管M31的源极，第三十一开关管M31的漏极连接于第三十二开关管M32的源极、第三十六开关管M36的源极，第三十一开关管M31的栅极连接于第一偏置电压VPcas，第三十二开关管M32的漏极连接于第三十三开关管M33的源极，第三十二开关管M32的栅极连接于第五偏置电压DINP，第三十三开关管M33的漏极连接于第三十四开关管M34的漏极、电流舵的第二输出端，第七电容C7串接于第三十三开关管M33的栅极和第三十四开关管M34的栅极之间，第三十四开关管M34的源极连接于第三十五开关管M35的漏极，第三十五开关管M35的源极连接于第三十九开关管M39的源极、第四十开关管M40的漏极，第三十五开关管M35的栅极连接于第六偏置电压DINN，第三十六开关管M36的漏极连接于第三十七开关管M37的源极，第三十六开关管M36的栅极连接于第七偏置电压DINP_B，第三十七开关管M37的漏极连接于第三十八开关管M38的漏极、电流舵的第一输出端，第八电容C8串接于第三十七开关管M37的栅极和第三十八开关管M38的栅极之间，第三十八开关管M38的源极连接于第三十九开关管M39的漏极，第三十九开关管M39的栅极连接于第八偏置电压DINN_B，第四十开关管M40的源极连接于第四十一开关管M41的漏极，第四十开关管M40的栅极连接于第二偏置电压VNcas，第四十一开关管M41的源极连接于第四十二开关管M42的源极、漏极、接地端GND，第四十一开关管M41的栅极连接于第四十二开关管M42的栅极。
电流舵的第一输出端输出电流IOP，电流舵的第二输出端输出电流ION。
本实施例的DAC反馈电流补偿电路为上述实施例所述的DAC反馈电流补偿电路，在此不再赘述。
电阻监测电路的电阻R具有和Sigma Delta调制器的输入电阻相同的版图设置，将电阻R作为电阻监测电路的检测对象，因为电阻R和Sigma Delta调制器的输入电阻随工艺、电压、温度的变化趋势相同。请参见图2，恒流源偏置时，若电阻R减小，则A点处的电压随之减小减小，由于负反馈MOS管第三开关管M3的作用，B点处的电压增大，则MOS管M2所在的恒流源电流减小，所以M3管电流减小，第七开关管M7的偏置电压减小，则流过电流源跟随电路的电流减小，电流源跟随电路的自偏置电压VN1和VN2也随之减小。同理，由于流过电流漏跟随电路的电流减小，则电流漏跟随电路的自偏置电压VP1和VP2也随之增大。Sigma Delta调制器的输入电阻不随工艺、电压、温度变化时，DAC反馈电流补偿电路中的自偏置电压和偏置电流与电流舵单元的偏置电压和偏置电流则是相等的，即VN1＝VNcas，VN2＝VNbias，VP1＝VPcas，VP2＝VPbias，IP＝IN＝IB，然而由于输入电阻阻值的变化，此时电流源和电流漏的各个自偏置电压(VN1，VN2，VP1，VP2)和补偿电流产生电路的偏置电流(IP，IN)也随之发生相应的变化，其中，IP为流过第二十一开关管M21、第二十二开关管M22的电流，IN为流过第二十七开关管M27、第二十八开关管M28的电流，IB为流过第二十三开关管M23、第二十四开关管M24、第二十五开关管M25、第二十六开关管M26、的电流，IB也为流过第三十开关管M30、第三十一开关管M31、第四十开关管M40、第四十一开关管M41的电流。
在一个实施例中，由于电阻R减小，对于补偿电流产生电路中的正端补偿电流ΔIP，此时有IP＝ΔIP+IB，ΔIP>0，ΔIP和第一电流舵单元D1的反馈电流IOP一起注入图3所示的Vc+处；对于补偿电流产生电路的负端补偿电流ΔIN，此时有IN＝ΔIN+IB，ΔIN>0，ΔIN和第一电流舵单元D1的反馈电流ION一起注入图3所示的Vc-处。这样，虽然电阻R减小，导致输入全摆幅电流Ifull增大，但是由于DAC反馈电流补偿电路产生的补偿电流ΔIP和ΔIN，总反馈电流同样增大，所以调制器整体的负反馈机制并没有收到影响，保证了环路的稳定性。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种DAC反馈电流补偿电路，其特征在于，包括：
电阻监测电路，用于监测输入电阻受预设条件影响而发生的阻值变化，得到阻值变化信号，所述电阻监测电路包括第一开关管(M1)、第二开关管(M2)、第三开关管(M3)、第四开关管(M4)、第五开关管(M5)、第六开关管(M6)和电阻(R)，其中，所述第一开关管(M1)、所述第二开关管(M2)和所述第三开关管(M3)依次串接于电源端(VDD)和接地端(GND)之间，所述第四开关管(M4)、所述第五开关管(M5)、所述第六开关管(M6)和所述电阻(R)依次串接于电源端(VDD)和接地端(GND)之间，所述第一开关管(M1)的控制端分别连接于所述第四开关管(M4)的控制端、所述第二开关管(M2)和所述第三开关管(M3)连接形成的节点处、所述第六开关管(M6)的控制端，所述第二开关管(M2)的控制端连接于第一偏置电压(VPcas)，所述第三开关管(M3)的控制端连接于所述第六开关管(M6)和所述电阻(R)连接形成的节点处，所述第五开关管(M5)的控制端连接于所述第一偏置电压(VPcas)；
电流源跟随电路，连接所述电阻监测电路，用于将所述阻值变化信号转化为电流源自偏置电压的变化，得到电流源自偏置电压变化信号，所述电流源跟随电路包括第七开关管(M7)、第八开关管(M8)、第九开关管(M9)、第十开关管(M10)、第十一开关管(M11)、第十二开关管(M12)和第十三开关管(M13)，其中，所述第七开关管(M7)、所述第八开关管(M8)和所述第九开关管(M9)依次串接于电源端(VDD)和接地端(GND)之间，所述第十开关管(M10)、所述第十一开关管(M11)、所述第十二开关管(M12)和所述第十三开关管(M13)依次串接于电源端(VDD)和接地端(GND)之间，所述第九开关管(M9)的控制端连接于所述第七开关管(M7)的控制端，所述第七开关管(M7)的控制端还连接于所述第四开关管(M4)的控制端，所述第十一开关管(M11)的控制端连接于所述第八开关管(M8)的控制端，所述第八开关管(M8)的控制端还连接于所述第五开关管(M5)的控制端，所述第九开关管(M9)的控制端分别连接至所述第八开关管(M8)和所述第九开关管(M9)连接形成的节点处、所述第十二开关管(M12)的控制端，所述第十三开关管(M13)的控制端分别连接于所述第十一开关管(M11)和所述第十二开关管(M12)连接形成的节点处；
电流漏跟随电路，连接所述电流源跟随电路，用于将所述电流源自偏置电压变化信号转化为电流漏自偏置电压变化信号，所述电流漏跟随电路包括第十四开关管(M14)、第十五开关管(M15)、第十六开关管(M16)、第十七开关管(M17)、第十八开关管(M18)、第十九开关管(M19)和第二十开关管(M20)，其中，所述第十四开关管(M14)、所述第十五开关管(M15)和所述第十六开关管(M16)依次串接于电源端(VDD)和接地端(GND)之间，所述第十七开关管(M17)、所述第十八开关管(M18)、所述第十九开关管(M19)和所述第二十开关管(M20)依次串接于电源端(VDD)和接地端(GND)之间，所述第十四开关管(M14)的控制端分别连接于所述第十八开关管(M18)的控制端、所述第十四开关管(M14)和所述第十五开关管(M15)连接形成的节点处，所述第十五开关管(M15)的控制端连接于所述第十二开关管(M12)的控制端和所述第十九开关管(M19)的控制端，所述第十六开关管(M16)的控制端连接于所述第十三开关管(M13)的控制端和所述第二十开关管(M20)的控制端，所述第十七开关管(M17)的控制端连接于所述第十八开关管(M18)和所述第十九开关管(M19)连接形成的节点处；
补偿电流产生电路，连接所述电流漏跟随电路，用于根据所述电流源自偏置电压变化信号和电流漏自偏置电压变化信号产生补偿电流。
2.根据权利要求1所述的DAC反馈电流补偿电路，其特征在于，所述第一开关管(M1)、所述第二开关管(M2)、所述第四开关管(M4)和所述第五开关管(M5)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第三开关管(M3)和所述第六开关管(M6)为NMOS晶体管且其控制端为NMOS晶体管的栅极。
3.根据权利要求1所述的DAC反馈电流补偿电路，其特征在于，所述第七开关管(M7)、所述第八开关管(M8)、所述第十开关管(M10)、所述第十一开关管(M11)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第九开关管(M9)、所述第十二开关管(M12)和所述第十三开关管(M13)为NMOS晶体管且其控制端为NMOS晶体管的栅极。
4.根据权利要求1所述的DAC反馈电流补偿电路，其特征在于，所述补偿电流产生电路包括第二十一开关管(M21)、第二十二开关管(M22)、第二十三开关管(M23)、第二十四开关管(M24)、第二十五开关管(M25)、第二十六开关管(M26)、第二十七开关管(M27)和第二十八开关管(M28)，其中，
所述第二十一开关管(M21)、所述第二十二开关管(M22)、所述第二十三开关管(M23)和所述第二十四开关管(M24)依次串接于电源端(VDD)和接地端(GND)之间，所述第二十五开关管(M25)、所述第二十六开关管(M26)、所述第二十七开关管(M27)和所述第二十八开关管(M28)依次串接于电源端(VDD)和接地端(GND)之间，所述第二十一开关管(M21)的控制端连接于所述第十七开关管(M17)的控制端，所述第二十二开关管(M22)的控制端连接于所述第十八开关管(M18)的控制端，所述第二十三开关管(M23)的控制端连接于第二偏置电压(VNcas)，所述第二十四开关管(M24)的控制端连接于第三偏置电压(VNbias)，所述第二十五开关管(M25)的控制端连接于第四偏置电压(VPbias)，所述第二十六开关管(M26)的控制端连接于所述第一偏置电压(VPcas)，所述第二十七开关管(M27)的控制端连接于所述第八开关管(M8)和所述第九开关管(M9)连接形成的节点与所述第九开关管(M9)的控制端连接形成的节点处，所述第二十八开关管(M28)的控制端连接于所述第十一开关管(M11)和所述第十二开关管(M12)连接形成的节点与所述第十三开关管(M13)的控制端连接形成的节点处。
5.根据权利要求4所述的DAC反馈电流补偿电路，其特征在于，所述第十四开关管(M14)、所述第十七开关管(M17)、所述第十八开关管(M18)、所述第二十一开关管(M21)、所述第二十二开关管(M22)、所述第二十五开关管(M25)和所述第二十六开关管(M26)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第十五开关管(M15)、所述第十六开关管(M16)、所述第十九开关管(M19)、所述第二十开关管(M20)、所述第二十三开关管(M23)、所述第二十四开关管(M24)、所述第二十七开关管(M27)和所述第二十八开关管(M28)为NMOS晶体管且其控制端为NMOS晶体管的栅极。
6.一种Sigma Delta调制器，其特征在于，包括权利要求1至权利要求5任意一项所述的DAC反馈电流补偿电路。
7.根据权利要求6所述的Sigma Delta调制器，其特征在于，还包括第一电流舵单元和第一运算放大器，所述DAC反馈电流补偿电路的第一输出端和所述第一电流舵单元的第一输出端连接于所述第一运算放大器的正相输入端，所述DAC反馈电流补偿电路的第二输出端和所述第一电流舵单元的第二输出端连接于所述第一运算放大器的负相输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910049490.7A CN109921793B (zh) | 2019-01-18 | 2019-01-18 | 一种DAC反馈电流补偿电路及Sigma Delta调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910049490.7A CN109921793B (zh) | 2019-01-18 | 2019-01-18 | 一种DAC反馈电流补偿电路及Sigma Delta调制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109921793A CN109921793A (zh) | 2019-06-21 |
| CN109921793B true CN109921793B (zh) | 2020-09-01 |
Family
ID=66960474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910049490.7A Active CN109921793B (zh) | 2019-01-18 | 2019-01-18 | 一种DAC反馈电流补偿电路及Sigma Delta调制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109921793B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112003614B (zh) * | 2020-08-27 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种dds输出补偿电路 |
| CN112865799B (zh) * | 2020-12-31 | 2024-10-01 | 瑞声科技（南京）有限公司 | 一种优化电流舵DAC的sigma-delta ADC调制器及电子设备 |
| CN118381510B (zh) * | 2024-06-25 | 2024-09-13 | 浙江大学 | 用于Delta-Sigma调制的电流域模拟积分电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217263A (zh) * | 2008-01-17 | 2008-07-09 | 埃派克森微电子有限公司 | 放大器直流失调电压的补偿方法与装置 |
| CN108696278A (zh) * | 2017-04-12 | 2018-10-23 | 华为技术有限公司 | 一种数模转换器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433714B1 (en) * | 2000-12-20 | 2002-08-13 | Agere Systems Guardian Corp. | Apparatus and method for precision trimming of a semiconductor device |
| DE102008003799B4 (de) * | 2008-01-10 | 2021-06-10 | Robert Bosch Gmbh | Überwachungsvorrichtung für ein Meldesystem, Meldesystem und Verfahren zur Überwachung des Meldesystems |
| CN202586751U (zh) * | 2012-05-30 | 2012-12-05 | 西安航天民芯科技有限公司 | 一种高精度ac/dc转换器限流电路 |
| CN105610441B (zh) * | 2015-12-23 | 2019-02-01 | 北京时代民芯科技有限公司 | 一种发射型数模转换器直流失调的电流补偿系统 |
-
2019
- 2019-01-18 CN CN201910049490.7A patent/CN109921793B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217263A (zh) * | 2008-01-17 | 2008-07-09 | 埃派克森微电子有限公司 | 放大器直流失调电压的补偿方法与装置 |
| CN108696278A (zh) * | 2017-04-12 | 2018-10-23 | 华为技术有限公司 | 一种数模转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109921793A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109921793B (zh) | 一种DAC反馈电流补偿电路及Sigma Delta调制器 | |
| CN109683651A (zh) | 一种高电源抑制比的低压差线性稳压器电路 | |
| CN101692603B (zh) | 增益自举型c类反向器及其应用电路 | |
| WO2020037894A1 (zh) | 差分参考电压缓冲器 | |
| CN106873704B (zh) | 基准电压源及其正温度系数电压生成电路 | |
| CN108563274B (zh) | 一种连续可调分贝线性可变增益电路结构 | |
| CN110875742A (zh) | 一种用于delta-sigma调制器的离散型低功耗积分器 | |
| CN112542948B (zh) | 一种斜坡补偿电路 | |
| WO2018205832A1 (zh) | 一种叠加运算电路及浮动电压数模转换电路 | |
| CN102394634B (zh) | 数模混合控制体偏置型c类反相器 | |
| CN116700418A (zh) | 一种钳位电压精确可调电路 | |
| CN117234270A (zh) | 一种高稳定性的低压差线性稳压器 | |
| CN108762366A (zh) | 一种带隙基准电路 | |
| CN104181473A (zh) | 一种电流源校准电路 | |
| CN109586725B (zh) | 超高精度r-2r电阻网络开关阵列 | |
| CN111371417A (zh) | 积分器电路及其工作时序控制方法和电子装置 | |
| CN216873190U (zh) | 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器 | |
| CN114337552B (zh) | 自适应压摆率增强的运算放大电路 | |
| CN115421550A (zh) | 一种低温漂系数的带隙基准电压源 | |
| CN107256055B (zh) | 一种无片外电容ldo电路 | |
| CN103926971A (zh) | 用于光传感器的电流基准电路 | |
| CN108241402B (zh) | 一种基准电压源 | |
| CN111399582B (zh) | 一种可编程电流源 | |
| CN114189247B (zh) | 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器 | |
| US11996855B2 (en) | Resistor DAC gain correction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |