CN109920766B - 带有散热结构的大尺寸芯片系统级封装结构及其制作方法 - Google Patents
带有散热结构的大尺寸芯片系统级封装结构及其制作方法 Download PDFInfo
- Publication number
- CN109920766B CN109920766B CN201910179002.4A CN201910179002A CN109920766B CN 109920766 B CN109920766 B CN 109920766B CN 201910179002 A CN201910179002 A CN 201910179002A CN 109920766 B CN109920766 B CN 109920766B
- Authority
- CN
- China
- Prior art keywords
- chip
- heat dissipation
- substrate
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 212
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 177
- 239000002184 metal Substances 0.000 claims abstract description 167
- 229910052751 metal Inorganic materials 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 239000011229 interlayer Substances 0.000 claims abstract description 61
- 238000004806 packaging method and process Methods 0.000 claims abstract description 35
- 239000012792 core layer Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 239000003507 refrigerant Substances 0.000 claims description 8
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000005057 refrigeration Methods 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000005476 soldering Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000005496 eutectics Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种带有散热结构的大尺寸芯片系统级封装结构及其制作方法，该结构，包括：基板芯板层，具有基板布线，其内部设有一贯穿的开窗；第一芯片，埋入至该开窗中，形成一埋入结构；基板层间绝缘层，覆盖于该埋入结构的上、下表面，该基板层间绝缘层中制作有第二金属盲孔和金属互连线路，用于该第一芯片与基板芯板层电气互连；元器件，贴装于基板层间绝缘层的表面焊盘上，与第一芯片电气互连；以及第二散热结构，与第一芯片以及元器件同时键合，实现系统封装；其中，第一芯片为N个大尺寸芯片和/或M个小尺寸芯片，M、N均为自然数。整体上具有高密度集成、良好的散热和可靠的封装、能够降低信号传输路径、以及减小传输损耗的综合性能。
Description
技术领域
本公开属于芯片封装技术领域，涉及一种带有散热结构的大尺寸芯片系统级封装结构及其制作方法，特别是一种高密度集成芯片埋入封装的带有散热结构的大尺寸芯片系统级封装结构及其制作方法。
背景技术
随着半导体技术的不断发展，片上系统(SOC，System on a chip)技术得到空前发展，SOC芯片上集成了越来越多的晶体管，功能越来越强大，由于晶体管数量的增加，SOC芯片尺寸越来越大，常规1厘米×1厘米～2厘米×2厘米的SOC芯片已经无法满足要求了，目前已经发展到3-4厘米见方的芯片，未来将达到并突破5厘米×5厘米。对于大尺寸芯片的封装，在封装技术上存在非常大的困难。
首先，为满足芯片性能要求，减少芯片信号传输的损耗，大尺寸芯片封装无法采用引线键合方式进行封装，芯片只有可能采用倒装焊接的方法。大尺寸的倒装焊具和芯片倒装键合加工制造非常困难。贴片吸头安装好后必须控制芯片键合面与基板平行；如果芯片在焊接过程中存在微小倾斜，即使很小的倾角也会使得在芯片一边与基板接触后另一边与基板之间产生较大的距离，这个距离会导致虚焊，甚至部分焊球完全无法焊接到基板上。比如，芯片大小30mm×30mm，如果芯片与键合的基板间有1°的倾角，在芯片中，先与基板键合的一边会比另一边低0.52mm，如果芯片植球尺寸＜500微米，那么会有大量的焊球无法键合，形成虚焊漏焊。基板在贴片过程中，不能有翘曲，翘曲也会导致虚焊甚至部分焊球无法焊接。常规的贴片+回流工艺，在回流过程中，基板从低温向高温区传送过程中，由于基板的震动和受热不均匀，大尺寸的基板微小的翘曲变形，都会导致大尺寸芯片对角线上一端产生毫米级的翘起，焊球通常只有几百微米直径，因此，会产生大量焊球虚焊甚至大量焊球无焊接。同样，如果采用原位贴片回流焊接，由于加热是通过吸头和基板平台加热，基板上下表面温度分布非常不均匀，导致基板仍然翘曲，同样虚焊无法避免。因此，大尺寸芯片封装极其困难。
其次，大尺寸芯片的散热是个重要的课题，大尺寸芯片工作过程中散热是大尺寸芯片封装的一个重要问题，常规封装在芯片背面贴散热片，对于大尺寸封装，具有更高的散热要求，仅靠单面的散热片无法满足散热要求。
因此，还有如下技术问题亟待解决：大尺寸芯片利用现有的倒装焊接技术进行封装，会产生虚焊，无法达到封装要求；常规在芯片背面贴散热片的散热方式无法满足大尺寸芯片的散热要求；独立的大尺寸芯片封装占据太大的空间，导致带有大尺寸芯片封装的系统体积过大，不利于信号的传输和数据的处理。
发明内容
(一)要解决的技术问题
本公开提供了一种带有散热结构的大尺寸芯片系统级封装结构及其制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种带有散热结构的大尺寸芯片系统级封装结构，包括：基板芯板层13，具有基板布线22，其内部设有一贯穿的开窗20；第一芯片1，埋入至该开窗20中，形成一埋入结构；基板层间绝缘层12，覆盖于该埋入结构的上、下表面，该基板层间绝缘层12中制作有第二金属盲孔11和金属互连线路14，用于该第一芯片1与基板芯板层13电气互连；其中，所述第一芯片为N个大尺寸芯片和/或M个小尺寸芯片，M、N均为自然数。
在本公开的一些实施例中，该带有散热结构的大尺寸芯片系统级封装结构，还包括：元器件2，贴装于基板层间绝缘层12的表面焊盘21上，与第一芯片1电气互连；以及第二散热结构3，与第一芯片1以及元器件2同时键合，实现系统封装。
在本公开的一些实施例中，第二散热结构3分别设置于第一芯片1上下两侧，所述第一芯片1的正面非焊盘区域和背面均覆有芯片金属散热层9，在芯片金属散热层9对应的基板层间绝缘层12中还制作有金属散热盲孔阵列8和基板金属散热层7；其中，基板金属散热层7暴露于基板层间绝缘层12的上、下表面，与第二散热结构3通过键合层6键合；金属散热盲孔阵列8将芯片金属散热层9与基板金属散热层7连接，形成第一芯片1正面和背面的复合散热结构。
在本公开的一些实施例中，第二散热结构3设置于第一芯片1的背面一侧，第一芯片1的正面电极构造不需要设置芯片金属散热层以及第二散热结构，背面覆有芯片金属散热层9，在基板层间绝缘层12中还制作有金属散热盲孔阵列8和基板金属散热层7；其中，基板金属散热层7暴露于基板层间绝缘层12的上表面，与第二散热结构3通过键合层6键合；金属散热盲孔阵列8将芯片金属散热层9与基板金属散热层7连接，形成第一芯片1背面的复合散热结构。
在本公开的一些实施例中，第二散热结构3上制作有金属层凸台18，该金属层凸台18的高度满足：使得第二散热结构3与第一芯片1键合的同时还能与元器件2键合。
在本公开的一些实施例中，第二金属盲孔11与第一芯片1的芯片焊盘19连接，金属互连线路14与基板布线22连接；和/或，第二散热结构3为主动制冷的散热制冷器或者无制冷剂的散热器；和/或，第二散热结构3与第一芯片1以及元器件2进行键合的键合材料包括如下材料中的一种或几种：金属共晶焊料、以及热界面材料；和/或，第二散热结构3与基板层间绝缘层12之间还填充有树脂材料。
在本公开的一些实施例中，第一芯片1的芯片焊盘上制作有芯片表面焊盘凸点10；当基板层间绝缘层12为热固性树脂材料时，该芯片表面焊盘凸点10为加厚的，采用图形电镀的方式在第一芯片1的芯片焊盘上制造厚度超过5微米的金属柱10；以保护芯片焊盘在制作第二金属盲孔11的过程中免受激光损伤；或当基板层间绝缘层12为光敏树脂材料时，该芯片表面焊盘凸点10的厚度为0.5-1.5微米。
在本公开的一些实施例中，基板层间绝缘层12的左右两端设置有端口通信层5，该端口通信层5包括如下形式的一种或几种：金手指或者接插件焊接孔阵列结构。
根据本公开的另一个方面，提供了一种上述任一种带有散热结构的大尺寸芯片系统级封装结构的制作方法，该制作方法包括：准备基板芯板层13，在该基板芯板层13上制作基板布线22，基板布线完成后制作一贯穿的开窗20；将第一芯片1埋入至该开窗20中，形成一埋入结构；在该埋入结构的上、下表面覆盖基板层间绝缘层12，并在该基板层间绝缘层12中制作第二金属盲孔11和金属互连线路14；在基板层间绝缘层12的表面焊盘21上贴装元器件2；以及键合第二散热结构3，使其与第一芯片1以及元器件2同时键合，实现系统封装。
在本公开的一些实施例中，在该基板层间绝缘层12中制作第二金属盲孔11和金属互连线路14的步骤之后还包括：在基板层间绝缘层12的左右两端制作端口通信层5；在第一芯片1的芯片金属散热层9对应的基板层间绝缘层12中制作金属散热盲孔阵列8和基板金属散热层7。
(三)有益效果
从上述技术方案可以看出，本公开提供的带有散热结构的大尺寸芯片系统级封装结构及其制作方法，具有以下有益效果：
1、将第一芯片(大尺寸芯片和/或小尺寸芯片)在基板加工中埋入基板材料的框架中，形成埋入结构，通过第二金属盲孔和金属互连线路实现芯片与基板间的线路电气互连，线路电气互连全部采用基板的图形电镀和盲孔加工技术完成，避免使用倒装焊技术，因而，避免使用因基板翘曲和吸头不平行引起的虚焊和无法焊接这一基本技术问题。
2、在上述方案的基础上，通过在表面焊盘上贴装元器件，将第二散热结构与第一芯片和元器件同时键合，实现了系统的封装与散热；整体实现三维系统封装，不仅可以大幅度减小整个电路板的体积，而且可以大幅度优化整个电路板的电气性能。在解决了上述基本技术问题的基础上进一步解决了独立的大尺寸芯片封装占据空间太大，导致带有大尺寸芯片封装的系统体积过大，不利于信号的传输和数据的处理的技术问题，具有高密度集成的特点，能够大幅度减小封装体积、减小信号传输路径、以及减小损耗。
3、在一些实施例中，通过在第一芯片的上下表面均制作复合散热结构，保证芯片有足够的散热能力，在结构设计上充分考虑结构的对称性和加工工艺对结构的影响，实现低翘曲；
特别的，芯片金属散热层是采用电镀厚金属形成的，金属厚度越大，金属层中的应力越大，为降低整体结构的应力，在芯片金属散热层表面的基板层间绝缘层中加工金属散热盲孔阵列，在盲孔阵列上再制作厚金属散热层(基板金属散热层)，通过这种结构有效降低过厚金属电镀产生的应力。
附图说明
图1为根据本公开一实施例所示的带有散热结构的大尺寸芯片系统级封装结构的剖面示意图。
图2为如图1所示的带有散热结构的大尺寸芯片系统级封装结构的正面俯视图。
图3为根据本公开一实施例所示的散热结构的示意图。
图3A为如图3所示的散热结构的正面俯视图。
图4为根据本公开一实施例所示的芯片焊盘的布局示意图。
图5为根据本公开一实施例所示的双面带有散热结构的第一芯片的剖面结构示意图。
图6A和图6B分别为如图5所示的埋入芯片的芯片正面俯视图和芯片背面俯视图。
图7为根据本公开一实施例所示的基板芯板层进行开窗后的剖面结构示意图。
图8为根据本公开一实施例所示的第一芯片埋入基板后的剖面结构示意图。
【符号说明】
1-第一芯片； 2-元器件；
3-第二散热结构； 4-填充材料/树脂材料；
5-端口通信层； 6-键合层；
7-基板金属散热层； 8-金属散热盲孔阵列；
9-芯片金属散热层； 10-芯片表面焊盘凸点/金属柱；
11-第二金属盲孔； 12-基板层间绝缘层；
13-基板芯板层； 14-金属互连线路；
15-制冷剂出入口； 16-制冷剂腔；
17-隔板； 18-金属层凸台；
19-芯片焊盘； 20-开窗；
21-表面焊盘； 22-基板布线。
具体实施方式
本公开提供了一种带有散热结构的大尺寸芯片系统级封装结构及其制作方法，通过设置一级封装结构实现二级封装的功能，采用高密度集成芯片埋入封装方案，将大尺寸芯片在基板加工中埋入基板材料的框架中，形成埋入结构，芯片与基板间的线路电气互连，全部采用基板的图形电镀和盲孔加工技术完成，将常规的一级封装和零级封装扩展到二级封装，使大尺寸芯片与基板高度集成；另外，在基板层间绝缘层的表面焊盘上贴装元器件，利用金属互连线路、第二盲孔实现大尺寸芯片和元器件的电气互连，在避免虚焊问题的同时还大幅度减小整个电路板的体积，大幅度优化整个电路板的电气性能，并且还具有良好的散热性能，具有高密度集成、良好的散热和可靠的封装、能够降低信号传输路径、以及减小传输损耗等优点。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。所有附图中，以右手坐标系的x-y-z指示该器件的三维方向，以便与全文中描述的上、下、左、右等进行方向指示，全部附图与图1坐标系的指示方向一致。
大尺寸芯片封装时，由于芯片尺寸过大，占用空间很大，其封装对于其他芯片的互连和封装有很大影响。因此在大尺寸芯片封装中考虑其他芯片的封装和芯片间的电气互连、封装结构、热管理以及电气性能等方面，形成系统级封装，对散热、信号传输的优化和封装体积的缩小，以及封装结构的整体机械性能的提高都大有好处。
在本公开的第一个示例性实施例中，提供了一种带有散热结构的大尺寸芯片系统级封装结构。本实施例中，针对解决的技术问题下面以第一芯片1为一个大尺寸芯片进行示例，当然，本公开的方案主要解决大尺寸芯片的封装问题，但是该方案也适用于小尺寸芯片的封装，因此，第一芯片为N个大尺寸芯片和/或M个小尺寸芯片，其中，M、N均为自然数。
图1为根据本公开一实施例所示的带有散热结构的大尺寸芯片系统级封装结构的剖面示意图。图2为如图1所示的带有散热结构的大尺寸芯片系统级封装结构的正面俯视图。图7为根据本公开一实施例所示的基板芯板层进行开窗后的剖面结构示意图。
结合图1、图2和图7所示，本公开的带有散热结构的大尺寸芯片系统级封装结构，包括：基板芯板层13，具有基板布线22，其内部设有一贯穿的开窗20；第一芯片1，埋入至该开窗20中，形成一埋入结构；基板层间绝缘层12，覆盖于该埋入结构的上、下表面，该基板层间绝缘层12中制作有第二金属盲孔11和金属互连线路14，用于该第一芯片1与基板芯板层13电气互连；其中，所述第一芯片为N个大尺寸芯片和/或M个小尺寸芯片，M、N均为自然数。
本实施例中，该带有散热结构的大尺寸芯片系统级封装结构，还包括：元器件2，贴装于基板层间绝缘层12的表面焊盘21上，与第一芯片1电气互连；以及第二散热结构3，与第一芯片1以及元器件2同时键合，实现系统封装。
其中，基板层间绝缘层12的左右两端设置有端口通信层5，该端口通信层5可用于与PCB进行端口通信，包括但不限于如下形式的一种或几种：金手指或者接插件焊接孔阵列结构。
将第一芯片(大尺寸芯片和/或小尺寸芯片)在基板加工中埋入基板材料的框架中，形成埋入结构，通过第二金属盲孔和金属互连线路实现芯片与基板间的线路电气互连，线路电气互连全部采用基板的图形电镀和盲孔加工技术完成，避免使用倒装焊技术，因而，避免使用因基板翘曲和吸头不平行引起的虚焊和无法焊接这一基本技术问题。在上述方案的基础上，通过在表面焊盘上贴装元器件，将第二散热结构与第一芯片和元器件同时键合，实现了系统的封装与散热。
整体实现三维系统封装，不仅可以大幅度减小整个电路板的体积，而且可以大幅度优化整个电路板的电气性能。在解决了上述基本技术问题的基础上进一步解决了独立的大尺寸芯片封装占据空间太大，导致带有大尺寸芯片封装的系统体积过大，不利于信号的传输和数据的处理的技术问题，具有高密度集成的特点，能够大幅度减小封装体积、减小信号传输路径、以及减小损耗。
下面结合附图对本实施例的带有散热结构的大尺寸芯片系统级封装结构进行详细介绍。
大尺寸芯片对于芯片散热提出较高要求，常规散热片的散热无法达到散热要求，为提高散热效果，保证芯片工作在正常使用温度，优选的，在第一芯片两侧通过共晶焊接将两个第二散热结构(制冷器)集成在埋入基板两侧芯片区域，并通过导热性能良好的金属共晶键合层进行共晶无空隙键合，使得芯片得到最好的散热效果。
图3为根据本公开一实施例所示的散热结构的示意图。图3A为如图3所示的散热结构的正面俯视图。
第二散热结构3为主动制冷的散热制冷器或者无制冷剂的散热器，本实施例中，结合图3和图3A所示，优选第二散热结构3为主动制冷的散热制冷器3，该散热制冷器3中有供制冷剂进出的制冷剂出入口15，并设置多个隔板17，将散热制冷器3的制冷剂腔16分割成多个流道，使制冷剂均匀流过芯片将其热量及时带走。
在本公开的一些实施例中，第二散热结构3上制作有金属层凸台18，该金属层凸台18的高度满足：使得第二散热结构3与第一芯片1键合的同时还能与元器件2键合。该金属层凸台的大小尺寸(沿x-y平面)略大于或等于芯片裸露表面的进行共晶键合的键合层6表面的大小。第二散热结构3与基板层间绝缘层12之间还填充有树脂材料，例如，散热制冷器与键合层外围的绝缘树脂(基板层间绝缘层材料)间用高流动的树脂填充固化并固定。
第二散热结构3与第一芯片1以及元器件2进行键合的键合材料包括如下材料中的一种或几种：金属共晶焊料、以及热界面材料。
在本公开的一些实施例中，例如图1所示的芯片上下表面区域均带有第二散热结构的情形，第二散热结构3分别设置于第一芯片1上下两侧。
由于芯片表面电极设计不同，芯片正面的金属散热层也可以没有，但是芯片背面的金属散热层必须有。相应的，芯片正面的散热制冷器(第二散热结构)也可以没有。
元器件2可以仅设置于第一芯片1的一侧，也可以设置于第一芯片1的上下两侧，根据实际对应的面积、与第一芯片关联的元器件的数目、电气通信的便利性、以及制作工艺的简便性等综合进行考虑进行适应性设置，此时，第二散热结构3与第一芯片1以及元器件2同时键合的含义表示：第二散热结构与位于同一侧的第一芯片和元器件同时键合，另一侧的情况不作限定；例如，在一些实施方式中，第二散热结构可以在键合一侧的第一芯片和元器件的同时，另一侧的第二散热结构与另一侧的第一芯片和元器件也同时键合；在另一些实施方式中，第二散热结构键合一侧的第一芯片和元器件，另一侧不设置第二散热结构；在其它一些实施方式中，第二散热结构键合一侧的第一芯片和元器件，另一侧不设置元器件，另一侧的第二散热结构(此时对应的为普通的散热器进行散热的场景)仅键合第一芯片。通常，第一芯片背面的第二散热结构是不可或缺的。
例如，在本公开的另一些实施例中，第二散热结构3设置于第一芯片1的背面一侧，第一芯片1的正面电极构造不需要设置芯片金属散热层9以及第二散热结构3。
图4为根据本公开一实施例所示的芯片焊盘的布局示意图。图5为根据本公开一实施例所示的双面带有散热结构的第一芯片的剖面结构示意图。图6A和图6B分别为如图5所示的埋入芯片的芯片正面俯视图和芯片背面俯视图。
大尺寸芯片中集成多种功能的电路模块，存在大量的输出和输入接口焊盘，本实施中以图4所示的芯片焊盘布局为例描述该第一芯片的结构，然而本公开所述的第一芯片或者大尺寸芯片的焊盘布局结构并不局限于图4中的分布结构。
本实施例中，参照图4和图5所示，第一芯片的正面(图中以该芯片正面的法线方向为z轴负方向进行示意埋入基板的情形)存在焊盘区域以及非焊盘区域，在第一芯片的背面(法线方向对应z轴正方向)不设置焊盘区域。
下面主要介绍第一芯片以及埋入结构的散热情况。
由于大尺寸芯片正面具有较多的非焊盘区域，在本公开中，通过表面金属化，将这个非焊盘区域制造成金属散热区。与上文类似，由于芯片表面不同电极的设置情况，这些金属散热区可以有也可以没有。本实施例以上下表面均覆有金属散热层的情形进行示例。在该非焊盘区域形成(通常采用电镀的方式)厚度不少于5微米的金属层，通常为铜金属层。同样如果绝缘层材料使用光敏材料，这个金属层只需要1微米左右的金属厚度，最佳金属仍然是带有粘附层金属的铜层，粘附层金属可以是与芯片表面粘附性良好的Ti、Cr、Ni等任意一种或多种金属的复合层。芯片背面通常为无焊盘区域，是芯片散热的主要路径，芯片背面金属化后，通过背面的散热结构能够提供很好的散热效果。同样如果基板绝缘层采用热固性材料为主题的绝缘层材料，表面金属的厚度不少于5微米；如果芯片背面基板绝缘层采用光面树脂，金属层厚度只需要1微米左右的厚度。
因此，本实施例中，大尺寸芯片在埋入基板加工之前，需要正面非焊盘区域金属化，形成正面金属散热层；背面金属化，形成背面金属散热层；电镀加厚金属散热层和正面电极加厚。
在本公开的一些实施例中，例如图1所示情形，第二散热结构3分别设置于第一芯片1上下两侧。参照图6A和图6B所示，第一芯片1的正面非焊盘区域和背面均覆有芯片金属散热层9。
在本公开的另一些实施例中，例如图1中去掉下方(图1中的z轴负向)的第二散热结构及下方的元器件的情形，第二散热结构3设置于第一芯片1的背面一侧，第一芯片1的正面电极构造不需要设置芯片金属散热层以及第二散热结构。
参照图1所示，本公开对于第一芯片1埋入至基板芯板层13形成的埋入结构进行了散热结构的优化设置。
参照图1所示，第一芯片1的正面非焊盘区域和背面均覆有芯片金属散热层9，在芯片金属散热层9对应的基板层间绝缘层12中还制作有金属散热盲孔阵列8和基板金属散热层7。基板金属散热层7暴露于基板层间绝缘层12的上、下表面，与第二散热结构3通过键合层6键合；金属散热盲孔阵列8将芯片金属散热层9与基板金属散热层7连接，形成第一芯片1正面和背面的复合散热结构。
由于芯片金属散热层9是采用电镀厚金属形成的，金属厚度越大，金属层中的应力越大，为降低整体结构的应力，在芯片金属散热层9表面的基板层间绝缘层12中加工金属散热盲孔阵列8，在盲孔阵列上再制作厚金属散热层(基板金属散热层7)，通过这种结构有效降低过厚金属电镀产生的应力。整体上，位于第一芯片同一侧的芯片金属散热层9、金属散热盲孔阵列8和基板金属散热层7构成了第一芯片正面和背面的复合散热结构，同时也形成了该埋入结构的复合散热结构。
下面主要介绍第一芯片的与其他部件之间的电气通信情况。
参照图1和图5所示，第一芯片1的芯片焊盘上制作有芯片表面焊盘凸点10，该基板层间绝缘层12中制作有第二金属盲孔11和金属互连线路14，其中，基板布线22通过金属互连线路14与第二金属盲孔11连接，第二金属盲孔11至第一芯片的焊盘凸点10，实现了第一芯片与基板布线的电气互连和通信，另外，位于表面焊盘21上的元器件2也通过上述金属互连线路14与第一芯片以及基板实现电气互连和通信。
埋入的第一芯片由于在埋入基板后，芯片焊盘与基板电路之间通过第二金属盲孔连接，由于基板的大多数绝缘层材料是热固性树脂为主的材料，盲孔加工通常采用激光钻孔的方式形成，由于激光对芯片的金属焊盘攻击比较严重，因此，在焊盘表面需要进行金属加厚处理，金属加厚层可以是导电性能良好的任意金属，通常采用的是铜金属，采用图形电镀的方式在焊盘上制造厚度超过5微米的铜柱，用铜柱保护金属焊盘在激光加工中，不受激光损伤。如果基板层间绝缘层采用光敏树脂制作绝缘层，则芯片表面焊盘无需制造铜加厚层，即焊盘表面无需制造铜柱。
即，当基板层间绝缘层12为热固性树脂材料时，该芯片表面焊盘凸点10为加厚的，采用图形电镀的方式在第一芯片1的芯片焊盘上制造厚度超过5微米的金属柱10，优选金属柱为铜柱，以保护芯片焊盘在制作第二金属盲孔11的过程中免受激光损伤；或者，当基板层间绝缘层12为光敏树脂材料时，该芯片表面焊盘凸点10不必作成柱状，其厚度介于0.5微米-1.5微米之间即可。
第一芯片1埋入基板芯板层13之后，在基板金属散热层7表面制作键合层6的方式例如为：键合层为金属共晶键合焊料层，可以丝网印刷焊膏，也可以电镀金属焊料；或在键合过程中直接在基板金属散热层7表面加焊料片。金属共晶键合材料可以是SnAg，AuSn或含有相关成分的低熔点焊料。
在本公开的第二个示例性实施例中，提供了一种带有散热结构的大尺寸芯片系统级封装结构的制作方法。任何能够形成本公开的带有散热结构的大尺寸芯片系统级封装结构中的各个部件和其连接关系的制作方法均在本公开的保护范围之内，下面以具体实施例进行举例说明。
参照图5、图7、图8和图1所示，本实施例的带有散热结构的大尺寸芯片系统级封装结构的制作方法，包括：
步骤S21：准备基板芯板层13，在该基板芯板层13上制作基板布线22，基板布线完成后制作一贯穿的开窗20；
参照图7所示，先准备一基板芯板层13，在该基板芯板层13上加工制作基板布线22，在基板布线完成后制作一贯穿的开窗20，该开窗20的尺寸略大于待埋入的第一芯片1的尺寸，供第一芯片进行埋入。
步骤S22：将第一芯片1埋入至该开窗20中，形成一埋入结构；
本实施例中，待埋入的第一芯片1的结构参照图5所示，其上下表面带有散热结构，结合上文中介绍的散热和电气通信的情况，在该第一芯片1的芯片焊盘19上制作对应高度以及形式的芯片表面焊盘凸点10。然后将如图5所示结构的第一芯片埋入至如图7所示的基板芯板层13中的开窗20中，形成一埋入结构。
步骤S23：在该埋入结构的上、下表面覆盖基板层间绝缘层12，并在该基板层间绝缘层12中制作第二金属盲孔11和金属互连线路14；
当然，该步骤执行的步骤之后还包括：在基板层间绝缘层12的左右两端制作端口通信层5；在第一芯片1的芯片金属散热层9对应的基板层间绝缘层12中制作金属散热盲孔阵列8和基板金属散热层7，完成电气通信和散热结构的制作，得到的结构参照图8所示。
步骤S24：在基板层间绝缘层12的表面焊盘21上贴装元器件2；键合第二散热结构3，使其与第一芯片1以及元器件2同时键合，实现系统封装；
在一优选方案中，为了更进一步增强封装的可靠性，在基板层间绝缘层12的表面焊盘21上贴装元器件2，键合第二散热结构3的执行步骤之后，还可以在第二散热结构3与基板层间绝缘层12之间填充树脂材料，使得元器件与第二散热结构之间、第一芯片与第二散热结构之间通过填充材料实现进一步加固，得到的结构参照图1所示。
综上所述，本公开提供了一种带有散热结构的大尺寸芯片系统级封装结构及其制作方法，将第一芯片(大尺寸芯片和/或小尺寸芯片)在基板加工中埋入基板材料的框架中，形成埋入结构，通过第二金属盲孔和金属互连线路实现芯片与基板间的线路电气互连，线路电气互连全部采用基板的图形电镀和盲孔加工技术完成，避免使用倒装焊技术，因而，避免使用因基板翘曲和吸头不平行引起的虚焊和无法焊接这一基本技术问题。在上述方案的基础上，通过在表面焊盘上贴装元器件，将第二散热结构与第一芯片和元器件同时键合，实现了系统的封装与散热；整体实现三维系统封装，不仅可以大幅度减小整个电路板的体积，而且可以大幅度优化整个电路板的电气性能。在解决了上述基本技术问题的基础上进一步解决了独立的大尺寸芯片封装占据空间太大，导致带有大尺寸芯片封装的系统体积过大，不利于信号的传输和数据的处理的技术问题，具有高密度集成的特点，能够大幅度减小封装体积、减小信号传输路径、以及减小损耗。在一些实施例中，通过在第一芯片的上下表面均制作复合散热结构，保证芯片有足够的散热能力，在结构设计上充分考虑结构的对称性和加工工艺对结构的影响，实现低翘曲；特别的，芯片金属散热层是采用电镀厚金属形成的，金属厚度越大，金属层中的应力越大，为降低整体结构的应力，在芯片金属散热层表面的基板层间绝缘层中加工金属散热盲孔阵列，在盲孔阵列上再制作厚金属散热层(基板金属散热层)，通过这种结构有效降低过厚金属电镀产生的应力。整体上具有高密度集成、良好的散热和可靠的封装、能够降低信号传输路径、以及减小传输损耗的综合性能。
需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明的保护范围。
并且，为实现图面整洁的目的，一些习知惯用的结构与组件在附图可能会以简单示意的方式绘示之。另外，本案的附图中部分的特征可能会略为放大或改变其比例或尺寸，以达到便于理解与观看本公开的技术特征的目的，但这并非用于限定本公开。依照本公开的内容所制造的产品的实际尺寸与规格应是可依据生产时的需求、产品本身的特性、及搭配本公开的内容据以调整，于此进行声明。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (9)
1.一种带有散热结构的大尺寸芯片系统级封装结构，其特征在于，包括：
基板芯板层(13)，具有基板布线(22)，其内部设有一贯穿的开窗(20)；
第一芯片(1)，埋入至该开窗(20)中，形成一埋入结构；
基板层间绝缘层(12)，覆盖于该埋入结构的上、下表面，该基板层间绝缘层(12)中制作有第二金属盲孔(11)和金属互连线路(14)，用于该第一芯片(1)与基板芯板层(13)电气互连；
元器件(2)，贴装于基板层间绝缘层(12)的表面焊盘(21)上，与第一芯片(1)电气互连；以及
第二散热结构(3)，与第一芯片(1)以及元器件(2)同时键合，实现系统封装；
其中，所述第一芯片为N个大尺寸芯片和/或M个小尺寸芯片，M、N均为自然数；
所述第二金属盲孔(11)与第一芯片(1)的芯片焊盘(19)连接，所述金属互连线路(14)与基板布线(22)连接。
2.根据权利要求1所述的带有散热结构的大尺寸芯片系统级封装结构，其特征在于，所述第二散热结构(3)分别设置于第一芯片(1)上下两侧，所述第一芯片(1)的正面非焊盘区域和背面均覆有芯片金属散热层(9)，在芯片金属散热层(9)对应的基板层间绝缘层(12)中还制作有金属散热盲孔阵列(8)和基板金属散热层(7)；
其中，基板金属散热层(7)暴露于基板层间绝缘层(12)的上、下表面，与第二散热结构(3)通过键合层(6)键合；金属散热盲孔阵列(8)将芯片金属散热层(9)与基板金属散热层(7)连接，形成第一芯片(1)正面和背面的复合散热结构。
3.根据权利要求1所述的带有散热结构的大尺寸芯片系统级封装结构，其特征在于，所述第二散热结构(3)设置于第一芯片(1)的背面一侧，第一芯片(1)的正面电极构造不需要设置芯片金属散热层以及第二散热结构，背面覆有芯片金属散热层(9)，在基板层间绝缘层(12)中还制作有金属散热盲孔阵列(8)和基板金属散热层(7)；
其中，基板金属散热层(7)暴露于基板层间绝缘层(12)的上表面，与第二散热结构(3)通过键合层(6)键合；金属散热盲孔阵列(8)将芯片金属散热层(9)与基板金属散热层(7)连接，形成第一芯片(1)背面的复合散热结构。
4.根据权利要求1至3中任一项所述的带有散热结构的大尺寸芯片系统级封装结构，其特征在于，第二散热结构(3)上制作有金属层凸台(18)，所述金属层凸台(18)的高度满足：使得第二散热结构(3)与第一芯片(1)键合的同时还能与元器件(2)键合。
5.根据权利要求1所述的带有散热结构的大尺寸芯片系统级封装结构，其特征在于，
所述第二散热结构(3)为主动制冷的散热制冷器或者无制冷剂的散热器；和/或，
所述第二散热结构(3)与第一芯片(1)以及元器件(2)进行键合的键合材料包括热界面材料；和/或，
所述第二散热结构(3)与基板层间绝缘层(12)之间还填充有树脂材料。
6.根据权利要求1所述的带有散热结构的大尺寸芯片系统级封装结构，其特征在于，第一芯片(1)的芯片焊盘上制作有芯片表面焊盘凸点(10)；
当基板层间绝缘层(12)为热固性树脂材料时，该芯片表面焊盘凸点(10)为加厚的，采用图形电镀的方式在第一芯片(1)的芯片焊盘上制造厚度超过5微米的金属柱；以保护芯片焊盘在制作第二金属盲孔(11)的过程中免受激光损伤；或
当基板层间绝缘层(12)为光敏树脂材料时，该芯片表面焊盘凸点(10)的厚度为0.5-1.5微米。
7.根据权利要求1所述的带有散热结构的大尺寸芯片系统级封装结构，其特征在于，所述基板层间绝缘层(12)的左右两端设置有端口通信层(5)，该端口通信层(5)包括如下形式的一种或几种：金手指或者接插件焊接孔阵列结构。
8.一种如权利要求1至7中任一项所述的带有散热结构的大尺寸芯片系统级封装结构的制作方法，其特征在于，包括：
准备基板芯板层(13)，在该基板芯板层(13)上制作基板布线(22)，基板布线完成后制作一贯穿的开窗(20)；
将第一芯片(1)埋入至该开窗(20)中，形成一埋入结构；
在该埋入结构的上、下表面覆盖基板层间绝缘层(12)，并在该基板层间绝缘层(12)中制作第二金属盲孔(11)和金属互连线路(14)；
在基板层间绝缘层(12)的表面焊盘(21)上贴装元器件(2)；以及
键合第二散热结构(3)，使其与第一芯片(1)以及元器件(2)同时键合，实现系统封装。
9.根据权利要求8所述的制作方法，其特征在于，
在该基板层间绝缘层(12)中制作第二金属盲孔(11)和金属互连线路(14)的步骤之后还包括：
在基板层间绝缘层(12)的左右两端制作端口通信层(5)；
在第一芯片(1)的芯片金属散热层(9)对应的基板层间绝缘层(12)中制作金属散热盲孔阵列(8)和基板金属散热层(7)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910179002.4A CN109920766B (zh) | 2019-03-08 | 2019-03-08 | 带有散热结构的大尺寸芯片系统级封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910179002.4A CN109920766B (zh) | 2019-03-08 | 2019-03-08 | 带有散热结构的大尺寸芯片系统级封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109920766A CN109920766A (zh) | 2019-06-21 |
| CN109920766B true CN109920766B (zh) | 2020-12-11 |
Family
ID=66964118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910179002.4A Active CN109920766B (zh) | 2019-03-08 | 2019-03-08 | 带有散热结构的大尺寸芯片系统级封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109920766B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112865736B (zh) * | 2021-01-20 | 2023-08-15 | 广东省科学院半导体研究所 | Saw滤波器芯片封装结构、其制备方法及电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093714B2 (en) * | 2009-12-10 | 2012-01-10 | Semtech Corporation | Chip assembly with chip-scale packaging |
| US9491865B1 (en) * | 2015-04-24 | 2016-11-08 | Unimicron Technology Corp. | Circuit board and method for manufacturing the same |
| CN107123601B (zh) * | 2017-05-27 | 2020-03-17 | 华进半导体封装先导技术研发中心有限公司 | 一种高散热器件封装结构和板级制造方法 |
-
2019
- 2019-03-08 CN CN201910179002.4A patent/CN109920766B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109920766A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100868419B1 (ko) | 반도체장치 및 그 제조방법 | |
| TWI650846B (zh) | 內建散熱座之散熱增益型面朝面半導體組體及製作方法 | |
| KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP5183949B2 (ja) | 半導体装置の製造方法 | |
| TWI529879B (zh) | 中介層上設有面對面晶片之半導體元件及其製作方法 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US8411450B2 (en) | Electronic device package, module, and electronic device | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| TW201351579A (zh) | 高密度立體封裝 | |
| CN102779808B (zh) | 集成电路封装和封装方法 | |
| JP3610661B2 (ja) | 三次元積層モジュール | |
| JP2002359345A (ja) | 半導体装置及びその製造方法 | |
| TWI611547B (zh) | 整合中介層及雙佈線結構之線路板及其製作方法 | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| WO1997008748A1 (en) | Chip-size package, method of manufacturing same, and second level packaging | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| CN109904139B (zh) | 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法 | |
| JP2006310649A (ja) | 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板 | |
| CN109920766B (zh) | 带有散热结构的大尺寸芯片系统级封装结构及其制作方法 | |
| TWI614855B (zh) | 具有電磁屏蔽及散熱特性之半導體組體及製作方法 | |
| CN109887900B (zh) | 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法 | |
| JP4850029B2 (ja) | 半導体装置 | |
| TWI626719B (zh) | 三維整合之散熱增益型半導體組體及其製作方法 | |
| CN109872987B (zh) | 带有散热结构的系统封装板卡结构及其制作方法 | |
| CN110767622A (zh) | 具有应力调节件的互连基板、其覆晶组件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |