CN109906498A - 集成的直接电介质和金属沉积 - Google Patents

集成的直接电介质和金属沉积 Download PDF

Info

Publication number
CN109906498A
CN109906498A CN201780064178.4A CN201780064178A CN109906498A CN 109906498 A CN109906498 A CN 109906498A CN 201780064178 A CN201780064178 A CN 201780064178A CN 109906498 A CN109906498 A CN 109906498A
Authority
CN
China
Prior art keywords
deposition
gas
film
dielectric
station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780064178.4A
Other languages
English (en)
Other versions
CN109906498B (zh
Inventor
威廉·T·李
巴特·J·范施拉芬迪克
大卫·查尔斯·史密斯
迈克尔·达内克
帕特里克·A·范克利蒙布特
拉梅什·钱德拉塞卡拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN109906498A publication Critical patent/CN109906498A/zh
Application granted granted Critical
Publication of CN109906498B publication Critical patent/CN109906498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502—Antiglare, refractive index matching layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32788—Means for moving the material to be treated for extracting the material from the process chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在直接沉积具有很多层的OMOM叠层时，在单个工具中，甚至在单个工艺室中，高效集成顺序沉积电介质和导体的交替层，例如氧化物/金属或金属氮化物，例如SiO2/TiN的交替层提高了产量而不影响质量。可以实现在相同处理工具或室中至少20个导体/电介质膜对的叠层的导体和电介质膜沉积，而不破坏膜沉积之间的真空，使得导体和电介质膜沉积之间没有实质的交叉污染。

Description

集成的直接电介质和金属沉积
相关申请的交叉引用
本申请要求2017年5月11日提交的、名称为“INTEGRATED DIRECT DIELECTRIC ANDMETAL DEPOSITION”的美国专利申请No.15/593,187的优先权，该专利申请要求2016年10月17日提交的、名称为“INTEGRATED DIELECTRIC AND METAL DEPOSITION”的美国临时专利申请No.62/409,269的优先权，其各自的全部内容通过引用并入本发明并用于所有目的。
背景技术
随着内存密度的不断增加，业界已转向3D结构。竖直排列的存储设备构造在3DNAND设备中的电介质和金属的交替层的叠层内。还有新型的存储器，如PCRAM、ReRAM、FeRAM等，它们也将采用类似的3D配置。
目前，通过首先沉积永久电介质(例如，SiO2)和临时/牺牲电介质(例如，Si3N4)的交替层来构造3D NAND器件中的电介质和金属的交替层的叠层。然后，在沟道孔蚀刻和沟道孔中的NAND器件形成之后，Si3N4层通常通过湿法蚀刻去除，并且用金属层代替(例如，用于3D NAND中的横向字线的TiN势垒加W填充)。随着叠层越来越高(例如，从第一代24/36对到未来96/>100对)，竖直特征(例如通道孔、狭缝/沟槽、阶梯等)将变得更难以蚀刻并且横向金属(用于3D NAND的字线)层更难以进行Si3N4去除后填充。
发明内容
本公开涉及有效且高效地直接沉积电介质/导体叠层的装置和方法，该电介质/导体叠层在此也称为OMOM(氧化物/金属)叠层。目前，氧化物沉积和金属/金属氮化物沉积通常在具有氧化物和金属/金属氮化物专用处理室的单独的工具中进行。当直接沉积具有许多层的OMOM叠层时，在单个工具中甚至在单个处理室中有效地顺序沉积氧化物和金属的交替层，减少或最小化在工具之间或室之间移动晶片的非增值时间。本文提供了这样的装置和方法。
出于本公开的目的，在该OMOM背景中使用的“金属”应当在各种实施方案中更一般地理解为表示最大电阻率为500微欧姆厘米的导体。并且在该OMOM背景中使用的“氧化物”在各种实施方案中应更通常地理解为表示电介质。因此，在多种实施方案中，OMOM叠层中的导体可以是金属，例如Ti，或导电金属盐，特别是导电金属氮化物，例如TiN；并且电介质可以是氧化物，例如二氧化硅(SiO2)。
在多种实施方案中，所公开的装置和方法可以推广到其他多膜顺序直接电介质/导体沉积，特别是在多模块平台上使用多基座处理模块，顺序或批量模式运行基座或模块。本公开涉及在相同处理模块中实现直接电介质/金属沉积的硬件特征，以及减少在基座和处理模块之间以及在单个真空处理环境内移动晶片的晶片搬运开销的方法。
提供了在图案化的半导体衬底上形成膜叠层的方法的多种实施方案。所公开的方法涉及沉积导电膜和沉积电介质膜，使得所述导电膜沉积和所述电介质膜沉积导致在图案化的半导体衬底上形成导体/电介质膜对。然后，重复所述导电膜和所述电介质膜的沉积以形成膜叠层，该膜叠层包括至少20对导体膜和电介质膜的交替层。所述导电膜沉积和所述电介质膜沉积在相同处理工具或室中进行，而不破坏所述膜沉积之间的真空；并且在所述导电膜沉积和所述电介质膜沉积之间没有实质的交叉污染。
在一些实现方式中，导体(例如，金属和/或导电金属氮化物)和电介质(例如，氧化物)，例如，TiN和SiO2膜对沉积在所述相同工具的不同模块中进行，而不破坏所述沉积之间的真空。在一些实现方式中，所述导体/电介质膜对沉积在所述相同工具的相同模块中的不同站上进行，而不破坏所述沉积之间的真空。在一些其他实现方式中，所述导体/电介质膜对沉积在所述相同工具的相同模块中的相同站上进行，而不破坏所述沉积之间的真空。
在一些实现方式中，以每小时至少5个晶片的速率沉积至少20对导体/电介质膜对。
在另一方面中，本公开涉及一种用于在图案化的半导体衬底上集成形成包括导体和电介质膜层的膜叠层的装置。在相同处理工具或室中执行导体和电介质膜沉积，而不破坏膜沉积之间的真空，并且其中在所述导体和电介质膜沉积之间不存在实质的交叉污染。装置架构允许以每小时至少5个晶片的速率沉积至少20个导体/电介质膜对的叠层。
在该装置的一些实现方式中，导体和电介质(例如，金属氮化物和氧化物，例如，TiN和SiO2)对沉积在相同工具的不同模块中进行，而不破坏沉积之间的真空。在该装置的一些实现方式中，在所述相同工具的相同模块中的不同站上进行所述导体/电介质膜对沉积而不破坏所述沉积之间的真空。在该装置的一些其他实现方式中，在所述相同工具的相同模块中的相同站上进行所述导体/电介质膜对沉积而不破坏所述沉积之间的真空。
下面参考附图进一步描述本公开的这些和其他方面。
附图说明
图1描绘了包括OMOM膜叠层的代表性3D NAND器件。
图2描绘了说明根据一个实施方案使用多个等离子体活化的膜沉积阶段原位沉积OMOM(氧化物/金属)膜叠层的方法的流程图。
图3描绘了根据第一实施方案的在相同工具的不同模块中实现的集成电介质和金属沉积。
图4描绘了根据第二实施方案的在相同工具的相同模块中的不同基座上实现的集成电介质和金属沉积。
图5描绘了根据第三实施方案的在相同工具的相同模块中的相同基座上顺序实现的集成电介质和金属沉积。
图6和图7描绘了示出根据本文公开的实施方案的化学沉积装置的示意图。
图8描绘了根据示例性实施方案的具有基于气体的密封系统的化学沉积装置的横截面图。
图9描绘了根据示例性实施方案的具有基于气体的密封系统的化学沉积装置的沉积室的一部分的横截面图。
图10描绘了具有基于气体的密封系统的化学沉积装置的沉积室的一部分的横截面图。
图11描绘了根据示例性实施方案的具有基于气体的密封系统的化学沉积装置的沉积室的一部分的横截面图。
图12描绘了根据示例性实施方案的具有基于气体的密封系统的化学沉积装置的沉积室的一部分的横截面图。
图13描绘了根据示例性实施方案的基于气体的密封系统的示意图。
图14描绘了喷头模块的剖视图。
图15描绘了图14的喷头模块的另一剖视图。
图16描绘了单站衬底处理装置的横截面示意图。
图17描绘了一对处理站的示意图。
图18描绘了一示例性处理室，其包括被配置为将帘式气体释放到处理室内的喷头。
图19描绘了第二示例性处理室，其被配置为将帘式气体释放到处理室内。
图20描绘了第三示例性处理室，其包括被配置为将帘式气体释放到处理室内的基座。
图21描绘了衬底处理系统的示例。
图22描绘了图21的套环的示例。
图23描绘了用于图21的套环的流体连接器的示例。
图24A和图24B描绘了图21的板的示例。
具体实施方式
在下面的描述中，阐述了许多具体细节，以便提供对所呈现的实施方案的透彻理解。所公开的实施方案可以在没有这些具体细节中的一些或全部的情况下实践。在其他情况下，未详细描述公知的处理操作，以免不必要地模糊所公开的实施方案。虽然将结合具体实施方案来描述所公开的实施方案，但是应当理解，其不是意图限制所公开的实施方案。
介绍
在直接沉积具有许多层的电介质/金属叠层时，在单个工具中甚至在单个处理室中有效地顺序沉积交替的电介质层和金属层提高了产量而不损害质量。出于本公开的目的，在本文中使用的“金属”应理解为意指最大电阻率为500微欧姆厘米的导体，包括金属和导电金属盐，特别是导电金属氮化物，例如TiN。本文提供了这样的装置和方法。
在典型的当前3D NAND制造中，通常在PECVD电介质沉积工具中沉积包括24至64对SiO2层/Si3N4层的叠层的“模具叠层”。在不移动晶片的情况下，在每个站(也称为基座)上依次沉积SiO2层和Si3N4层，直到沉积整个叠层或叠层的大部分。然后竖直沟道通过高深宽比蚀刻向下蚀刻穿过模具叠层中的氧化物层和氮化物层，并用金属填充以形成触点。然后，施加并图案化厚的光致抗蚀剂层，蚀刻一组氧化物/氮化物对，并且接着收缩光致抗蚀剂图案并蚀刻下一对氧化物层/氮化物层。重复该序列以在阵列的边缘处创建阶梯台阶结构。在沉积并平坦化厚的氧化物层之后，施加字线槽掩模并且向下蚀刻槽穿过所有氧化物层/氮化物层对。然后穿过字线槽蚀刻掉氮化物层。然后沉积并回蚀刻二氧化硅、氮化硅、氧化铝、钨和钽氮化物的栅极叠层，最后用氧化物和钨填充槽。金属沉积在单独的金属填充工具(例如Lam的ALTUS Max)中进行。以这种方式形成的典型3D NAND器件1在图1中示出，示出了叠层2，沟道3和触点金属填充物4，由阶梯蚀刻5形成的阶梯，狭缝6和字线金属填充物7以及在上面的位线8。单个存储器单元9被放大显示。
该方法适用于在当前叠层上的每个层的层厚度为约25nm至30nm的层，但是对于较低厚度(例如每个层约10nm至15nm)变得困难。需要更薄的层由控制总叠层厚度的需要(例如，保持光刻的总平面度，使累积应力引起的总晶片翘曲最小化，使蚀刻要求简单等)驱动。因此，这种“ONON”(氧化物/氮化物)沉积之后用金属或其他含金属的导电材料代替'N'，最终可能变得不切实际。
根据直接沉积电介质/金属叠层的当前可用方法，晶片必须在电介质特定的沉积工具和金属特定的沉积工具之间移动，这些工具通常在半导体制造工厂的不同部分。因此，对于n对的叠层，晶片必须在工具之间移动2n次。这非常耗时，会产生大量的WIP(工作进程中的)晶片库存，并增加了不可接受的成本。
具有多个靶(一个用于电介质而其他用于金属)的PVD(蒸发型或溅射型)可用于直接沉积在叠层中的交替的电介质/金属层而不破坏真空。然而，这些工具倾向于沉积均匀度不足以用于高层数的3D存储器件的膜，并且使用PVD方法的电介质质量由于固有损坏、缺陷和/或陷阱而倾向于质量差。
本公开描述了用于在相同工具上甚至在相同的处理模块中有效地沉积具有优异厚度均匀性的非常光滑的、高质量的含电介质和金属/导电金属层的装置和工艺：集成的直接电介质和金属沉积。
集成的OMOM膜叠层沉积工艺
提供了在图案化的半导体衬底上形成膜叠层的方法的多种实施方案。图2提供了所公开方法的工艺流程，其包括沉积导电膜(20)以及沉积电介质膜，使得导电膜沉积和电介质膜沉积导致在图案化的半导体衬底上形成导体膜/电介质膜对(21)。然后，重复沉积导电膜和电介质膜以形成包括至少20对导体膜和电介质膜的交替层的膜叠层(22)。导电膜和电介质膜沉积通过在相同的处理工具或处理室中进行而不破坏膜沉积之间的真空来集成(23)，并且在导电膜沉积和电介质膜沉积之间没有实质的交叉污染(24)。
集成沉积提高了产量。在多种实施方案中，特别是在相同模块中进行导体和电介质沉积的情况下，导电膜和电介质膜对以每小时至少5个晶片的速率沉积在叠层中(25，作为一些但不一定是所有实施方案的特征以虚线示出)。
在一个方面，本公开涉及一种在图案化的半导体衬底上形成膜叠层的方法，所述膜叠层包括成对的氮化钛(TiN；金属)膜和氧化硅(SiO2；氧化物)膜的交替层。该方法包括：沉积TiN膜，该TiN膜由TiN前体的反应形成，以及沉积氧化硅膜，该氧化硅膜由一种或多种包含硅的前体和氧化剂的反应形成，并重复沉积TiN和SiO2膜以形成包括至少20对TiN和SiO2膜的交替层的膜叠层。TiN和SiO2膜膜对的沉积在相同的处理工具或室中进行，而不破坏膜沉积之间的真空，并且在TiN膜沉积和SiO2膜沉积之间没有实质的交叉污染。
在一些实现方式中，导体(例如，金属和/或导电金属氮化物)和电介质(例如，氧化硅)膜对的沉积在相同工具的不同模块中进行，而不破坏沉积之间的真空。在一些实现方式中，金属和/或导电金属氮化物和氧化硅膜对的沉积在相同工具的相同模块中的不同站上进行，而不破坏沉积之间的真空。在一些其它实现方式中，金属和/或导电金属氮化物和氧化硅膜对沉积在相同工具的相同模块中的相同站上进行，而不破坏沉积之间的真空。
在一些实现方式中，以每小时至少5个晶片的速率沉积至少20对金属和/或导电金属氮化物和氧化硅膜对。在其他实现方式中，沉积至少40对，或至少50对、60对、70对、80对、90对或100对金属和/或导电金属氮化物和氧化硅膜对。
在多种实现方式中，氧化硅前体可以是硅烷或TEOS，或通常用于SiO2沉积工艺的其他Si基前体。合适的SiO2前体的示例包括Si基前体，该Si基前体含有H、卤化物、醇盐、烷基和酰胺配体，例如SiH4、SiH2Cl2、Si(OET)4、Si(NMe2)4、SiXnHy(其中X是卤化物，n＝0-4，而y＝4-n)，Si(OR)4(其中R是甲基，乙基等烷基)和SiHx(NR2)y(其中R是烷基，x＝1-3，y＝4-x)。合适的氧化剂的示例包括O2、N2O、CO2、O3和CO。
在多种实现方式中，所述一种或多种金属和/或金属氮化物前体可以是用于这种薄膜的热CVD、PECVD或ALD的金属和/或金属氮化物前体，例如金属卤化物，金属酰胺和用于金属/导体的有机金属化合物，例如钛，氮化钛，钽，氮化钽，钨，氮化钨，钴和氮化钴。具体示例包括利用TiCl4的PECVD或利用TiCl4以及NH3或H2/N2的ALD。
在一些实现方式中，在金属和/或金属氮化物沉积与氧化物沉积之间将惰性气体物质引入处理室。
集成-相同工具/不同模块
参考图3，在第一实施方案中，集成电介质和金属沉积可以在相同工具30的不同模块31、32、33、34中实现。例如，Lam Research Strata PECVD和/或Striker ALD电介质沉积模块可以与Lam Research ALTUS金属沉积模块集成在相同的工具平台中。以这种方式，层之间没有空气中断，并且每个模块针对每种膜类型(反应器类型、压强、温度等)进行了优化。因此，技术性能不会因为在相同处理模块中具有金属和电介质处理气体、膜和副产品而受到损害，并且没有交叉污染(模块之间有闸阀)，从而产生优异的膜性能。
参考图3，合适的工具30可以配置有至少一对电介质和金属沉积模块，在该实现方式中，两个电介质沉积模块31、33，例如VECTOR Strata PECVD或Striker ALD电介质沉积模块，其可从Lam Research Corporation(Fremont，CA)获得，和两个金属沉积模块32、34，例如Lam Research ALTUS金属沉积模块。合适的工具30配置包括Lam Mach IQ平台35上的四个QSM(四站模块)31、32、33、34。
平台35包括装载锁36，并且机械手37被配置成将晶片从通过一个或多个晶舟38装载的盒经由大气端口移动到装载锁36中。晶片在进入装载锁36中时，例如，为了去除水分和所吸附的气体，或者出于其他预处理的原因，可以被加热或暴露于等离子体。然后，另一个机械手(例如，39)可以将晶片放入沉积模块中以进行处理。
如图3中的箭头40和41所示，晶片可以在电介质沉积模块和金属沉积模块之间来回转移而不破坏真空，以便执行交替的电介质和金属沉积以形成叠层。另外，不同的电介质和金属处理时间可以通过不同的模块比率来解决(例如，如果电介质沉积时间是金属沉积时间的两倍，则工具可以配置为具有两倍于金属模块的电介质模块)。
可以通过以下方式补偿潜在的大晶片传送时间开销：使用多叶片传送机械手39来允许一些批量装载和卸载，并且在不同温度下的电介质和金属沉积之间使用缓冲站42，例如，加热/冷却站。
集成的原位顺序-相同的工具/相同的模块/不同的基座
参考图4，在第二实施方案中，可以在相同工具50的相同模块51中的不同基座62上实现集成的电介质和金属沉积。合适的工具50可以被配置用于根据该实施方案用至少一个电介质和金属沉积模块，在该实现方式中，用在Lam Mach IQ平台55上的四个QSM(四站模块)51、52、53、54，进行原位集成顺序处理。平台55包括装载锁56，并且机械手57被配置成将晶片从通过一个或多个晶舟58装载的盒通过大气端口移动到装载锁56中。晶片在进入装载锁56中时，例如，为了去除水分和所吸附的气体，或者出于其他预处理的原因，可以被加热或暴露于等离子体。然后，另一机械手(例如，59)可以将晶片放入沉积模块中以进行处理。
例如，Lam Research Strata PECVD和/或Striker ALD电介质沉积模块站设计可以与Lam Research ALTUS金属沉积模块站设计集成在相同模块中。或者，可以调整LamResearch Strata PECVD和/或Striker ALD电介质沉积模块站设计，使得可以在相同模块内的不同站处有效地进行电介质和金属沉积。例如，站/基座62a可以是电介质沉积站，站62b可以是金属沉积站，其中晶片在模块51内的站之间旋转，如箭头60所示。这样，在层之间也没有空气中断，以及将晶片在基座之间转位比通过中央搬运机械手59在处理模块之间传送晶片更快。结果，在不显著牺牲技术性能的情况下提高了效率(吞吐量)，并且控制或最小化交叉污染，从而产生优异的膜性能。
此外，每个站/基座可以针对每种沉积类型进行配置或优化，并且基座可以彼此隔离，以减少或最小化电介质和金属沉积工艺之间的交叉污染/串扰，例如通过气体帘或其他站特定的屏障(例如气体密封)来实现，例如，在美国专利申请公开No.2015/0004798和美国专利申请公开No.2017/0101710中描述的，其在这方面的公开内容在此通过引用并入本文。在范围内，每个基座工艺可以处于不同的温度和压强下。每个工作站的底座、喷头、墙壁、等等温度可以为每个工艺独立设置，而无需循环。每个站的气体分配可以分开。通过添加多个节流阀，一个用于电介质(例如氧化物)站，一个用于金属(例如，TiN)站，可以独立地保持压强。每个站的排放可以是局部的而不是共用的，使得排放可以保持独立而没有交叉混合/气体污染。
示例性气体密封屏障
通常有两种主要类型的沉积喷头，即枝形吊灯型喷头和嵌入式安装喷头。枝形吊灯型喷头具有杆，杆的一端连接到室顶部，另一端连接面板，类似枝形吊灯。杆的一部分可以突出室顶部以实现气体管线和RF功率的连接。嵌入式安装喷头集成在室顶部，并且没有杆。本发明的实施方案涉及一种嵌入式安装型喷头，其中嵌入式安装喷头减小了室容积，其在处理过程中必须通过真空源抽空。
图6和图7是根据本文公开的实施方案显示的化学沉积装置100的示意图。如图6和图7所示，化学装置包括化学隔离室或壳体110、沉积室120、喷头模块130和移动基座模块140，该移动基座模块140可相对于喷头模块130竖直升高或降低以升高和降低位于基座模块140的上表面上的衬底(或晶片)190。喷头模块130也可以竖直升高和降低。反应物材料气体(或工艺气体)192经由气体管线112通过喷头模块130的中心气室202引入子室(或晶片腔)150中。每个气体管线112可具有相应的蓄积器(未示出)，可以使用隔离阀(未示出)将蓄积器与装置100隔离。根据示例性实施方案，可以修改装置100以具有一个或多个具有隔离阀和蓄积器的气体管线112，具体取决于所使用的反应物气体的数量。而且，反应物气体输送管线112可以在多个化学沉积装置或多站系统之间共享。
根据示例性实施方案，室120可以通过连接到真空源(未示出)的一个或多个真空管线160抽空。例如，真空源可以是真空泵(未示出)。在多站反应器中，例如，在具有执行相同沉积过程的多个站或装置100的那些反应器中，来自另一个站的真空管线160可以与该真空管线160共享共同的前管线。此外，可以修改装置100，以使每个站或装置100具有一个或多个真空管线160。
根据示例性实施方案，多个抽排导管170可被配置成与喷头模块130的面板136内的一个或多个排放出口174流体连通。排放出口174可被配置为在沉积工艺之间从晶片腔150去除工艺气体或反应器化学物质192。多个抽排导管170还与一个或多个真空管线160流体连通。抽排导管170可以围绕衬底190周向间隔开并且可以均匀地间隔开。在一些情况下，多个导管170的间隔可以设计成补偿真空管线160的位置。因为具有的真空管线160通常比具有的多个导管170少，所以通过最接近于真空管线160的导管170的流量可以比通过远离真空管线160的导管170的流量高。为了确保平缓的流动模式，如果导管170远离真空管线160，则导管170可以更靠近在一起并间隔开。
本文公开的实施方案优选地在等离子体增强化学沉积装置(例如，PECVD装置、PEALD装置或PEPDL装置)中实现。这种装置可以采用不同的形式，其中装置可以包括一个或多个室或“反应器”110，其可以包括如上所述的多个站或沉积室120，站或沉积室120容纳一个或多个衬底190并且适合于进行衬底处理。每个室120可容纳用于处理的一个或多个衬底。一个或多个室120将衬底190保持在限定的一个或多个位置(在该位置内有或没有运动，例如有或没有旋转、振动或其他搅动)。在一实施方案中，在所述工艺期间，经历沉积和处理的衬底190可以在装置100内从一个站(例如，沉积室120)转移到另一个站。当在工艺中时，每个衬底190通过基座模块140的基座、晶片卡盘和/或其他晶片保持装置保持在合适位置。对于使得衬底190将被加热的某些操作，基座模块140可包括：加热器，如加热板。
图8是根据示例性实施方案的具有基于气体的密封系统200的化学沉积装置100的横截面图。如图8所示，化学沉积装置100包括衬底基座模块140，衬底基座模块140被配置为从基座模块140的上表面142接收和/或卸载半导体衬底(或晶片)190。在较低的位置，衬底190放置在基座模块140的上表面142上，然后衬底190朝向喷头模块130竖直向上升高。根据示例性实施方案，基座模块140的上表面142与喷头模块130的下表面132之间的使得晶片腔150形成的距离的可以是约0.2英寸(5毫米)至约0.6英寸(15毫米)。基座模块140向上竖直移动以关闭晶片腔150在基座模块140和围绕喷头模块130的面板136的外部131的台阶135之间产生窄间隙240。
根据示例性实施方案，基于气体的密封系统200可以被配置为在工艺材料或吹扫气体流动期间帮助控制和调节从晶片腔150流出的流量。根据示例性实施方案，晶片腔150的抽空或吹扫使用惰性气体或吹扫气体(未示出)，其通过喷头模块130供给到晶片腔150中。根据示例性实施方案，一个或多个导管170可以通过环形抽排通道176连接到真空管线160，环形抽排通道176构造成从基座模块140下方的区域去除惰性密封气体182。
根据示例性实施方案，喷头模块130被配置成将反应器化学物质输送到晶片腔(或反应室)150。喷头模块130可包括具有多个入口或通孔138和背板139的面板136。根据示例性实施方案，面板136可以是具有多个入口或通孔138和台阶135的单个板，台阶135围绕面板136的外周边137延伸。替代地，台阶135可以是单独的环133，其固定到面板136的外部部分131的下表面。例如，台阶135可以用螺钉143固定到面板136的外部部分131。
根据示例性实施方案，晶片腔150形成在喷头模块130的面板136的下表面132和衬底基座模块140的上表面142之间。喷头模块130的面板136内的多个同心的抽排导管或排放出口174可以流体连接到多个导管170中的一个或多个，以在沉积工艺之间从晶片腔150去除工艺气体或反应器化学物质192。
如图8所示，装置100还包括惰性气体或密封气体182源180，其通过一个或多个导管184供给到基于气体的密封系统200的外部气室204。根据示例性实施方案，惰性气体或密封气体182可以是氮气或氩气。根据示例性实施方案，惰性气体源180构造成经由一个或多个导管184供给惰性密封气体182，以便径向向内流过窄间隙240，窄间隙240从晶片腔150向外延伸并形成在面板136的外周边137的台阶135的下表面134和基座模块140的上表面142之间。根据示例性实施方案，惰性密封气体182与来自晶片腔150的工艺气体或反应器化学物质192在窄间隙240内连通，以在处理期间形成气体密封。如图9和图10所示，惰性密封气体182仅部分地进入窄间隙240，从而在窄间隙内，在反应器化学物质192和惰性气体182之间形成气体密封。替代地，如图11和图12所示，惰性气体182的流动可以到达晶片腔150的外边缘并且通过喷头模块130内的一个或多个排放出口174从晶片腔150去除。
根据示例性实施方案，环形抽排通道176流体连接到多个抽排管道170中的一个或多个。根据示例性实施方案，环形抽排通道176具有一个或多个出口(未示出)，并且被配置成从围绕衬底190的周边的区域去除惰性气体182，并且惰性气体182径向向内行进或者流动通过窄间隙240。抽排通道176形成在衬底基座140的外部部分144内。环形抽排通道176还可以配置成从衬底基座140下面去除惰性气体182。具有与176类似的多个导管的其他实施方案可以帮助抽出更多的惰性气体182并能使更高流量的惰性气体流入排放通道178以及基座模块140下方的部分。排放通道178还可以帮助在密封气体上产生更高的压降并且使扩散到晶片腔150中的密封气体较少。
图9是根据示例性实施方案的具有基于气体的密封系统200的化学沉积装置100的沉积室120的一部分的横截面图。如图9所示，外部气室204可以形成在面板136的外部部分131中。外部气室204可以包括一个或多个导管220，其构造成从惰性气体源180接收惰性气体182。惰性气体182流过外部气室204经由一个或多个导管220到达下部出口228。下部出口228与窄间隙240流体连通。根据示例性实施方案，从晶片腔150的外边缘152到面板136的与外部气室204连通的外周边141的距离处于有限控制的距离。例如，从晶片腔150的外边缘152到面板136的与外部气室204连通的外周边141的距离(或宽度)可为约5.0mm至25.0mm。
根据示例性实施方案，外部气室204可以是外部环形凹槽222。外部环形凹槽222构造成通过一个或者多个导管220与晶片腔150的外边缘上的窄间隙240流体连通。外部环形凹槽222可构造成具有上部环形凹槽224和下部环形凹槽226，其中上部环形凹槽224的宽度大于下部环形凹槽226的宽度。根据示例性实施方案，下出口228是位于下部环形凹槽226的下部的环形出口，其与窄间隙240流体连通。
根据示例性实施方案，如图9所示，惰性气体182通过在晶片腔150的外边缘处以有限控制的距离间隔开的外部气室204供给。流过外部气室204的惰性气体182的流率可以使得佩克莱特数(Peclet number)大于约1.0，从而在晶片腔150内包含反应器气体化学物质192，如图9所示。例如，如果佩克莱特数大于1.0，则惰性气体182和反应器气体化学物质192可以在窄间隙240的内部242内建立平衡。结果，可以防止反应器气体化学物质192在衬底基座模块140下方流动，并且防止污染沉积室120的位于晶片腔150外部的部分。
根据示例性实施方案，如果该工艺是恒定压强工艺，那么惰性气体182的单个(或恒定)流量与来自基座模块140下方的压强的组合可足以确保晶片腔150内的反应器气体化学物质192与通过窄间隙240径向向内流动的惰性气体180之间的惰性气体密封。例如，根据示例性实施方案，基于气体的密封系统200可与Si的ALD氧化物一起使用，其通常可以以相对恒定的压强模式运行。另外，基于气体的密封系统200可以用作控制在沉积室120和晶片腔150内的不同工艺和压强状态下的气体密封的装置，例如，在ALD氮化物工艺期间通过改变惰性气体182的流率或基座模块140下方的压强和/或两者的组合来控制气体密封。
根据示例性实施方案，单独公开的气体密封系统200或与排放管道174、176相关联的压强组合可有助于在处理过程中防止反应器化学物质192流出晶片腔150和/或扩散到晶片腔150外。另外，系统200单独地或与排放管道174、176以及与排放管道174、176相关联的压强组合还可以防止惰性气体182大量流入晶片腔150并且在衬底190上方流过。可以基于排放出口174产生的压强调节惰性气体182流入窄间隙240以隔离晶片腔150的流率。根据示例性实施方案，例如，惰性气体或密封气体182可以以约100cc/分钟至约5.0标准升/分钟(slm)的速率通过外部气室204供给，其可以用于隔离晶片腔150。
根据示例性实施方案，一个或多个抽排腔250可以位于基座模块140的外部部分中，该外部部分围绕晶片腔150。一个或多个抽排腔250可以与窄间隙240和下出口228流体连通，其可以增加从晶片腔150到惰性或气体供给件180的压降。一个或多个抽排腔250(或环形通道)还可以提供增加的控制机制以能够实现例如，在ALD氮化物处理期间，在各种工艺和压强状态下的气体密封。根据示例性实施方案，一个或多个抽排腔250可以围绕沉积室120等间距地间隔开。在示例性实施方案中，一个或多个抽排腔250可以是环形通道，其与下出口228是同心的并且宽度大于下出口228。
图10是具有基于气体的密封系统200的化学沉积装置100的沉积室120的一部分的横截面图。如图10所示，如果反应器化学物质192的流率大于或约等于惰性气体182的流率，则反应器化学物质192的流动可以延伸到晶片腔150的外部，这可能是不合乎期望的。
如图10所示，除了面板136中的主排放路径174之外，环形抽排通道176还提供二次排出路径。环形抽排通道176构造成从衬底基座140下方以及从围绕衬底190的周边的区域去除惰性气体182。根据示例性实施方案，环形抽排通道176具有一个或多个出口(未示出)，并且构造成去除来自围绕衬底190的周边的区域的惰性气体182以及通过窄间隙240径向向内流动或扩散的惰性气体182。
图11是根据示例性实施方案的具有基于气体的密封系统200的化学沉积装置100的沉积室120的一部分的横截面图。来自腔150外部的惰性气体182的流动可以通过降低反应器化学物质192的流率和/或增大惰性气体182的流率来产生。根据示例性实施方案，来自外部气室204的惰性气体182将流入晶片腔150并且可以通过喷头模块130内的一个或多个排放出口174去除。
图12是根据示例性实施方案的具有基于气体的密封系统300的化学沉积装置100的沉积室120的一部分的横截面图。根据示例性实施方案，喷头模块130的中央气室202包括多个入口或通孔138，其将反应器化学物质192输送到晶片腔150。晶片腔150还包括同心导管或排放出口174，其从晶片腔150中去除反应器化学物质192和惰性气体182。同心导管或排放出口174可与背板139和上板310之间的中间气室208流体连通。中间气室208与多个排放导管170中的一个或多个流体连通。
喷头模块130还可包括竖直气体通道370，其构造成围绕面板136的外周边137输送惰性气体182。根据示例性实施方案，外部气室206可形成在面板136的外周边137和隔离环214的内周边或边缘212之间。
如图12所示，系统300包括形成在上板310内的内通道360和背板139的外部部分320内的竖直气体通道370。竖直气体通道370包括一个或多个导管312、322，其构造成从惰性气体源或供给源180接收惰性气体182。根据示例性实施方案，惰性气体182经由一个或多个导管312、322流过上板310和背板139的外部部分320，以到达一个或多个凹槽和/或通道330、340、350，再到晶片腔150的外边缘。
根据示例性实施方案，一个或多个导管312可包括上部环形凹槽314和下部外环形凹槽316。根据示例性实施方案，上部凹槽314的宽度大于下部凹槽316的宽度。此外，一个或多个导管322可以在上板310和背板139的外部部分320内。一个或多个导管322可以形成环形凹槽，其具有与上板310上的出口318流体连通的入口326和与窄间隙240流体连通的出口328。根据示例性实施方案，外部部分320内的出口328可与一个或多个凹槽和/或通道330、340、350流体连通，其引导惰性气体182围绕喷头模块130的面板136的外周边流动到窄间隙240的外边缘243。
根据示例性实施方案，惰性气体182通过竖直气体通道370供给到外部气室206，并且径向向内至少部分地通过窄间隙240朝向晶片腔150供给。流过一个或多个凹槽和/或通道330、340、350的惰性气体182的流率可以使得佩克莱特数大于1.0，从而在晶片腔150内包含反应气体化学物质192。根据示例性实施方案，如果佩克莱特数大于1.0，则惰性气体182和反应气体化学物质192在窄间隙240的内部242内建立平衡，从而防止反应气体化学物质192在基座模块140下方流动并且防止污染沉积室的在晶片腔150的外部的部分。根据示例性实施方案，通过将反应气体化学物质192的流动抑制在晶片腔150中，系统200可以减少工艺气体192的使用。此外，系统200还可以在处理期间减少用工艺气体192填充晶片腔150的时间。
图13是根据示例性实施方案的基于气体的密封系统400的示意图。如图13所示，系统400包括惰性或密封气体源180和工艺气体源19，其配置成分别将惰性或密封气体182和工艺气体192输送到晶片腔150。系统400还可包括晶片腔或腔压强阀410和下室压强阀412，其分别控制晶片腔或腔压强414和下室压强416。
根据一实施方案，沿着半导体衬底的外周边，佩克莱特数可以大于100。优选地，前体气体以最小入口体积和轴对称流量在中心注入反应器腔中，而密封气体围绕反应器腔的外周边周向地注入。前体气体反应以在半导体上沉积膜，并且副产物气体径向向外流向围绕反应器腔的外周周向分布的排放出口。同时，密封气体径向向内流动通过围绕反应器腔的外周边周向分布的入口。为了获得高佩克莱特数，根据以下方程式控制气体压强：
C2(Pv,-Pwc)mwc>>O->Pv,>>Pwc。
一个实施方案包括喷头模块，该喷头模块包括具有气体出口的面板，具有中心气体通道的背板，以及具有密封气体通道的隔离环，密封气体通道围绕反应腔周向分布以便用通过围绕面板的外部部分周向分布的气体通道供应的气体提供惰性气体密封。在美国专利公开No.2017/0101710的图9中，在以下方程式中，m2和mvs表示以kg/s为单位的质量流量，C2、C3和C4表示以升/秒为单位的气体传导率，以及Seff表示以升/秒为单位的有效抽排速度。为了获得高佩克莱特数，希望mwc不要太大以至于它压制有效的抽排速度，mvs应该是大的，C2应该大于C3，Seff应该是大的而Pch可以很大(但是产生稀释问题)，如下所示：
C2/C3(C3Pch+mvs)-mwc/Seff>>O，其中Seff＝SC4/S+C4。
在晶片处理期间，调节反应器腔和主室中的压强，而密封气体流率保持恒定。如果反应器腔压强相对于主室压强保持±1托，则可以在反应器腔内容纳前体气体。利用虚拟气体密封装置，可以利用惰性气体密封在反应器腔中保持所需的压强。
图14示出了喷头模块600的剖视图，该喷头模块600包括具有气体入口604的面板602、具有中心气体通道608的背板606、具有内环612和外环614的隔离环610。内环612和外环614配合在一起，使得围绕内环612的下部的密封件613在内环和外环的相对表面之间提供环形气室。内环612包括围绕内表面618的上部周向分布的密封气体入口616、从入口616径向向外延伸的水平通道620、从水平通道620向下延伸的竖直通道622和围绕内环612的下表面626周向分布的密封气体出口624。
内环612包括主排放出口627和副排放出口628，主排放出口627包括围绕内表面618的下部部分周向分布的径向延伸的槽，副排放出口628围绕下表面626周向分布。主排放气体出口627连接到竖直通道630和具有主排放气体出口632的向内延伸的水平通道，竖直通道630从主排放气体出口627向上延伸，并且所述主排放气体出口632在密封气体入口616下方的位置处围绕内表面618周向分布。副排放气体出口628连接到竖直通道(未示出)和具有副排放气体出口629的水平通道，副排放气体出口629围绕内环612的外表面619周向分布。在晶片腔150中的半导体衬底处理期间，密封气体出口624输送密封气体以在隔离环610下方形成气体密封，并且一些密封气体被抽吸通过副排放气体出口628。
图15描绘了图14的喷头模块的另一剖视图，并且示出了内环612如何围绕面板602和背板(气体分配板或GDP)606的外周边配合，使得密封气体可以从在GDP 606的外部部分中的密封气体供应气室650供应到径向延伸密封气体通道652。密封气体通道652通向位于上部和下部气体密封654、656之间的环形气室658。环形气室658与位于内环612的内表面618中的密封气体入口616流体连通，以将密封气体输送通过内环612的下表面626中的密封气体出口624。
GDP 606包括主排放气体气室680，其连接到GDP 606的外周中的径向延伸的主排放出口682。出口682通向下部密封件656和环形密封件686之间的环形排放气室684。环形排放气室684与内环612的内表面618上的主排放气体出口632连通。主排放气体出口632与竖直通道630和槽627连接，以使得主气体能从晶片腔150排出。
外环614围绕内环612，在内环612的外表面619和外环614的内表面615之间具有气室。副排放出口628使得副排放气体能通过副排放气体出口629抽吸到内环612和外环614之间的气室内。该GDP包括在上表面中的至少一个开口670，以使得副排放气体能在绕过连接到主排放气体气室680的节流阀泵送装置的同时被抽出。优选地，在GDP中提供用于气流的方位均匀性的两个相对的开口670。
在一些实施方案中，不同的站各自是微容积站，并且可以被特别配置或操作以防止模块中的站之间的交叉污染。这样的配置或操作特征包括如上所述的气体密封，或具有帘式气体的虚拟密封，如美国专利No.9,738,977和美国专利申请公开No.2013/0344245中所描述的，其使用使得每个微容积能独立于较大的室容积运行的惰性气体。模块还可以在每个站处配备专用的气流阀，以实现流到每个站的单独的流，并且可以进行微容积通过侧面或顶部的局部泵送以避免排放物的混合。全陶瓷站硬件可用于金属卤化物(例如，TiCl4)站，以避免Al或其他金属的腐蚀或污染。
用帘式气体进行虚拟密封的示例
在大型的多处理室内“模拟”较小的室体积的一种方式是：使气体帘在各个处理站之间流动，从而在膜沉积操作期间在体积上使不同的处理站隔离。例如，在一系列的ALD循环期间，这种“帘式气体”可以在处理站之间流动，以防止反应物、等离子体原料气体等的相互混合，同时不会不利地影响在每个处理站发生的反应性膜沉积工艺。虽然这可以“模拟”用于反应物流动和副产物清扫的目的的较小体积，但是相对于高等离子体功率和某些部件成本的缩放，较大室体积的优点保持完整。此外，除了前述益处之外，处理站通过帘式气体流的体积隔离可以允许构成将在处理站之间交错的ALD循环的操作序列。
然而，应注意，为了实现前述益处，不一定需要各种处理站通过帘式气体流完全彼此在体积上隔离这样的情况。一般来说，人们会期望情况不是这样。因此，在本公开的上下文中，通过帘式气体流将一个处理站与另一个处理站“体积上隔离”应被解释为意指处理站之间的帘式气体流起作用以显著减少处理站之间的气体混合，如果没有使用这种帘式气体，则这种气体混合会发生。这与在每个处理站保留在其自己的单独处理室中时将存在的“完全”或“完美”的体积隔离形成对比；用帘式气体进行的体积隔离并不暗示也不需要这种完美/完全的分离/隔离。
还应注意，根据实施方式的不同，帘式气体进入处理室的流率可以不同于等离子体原料气体进入处理室的流率。在一些实施方式中，等离子体原料气体可以在每个站处以每站约5至50标准升/分钟(SLM)的速率流入处理室，或者更特别地，以每站约10至35SLM的速率流入处理室，或更特别地以每站约15到20SLM的速率流入处理室。在一些实施方式中，帘式气体可以以每站约3至60SLM的速率流入到处理室内，或者更特别地，以每站约10至50SLM的速率流入到处理室内，或者更特别地，以每站约15至40SLM的速率流入到处理室内，或更特别地，以每站约20至30SLM的速率流入到处理室内。这种帘式气体流率降低(和/或防止)反应物和等离子体原料气体从处理站附近到处理室的偏远区域(例如喷头背面)的反向扩散。
在一些实施方式中，多站式膜沉积装置可以采用吊灯型喷头，每个喷头与每个处理站相关联。这种吊灯型喷头通常可以包括头部和杆部，头部的底表面提供用于使膜前体(例如，用于在ALD操作的衬底表面吸附)、等离子体原料气体(例如，用于在ALD操作的等离子体激活)和可能的不同清扫气体流入每个处理站附近的处理室的孔。喷头的杆部用于在处理室内的每个处理站上方支撑/悬挂头部，并且还提供用于使膜前体(和/或其他反应物)、等离子体原料气体等流动到头部内的孔的流体路径/连接。通常，可以看到，吊灯型喷头设计使得膜前体流相对于衬底表面能在空间上良好地均匀分布，并且相比于仅通过用作点流源的几个喷嘴将实现的分布得到了改进。
由于它们用于不同的目的，因此等离子体原料气体和帘式气体通常具有进入处理室内的不同入口点。当等离子体原料气体通过喷头(如刚才所描述的那样)的头部的底部表面中的孔进入室时，帘式气体可以从入口点被引入到处理室内，该入口点适于各种处理站提供体积隔离(以及潜在地提供其他优势)。例如，对于使用处理站特定的吊灯型喷头的实施方式，帘式气体可以从每个吊灯型喷头的头部的后面释放到处理室内，并且特别地，在一些实施方式中，帘式气体穿过围绕喷头的杆部的喷头套环中的孔释放到处理室内。此外，在某些这样的实施方式中，帘式气体可以从这些孔沿着基本上平行于衬底的平面和/或头部的底表面的方向，并且因此通常最初沿与从喷头的头部的底表面释放的流垂直的方向流动。该帘式气体的这种流动可以横向地继续，直到帘式气体到达喷头的背侧的端部(喷头的头部的顶表面)，在该点处帘式气体流可以向下转向，接着基本上平行于来自喷头的头部的等离子体原料气体和/或清扫气体的流动。
如上所述，在多站式处理室内，帘式气体的这种流动模式可用于提供在处理站之间的体积分离；然而，即使在单个处理站实施方式的背景下，在从喷头的头部后面建立帘式气体流可能有随之而来的优点。为了说明这种流动模式，首先在单个处理站实施方式的较简单的背景中，图16描绘了具有处理室1702、喷头1706和喷头套环1730的单站式衬底处理装置1700的横截面示意图，并且其具有帘式气体流路1720和等离子体原料气体(和反应物前体)流路1710。在图16所示的与前述描述一致的结构中，来自等离子体原料气体源1713的等离子体原料气体通过喷头1706的头部的底表面流入室1702，而来自帘式气体源1722的帘式气体通过围绕喷头1706的杆部的喷头套环1730中的孔流入室1702。因此，这里的帘式气体(注意，即使在单个站的背景中仍然保持描述性短语“帘式气体”)在喷头1706的后侧的中心轴线附近被引入到处理室1702中，并且以基本上平行于保持在基座1708上的衬底1712的平面(并且基本上平行于喷头1706的头部的底表面)的流被引入。如此引入的帘式气体然后行进到围绕喷头、围绕喷头和站的外周并且沿着室侧壁向下流动，之后，在横向板1703附近离开室(如图16中的箭头示意性地示出的)。
尽管如上所述，但在多站式衬底处理室内，帘式气体可另外提供处理站之间的体积隔离。图17描绘了处理工具1800的多站式处理室1802内的一对处理站1811和1812(见图17中的虚线)的示意图。如图中通过指示气流方向的箭头所示的，除了图16所示的帘式气体流模式(在单个站的背景中)之外，在这里，帘式气体1820还另外在处理站1811和1812之间流动，从而使它们彼此在体积上隔离。注意，该视图以横截面示出了成对的处理站，因此该视图可以表示2站式处理室实施方式，或者它可以表示4站式处理室实施方式的横截面视图。在任何情况下，所示的成对的处理站中的每个处理站类似于图16所示的单个处理站，因此，伴随图16的说明(以及附图标记)在适当的情况下也适用于图17，一个区别在于，在图17中，存在成对的处理站1811和1812，并且该成对的处理站1811和1812通过帘式气体1820的流动彼此在体积上隔离/分离。
在一些其他实施方式中，帘式气体可以从处理室内的其他入口点(例如从基座、从喷头或处理室本身)释放到处理室内。例如，站中的基座沿着被配置为(例如，流体地连接到帘式气体源)将帘式气体释放到处理室内的周向边缘和/或侧壁可以包括孔和/或槽。在另一示例中，喷头沿着被配置将帘式气体释放到处理室内的喷头的周向边缘和/或表面(例如，周向侧面或顶部)还可以包括孔和/或槽。在又一示例中，处理室可以被配置为围绕每个站释放帘式气体。在一些这样的实施方式中，处理室可以包括喷嘴、孔、槽或流体连接到帘式气体源以便使这种帘式气体流过的其他开口，并且这样的开口可以被布置和放置在处理室内，以便适当地为各种处理站提供体积隔离。例如，室可以包括在每个处理站上布置成圆形图案的一系列孔或喷嘴，使得帘式气体可以流入处理室并且围绕每个处理站。
图18描绘了一示例性处理室，其包括配置成将帘式气体释放到处理室内的喷头。可以看出，图18包括装置1900，装置1900具有处理室1702和喷头1906以及图16中描述和包含的特征中的一些。喷头1906流体地连接到帘式气体源1722，并被配置成使以虚线标识的帘式气体1920流入处理室。图18意在示出帘式气体从喷头1906流出的一般原理，因此，图18中所描绘的特征中的一些与图16中的那些相似和/或相同，并且为了说明的目的而省略了一些特征，例如喷头套环。帘式气体流可以从喷头的任何一个或多个部分排出，例如从周向侧壁、顶部或底部排出。
类似地，图19描绘了被配置为将帘式气体释放到处理室内的第二示例处理室。图19包括装置2000，装置2000具有处理室主体2002以及图16中描述和包含的特征中的一些。处理室2002流体地连接到帘式气体源1722，并且被配置为使以虚线标识的帘式气体2020流入处理室内。图19意在示出帘式气体从处理室主体(例如处理室的顶部)流出的一般原理，因此，所描绘的一些特征与图16中的那些相似和/或相同，并且为了说明的目的而省略了一些特征，例如喷头套环。
图20描绘了第三示例性处理室，其包括构造成将帘式气体释放到处理室内的基座。可以看出，图20包括装置2100，装置2100具有基座2108以及图16中描述和包含的特征中的一些。基座2108流体地连接到帘式气体源1722，并被配置为使以虚线标识的帘式气体2120流入处理室内。图20意在示出帘式气体从基座2108(例如处理室的顶部)流出的一般原理，因此，所描绘的特征中的一些与图16中的那些相似和/或相同，并且为了说明的目的而省略了一些特征，例如喷头套环。
本公开引入了来自喷头后侧的轴对称惰性气体流。在一些示例中，腔中的吹扫气体流满足Peclet条件(通常为大于1的Peclet数)以防止前体向腔中反向扩散(或流动)。结果，可以减小室容积，同时最小化腔中不希望有的沉积，其可能难以清洁。通过将后侧流与RF隔离/抑制设备组合可以实现进一步的改进。RF隔离/抑制设备可以减小腔中的电场，从而减少了寄生等离子体出现的机会。
现在参照图21，其描绘了包括具有喷头870的处理室860的衬底处理系统2250的示例。喷头870包括杆部872和头部874。头部874限定内腔875。例如前体或清扫气体之类的流体流过杆部872，到分散板876上并进入内腔875内。流体然后穿过在头部874的底表面中的间隔的通孔878并进入处理室。
喷头870的杆部872通过套环880连接到处理室860的顶壁。套环880具有大致“T”形横截面，并且包括头部881和杆部883。套环880限定了内腔884，其为圆筒形并且容纳喷头870的杆部872。多个槽886形成在杆部883中，以使得清扫气体之类的流体能从内腔884流动到杆部883的外表面。
流体连接器890可以连接到套环880的头部81的边缘，并且用于供应诸如清扫气体之类的流体。流体连接器890包括一个或多个导管和/或连接器，其总体上标记为892。套环880的头部881同样包括导管和/或连接器(总体上标记为893)以引导流体流到套环880的内腔884。
板900被布置在喷头870的头部874和套环880之间。板900包括上表面904，定心开口或定心孔910，以及底表面914。在一些示例中，板900由陶瓷制成。板900的厚度可以被选择为使材料和电容性耦合接地或寄生等离子体最小化。板900的上表面904与套环880的底部边缘间隔开，以允许流体在两者之间通过。定心孔910也与杆部872间隔开，以允许流体在两者之间通过。板的底表面914与喷头870的上表面间隔开，以允许流体在两者之间通过。在一些示例中，板900可被省略，并且处理室可以在没有板900的情况下进行操作。
使吹扫气体流过套环阻止了工艺沉积化学物质进入腔中的区域，以防止在其中的不希望有的膜沉积。可以选择槽和其它缝隙的尺寸，以防止等离子体在其中点燃并且以使得佩克莱特条件能得到满足，以防止反向扩散，从而得到所期望的气体流率。
现在参照图22，其描绘了图21的套环880的示例，套环880包括头部881和杆部883。槽886可以具有弓形形状，并且可以围绕杆部883布置。槽886使得流体能从内腔884通过槽886流动。头部881可包括配合部分918，配合部分918与在流体连接器890上的相应配合部分配合。套环880的导管893与流体连接器890的导管892在连接时对准。
现在参照图23，其描绘了套环880的流体连接器890的示例，虽然流体连接器890被示为包括第二配合部920、导管930、连接器932、导管934，以及连接器936；但是流体连接器的其它配置也是预期的。
图24A和图24B描绘了图21的板900的示例。在图24A中，板900的上表面904被示出为具有大致圆形的横截面和布置在板900的中心的定心孔910。定心孔910包括从定心孔910向内径向延伸的一个或多个突起940。突起940使得在板900和杆部872之间有均匀的间距。在图24B中，板900的底表面914被示出包括相对于处理室的顶部向下延伸的突起944。突起944在板900的底表面914与喷头870的头部874的上表面之间设置均匀间隔。突起940和944可将间距设置成足够接近以防止寄生等离子体。仅举例而言，约3毫米或更小的间距会适合于防止用于典型工艺条件的寄生等离子体。使用用于典型的工艺条件的这样的间距，有不足够用于等离子体形成以及等离子体鞘形成的空间(少于两个等离子体鞘的长度)。等离子体的形成可受到等离子体密度、等离子体电子温度、以及跨越鞘的电压的影响。
此外，返回参考图4，多站式处理模块中的基座的数量可以变化，例如两个或更多个，而不一定是四个。电介质与金属基座的比例可以变化，例如在QSM中为2：2或不同的比例，例如1：3，例如以考虑步长时间的变化。如果金属不是单层，但在任一侧具有阻挡/衬垫(例如，WN/W/WN)，则可以相应地配置多站式模块内的基座(站)，例如基座1＝电介质，基座2＝衬垫1，基座3＝金属，基座4＝衬垫2。基座也可以用于不同的功能，例如预热、化学预处理、冷却、后处理、核化等或其他操作。
通过使用多叶片传送机械手59可以抵消潜在的大晶片传送时间开销，以便能进行一些批量装载和卸载，包括在叠层沉积完成之前和之后进行，或者可以在叠层沉积期间在模块之间传送晶片，例如，以增强不同晶片之间(wafer-to-wafer)的均匀性。使用缓冲站61还可以增强效率，例如，在不同温度下电介质和金属沉积之间的加热/冷却站。
特别地，该原位顺序MSM(多站模块)实现提供了在商业规模、质量和吞吐量方面增强性能的前景。在不显著牺牲技术性能的情况下提高效率(吞吐量)，从而不会交叉最大可接受的交叉污染阈值，和/或由于脱靶沉积效应导致的随时间的推移并且在整个晶片上改变基座的沉积特性的工艺可变性在精心设计和控制的MSM工具中得到了控制。
集成的原位时间批量-相同的工具/相同的模块/相同的基座
参考图5，在第三实施方案中，可以在相同工具70的相同模块71中的相同基座82(82a/82b)上顺序地实施集成电介质和金属沉积。合适的工具70可以被配置用于根据该实施方案的原位时间批量处理，其具有至少一个电介质和金属沉积模块，在该实现方式中，在Lam Mach IQ平台75上有四个QSM(四站模块)71、72、73、74。平台75包括装载锁76，并且机械手77被配置成通过大气端口将晶片从通过一个或多个晶舟78装载的盒移动到装载锁76中。例如，为了去除水分和所吸附的气体，或者出于其他预处理的原因，晶片在进入装载锁76中时，可以被加热或暴露于等离子体。使用缓冲站81还可以增强效率，例如，在不同温度下电介质和金属沉积之间的加热/冷却站。然后，另一个机械手(例如，79)可以将晶片放入沉积模块中以进行处理。
例如，Lam Research Strata PECVD和/或Striker ALD电介质沉积模块站设计的方面可以与Lam Research ALTUS金属沉积模块站设计的方面集成在相同模块中的相同基座(站)上。或者，可以调整Lam Research Strata PECVD和/或Striker ALD电介质沉积模块站设计，使得可以在相同模块内的相同站处有效地进行电介质和金属沉积。以这种方式，层之间再次没有空气中断。在一些实现方式中，不同的站各自是微容积站，并且可以被特别配置或操作以防止在模块中的相同站上进行的沉积操作之间的交叉污染。这种配置或操作特征包括气体密封，例如上面参考申请公开No.2015/0004798和No.2017/0101710所描述的气体密封。模块可以在每个站配备专用的气流阀，以实现流到每个站的单独的流，并且可以进行微容积通过单独的侧面或顶部出口的局部泵出以避免排放物的混合。全陶瓷站硬件可用于金属卤化物(例如，TiCl4)站，以避免来自Al或其他金属的腐蚀或污染。由于每个晶片不会在电介质和金属沉积操作之间移动，因此这应该具有高吞吐量和低的每晶片实现的成本。
控制器
在一些实现方式中，根据本公开的装置可以包括一个或多个系统控制器，其在各个模块中或与各个模块相关联和/或在工具中或与工具相关联，例如工具平台35、55、75的一部分。合适的控制器包括机器可读指令，其用于将晶片移入、移动通过和移出模块和工具，使试剂气体物质流到模块处理室/站，以及以其他方式实现集成的导体和电介质沉积工艺。
所述程序指令可以控制多种处理参数，如DC功率电平、RF偏置功率电平、压强、温度等。所述指令可以控制这些参数以根据本文所描述的多种实施方案操作膜叠层的原位沉积。
系统控制器将通常包括一个或多个存储器设备和一个或多个处理器，其被配置成执行指令使得该装置将执行根据所公开的实施方案的方法。包含用于控制根据所公开的实施方案的处理操作的指令的机器可读介质可以耦合到系统控制器。
在一些实现方式中，系统控制器是系统的一部分，该系统可以是上述示例的一部分。这种系统可以包括半导体处理设备，包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理条件和/或系统的类型，系统控制器可以被编程以控制本文公开的任何工艺，包括控制工艺气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的加载锁。
宽泛地讲，系统控制器可以被定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)发送到系统控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定过程的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方(recipe)的一部分。
在一些实现方式中，系统控制器可以是与系统集成、耦合或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦合。例如，系统控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些示例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括能够输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机通信到系统。在一些示例中，系统控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，系统控制器被配置成连接或控制该工具类型。因此，如上所述，系统控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的示例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的工艺。
根据工具将要执行的一个或多个工艺步骤，系统控制器可以与一个或多个其他的工具电路或模块、其他工具组件、群集工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
具体实施方案的实现
表1A和表1B中提供了使用示例性四站式PEALD/PECVD处理工具(例如，LamStriker)的示例性硅烷基二氧化硅和氮化钛工艺的参数范围。应当理解，在成膜工艺化学过程的其他实施方案中可以采用其他合适的参数范围。例如，其他参数范围可适用于使用CO和/或CO2作为氧源由硅烷形成的二氧化硅膜和使用从N2、NH3和/或N2/H2等离子体获得的氮原子由卤化钛形成的氮化钛膜。
TiN沉积：
表1A
TiX(sccm) 1-1000
N<sub>2</sub>(sccm) 0-10000
NH<sub>3</sub>(sccm) 10-10000
N<sub>2</sub>O(sccm) 0
He(sccm) 0-20000
Ar(sccm) 0-30000
压强(托) 0.5-6.0
温度(℃) 200-650
HF功率(W) 0-8000
LF功率(W) 0-3000
SiO2沉积：
表1B
SiH<sub>4</sub>(sccm) 0.1-1000
N<sub>2</sub>(sccm) 0-20000
NH<sub>3</sub>(sccm) 0
N<sub>2</sub>O(sccm) 1-30000
He(sccm) 0-20000
Ar(sccm) 0-30000
压强(托) 0.5-6.0
温度(℃) 200-650
HF功率(W) 0-8000
LF功率(W) 0-3500
表2A中提供了使用钛卤化物和氨以及示例性四站式处理工具的示例性氮化钛工艺，并且表2B中提供了使用硅烷和一氧化二氮以及示例性四站式处理工具的示例性二氧化硅工艺。
TiN沉积：
SiO2沉积：
结论
尽管为了清楚理解的目的，已经在一些细节上描述了前述实施方案，但是显而易见的是，可以在所附权利要求的范围内实践某些改变和修改。应该注意，存在许多实现本发明的实施方案的工艺、系统和装置的替代方式。因此，本发明的实施方案被认为是说明性的而非限制性的，并且实施方案不限于这里给出的细节。

Claims (24)

1.一种在图案化的半导体衬底上形成膜叠层的方法，该方法包括：
沉积导电膜；以及
沉积电介质膜；
使得所述导电膜沉积和所述电介质膜沉积导致在图案化的半导体衬底上形成导体/电介质膜对；以及
重复所述导电膜和所述电介质膜的沉积以形成膜叠层，该膜叠层包括至少20对导体膜和电介质膜的交替层；
其中所述导电膜沉积和所述电介质膜沉积在相同处理工具或室中进行，而不破坏所述膜沉积之间的真空；并且
其中在所述导电膜沉积和所述电介质膜沉积之间没有实质的交叉污染。
2.根据权利要求1所述的方法，其中所述导电膜和电介质膜对以每小时至少5个晶片的速率沉积在所述叠层中。
3.根据权利要求1所述的方法，其中所述导电膜和电介质膜对沉积在所述相同工具的不同模块中进行，而不破坏所述沉积之间的真空。
4.根据权利要求1所述的方法，其中所述导电膜和电介质膜对沉积在所述相同工具的相同模块中的不同站上进行，而不破坏所述沉积之间的真空。
5.根据权利要求1所述的方法，其中所述导电膜和电介质膜对沉积在所述相同工具的相同模块中的相同站上进行，而不破坏所述沉积之间的真空。
6.根据权利要求1所述的方法，其中沉积至少50个金属和/或导电金属氮化物和氧化硅膜对。
7.根据权利要求1所述的方法，其中所述导电膜具有500微欧姆厘米的最大电阻率。
8.根据权利要求7所述的方法，其中所述导电膜是金属或金属氮化物。
9.根据权利要求8所述的方法，其中所述导电膜是TiN。
10.根据权利要求1所述的方法，其中所述电介质是氧化物。
11.根据权利要求10所述的方法，其中所述氧化物是SiO2。
12.根据权利要求1所述的方法，其中所述沉积通过热化学气相沉积(CVD)进行。
13.根据权利要求1所述的方法，其中所述沉积通过等离子体增强化学气相沉积(PECVD)进行。
14.根据权利要求1所述的方法，其中所述沉积通过原子层沉积(ALD)进行。
15.根据权利要求4所述的方法，其中，所述不同站各自是微容积站。
16.根据权利要求15所述的方法，其中，所述微容积站包括多个节流阀，一个用于所述电介质站，一个用于所述导体站，使得能够独立地保持压强。
17.根据权利要求15所述的方法，其中每个站的排放是局部的并且不共享，使得来自每个站的排放能保持独立而没有气体的交叉混合/污染。
18.根据权利要求15所述的方法，其中通过用帘式气体虚拟密封来防止所述模块中的站之间的交叉污染。
19.根据权利要求15所述的方法，其中所述站的硬件包括陶瓷以避免腐蚀或污染。
20.根据权利要求4所述的方法，其中所述导电膜和电介质膜对以每小时至少5个晶片的速率沉积在所述叠层中。
21.一种用于在图案化的半导体衬底上集成形成包括导体和电介质膜层的膜叠层的装置，该装置包括一个或模块，所述模块包括处理工具中的处理室，所述模块被配置为在相同处理工具或室中执行至少20个导体/电介质膜对的叠层的导体和电介质膜沉积，而不破坏膜沉积之间的真空，使得在所述导体和电介质膜沉积之间不存在实质的交叉污染。
22.根据权利要求21所述的装置，其中，所述装置还包括控制器，所述控制器包括用于在所述相同工具的不同模块中进行所述导体/电介质膜对沉积而不破坏所述沉积之间的真空的程序指令。
23.根据权利要求21所述的装置，其中，所述装置还包括控制器，所述控制器包括用于在所述相同工具的相同模块中的不同站上进行所述导体/电介质膜对沉积而不破坏所述沉积之间的真空的程序指令。
24.根据权利要求21所述的装置，其中，所述装置还包括控制器，所述控制器包括用于在所述相同工具的相同模块中的相同站上进行所述导体/电介质膜对沉积而不破坏所述沉积之间的真空的程序指令。
CN201780064178.4A 2016-10-17 2017-09-29 集成的直接电介质和金属沉积 Active CN109906498B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662409269P 2016-10-17 2016-10-17
US62/409,269 2016-10-17
US15/593,187 2017-05-11
US15/593,187 US10128116B2 (en) 2016-10-17 2017-05-11 Integrated direct dielectric and metal deposition
PCT/US2017/054485 WO2018075225A1 (en) 2016-10-17 2017-09-29 Integrated direct dielectric and metal deposition

Publications (2)

Publication Number Publication Date
CN109906498A true CN109906498A (zh) 2019-06-18
CN109906498B CN109906498B (zh) 2024-04-02

Family

ID=61904678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780064178.4A Active CN109906498B (zh) 2016-10-17 2017-09-29 集成的直接电介质和金属沉积

Country Status (6)

Country Link
US (1) US10128116B2 (zh)
JP (1) JP2019537837A (zh)
KR (1) KR102549735B1 (zh)
CN (1) CN109906498B (zh)
TW (1) TW201828458A (zh)
WO (1) WO2018075225A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128116B2 (en) * 2016-10-17 2018-11-13 Lam Research Corporation Integrated direct dielectric and metal deposition
JP6833657B2 (ja) * 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
CN108315720A (zh) * 2018-01-31 2018-07-24 上海集成电路研发中心有限公司 一种提高膜厚均匀性的装置及方法
KR20210143942A (ko) * 2019-04-19 2021-11-29 램 리써치 코포레이션 쿼드 스테이션 프로세스 모듈을 위한 포어라인 어셈블리 (foreline assembly for quad station process module)
US20220020615A1 (en) * 2020-07-19 2022-01-20 Applied Materials, Inc. Multiple process semiconductor processing system

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0384971A1 (en) * 1989-02-28 1990-09-05 Rockwell International Corporation Barrier disk
JP2010093276A (ja) * 2009-11-26 2010-04-22 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
KR20110107758A (ko) * 2010-03-25 2011-10-04 노벨러스 시스템즈, 인코포레이티드 필름 스택의 인-시츄 증착
CN102842499A (zh) * 2011-06-24 2012-12-26 台湾积体电路制造股份有限公司 含硅和钽的阻挡件的原位形成
US20130316518A1 (en) * 2012-05-23 2013-11-28 Alice Hollister Pecvd deposition of smooth silicon films
CN103510072A (zh) * 2012-06-25 2014-01-15 诺发系统公司 抑制前体流和衬底区外等离子体以抑制衬底处理系统寄生沉积
CN104250728A (zh) * 2013-06-28 2014-12-31 朗姆研究公司 具有气封的化学沉积腔室
CN104465457A (zh) * 2013-09-20 2015-03-25 朗姆研究公司 双等离子体源反应器处理晶片中离子与中性物质比控制
US20150255511A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Nonvolatile memory device
US20160068953A1 (en) * 2014-09-10 2016-03-10 Applied Materials, Inc. Gas Separation Control in Spatial Atomic Layer Deposition
US20160181259A1 (en) * 2014-12-23 2016-06-23 Imec Vzw Vertical ferroelectric memory device and a method for manufacturing thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888040B1 (en) * 1996-06-28 2005-05-03 Lam Research Corporation Method and apparatus for abatement of reaction products from a vacuum processing chamber
FR2766174B1 (fr) * 1997-07-21 1999-08-20 Saint Gobain Vitrage Substrat transparent revetu d'au moins une couche mince
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
US8815014B2 (en) 2005-11-18 2014-08-26 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
US9249502B2 (en) 2008-06-20 2016-02-02 Sakti3, Inc. Method for high volume manufacture of electrochemical cells using physical vapor deposition
US7824935B2 (en) 2008-07-02 2010-11-02 Intermolecular, Inc. Methods of combinatorial processing for screening multiple samples on a semiconductor substrate
WO2011074604A1 (ja) 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
US8846484B2 (en) 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
US10781516B2 (en) 2013-06-28 2020-09-22 Lam Research Corporation Chemical deposition chamber having gas seal
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
TWI480415B (zh) 2013-11-27 2015-04-11 Ind Tech Res Inst 多模式薄膜沉積設備以及薄膜沉積方法
US9797042B2 (en) * 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
US9184060B1 (en) * 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
US11421321B2 (en) 2015-07-28 2022-08-23 Asm Ip Holding B.V. Apparatuses for thin film deposition
US20170029948A1 (en) 2015-07-28 2017-02-02 Asm Ip Holding B.V. Methods and apparatuses for temperature-indexed thin film deposition
CN107849692A (zh) * 2015-08-24 2018-03-27 学校法人冲绳科学技术大学院大学学园 金属氧化物纳米线的原位生长和催化纳米颗粒修饰
US10128116B2 (en) * 2016-10-17 2018-11-13 Lam Research Corporation Integrated direct dielectric and metal deposition

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0384971A1 (en) * 1989-02-28 1990-09-05 Rockwell International Corporation Barrier disk
JP2010093276A (ja) * 2009-11-26 2010-04-22 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
US20150013607A1 (en) * 2010-03-25 2015-01-15 Novellus Systems, Inc. In-situ deposition of film stacks
KR20110107758A (ko) * 2010-03-25 2011-10-04 노벨러스 시스템즈, 인코포레이티드 필름 스택의 인-시츄 증착
CN102842499A (zh) * 2011-06-24 2012-12-26 台湾积体电路制造股份有限公司 含硅和钽的阻挡件的原位形成
US20130316518A1 (en) * 2012-05-23 2013-11-28 Alice Hollister Pecvd deposition of smooth silicon films
KR20130131242A (ko) * 2012-05-23 2013-12-03 노벨러스 시스템즈, 인코포레이티드 평탄한 실리콘막들의 ｐｅｃｖｄ 성막
CN103510072A (zh) * 2012-06-25 2014-01-15 诺发系统公司 抑制前体流和衬底区外等离子体以抑制衬底处理系统寄生沉积
CN104250728A (zh) * 2013-06-28 2014-12-31 朗姆研究公司 具有气封的化学沉积腔室
CN104465457A (zh) * 2013-09-20 2015-03-25 朗姆研究公司 双等离子体源反应器处理晶片中离子与中性物质比控制
US20150255511A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Nonvolatile memory device
US20160068953A1 (en) * 2014-09-10 2016-03-10 Applied Materials, Inc. Gas Separation Control in Spatial Atomic Layer Deposition
US20160181259A1 (en) * 2014-12-23 2016-06-23 Imec Vzw Vertical ferroelectric memory device and a method for manufacturing thereof

Also Published As

Publication number Publication date
KR20190057415A (ko) 2019-05-28
CN109906498B (zh) 2024-04-02
WO2018075225A1 (en) 2018-04-26
US20180108529A1 (en) 2018-04-19
TW201828458A (zh) 2018-08-01
US10128116B2 (en) 2018-11-13
JP2019537837A (ja) 2019-12-26
KR102549735B1 (ko) 2023-06-29

Similar Documents

Publication Publication Date Title
CN109906498A (zh) 集成的直接电介质和金属沉积
KR102605484B1 (ko) 막 프로파일 조정을 위한 샤워헤드 커튼 가스 방법 및 시스템
US7993457B1 (en) Deposition sub-chamber with variable flow
TWI438300B (zh) 原子層沈積系統及方法
CN107452590A (zh) 用于在下游反应器中边缘蚀刻速率控制的可调侧气室
JP2017532788A (ja) 調整可能ガスフロー制御のためのガス分離器を含むガス供給配送配置
KR102430432B1 (ko) 개방 볼륨 이퀄라이제이션 통로들 및 측면 밀폐부를 가진 평면형 기판 에지 콘택트
CN108461374A (zh) 用于远程等离子体处理的室调节
US10714388B2 (en) Method and apparatus for depositing cobalt in a feature
CN107460449A (zh) 用于增强填充物和减少衬底撞击的原子层沉积
TW201810395A (zh) 用以蝕刻複合三維結構之壓力排淨蝕刻方法
US11222771B2 (en) Chemical control features in wafer process equipment
CN108300979A (zh) 具有气体密封的化学沉积室
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
US20220130650A1 (en) Processing chamber deposition confinement
WO2018164807A1 (en) Diffuser design for flowable cvd
US20230009859A1 (en) Asymmetric purged block beneath wafer plane to manage non-uniformity
US20220298636A1 (en) Methods and apparatus for processing a substrate
WO2024076480A1 (en) Annular pumping for chamber
WO2024076479A1 (en) Adjustable pedestal
WO2022203946A1 (en) Uniform in situ cleaning and deposition
WO2023069924A1 (en) Valve manifold for semiconductor processing
JPH0322520A (ja) 気相成長装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant