CN109904157A - 特征尺寸微缩方法及应用于半导体存储器的结构 - Google Patents
特征尺寸微缩方法及应用于半导体存储器的结构 Download PDFInfo
- Publication number
- CN109904157A CN109904157A CN201711298961.5A CN201711298961A CN109904157A CN 109904157 A CN109904157 A CN 109904157A CN 201711298961 A CN201711298961 A CN 201711298961A CN 109904157 A CN109904157 A CN 109904157A
- Authority
- CN
- China
- Prior art keywords
- size
- miniature
- surface layer
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供了一种光刻方法,包括:提供一衬底;在衬底上形成表面光刻层,表面光刻层包括具有第一特征尺寸的光刻图案;在光刻图案的侧壁表面覆盖尺寸微缩覆盖物,表面光刻层和尺寸微缩覆盖物组合成具有第二特征尺寸的微缩图案;按照第二特征尺寸刻蚀衬底;其中,微缩图案用于遮护衬底的上表面中不用于刻蚀图案的表面,第二特征尺寸小于第一特征尺寸且对准在第一特征尺寸中。按照微缩图案中的第二特征尺寸刻蚀衬底,使得光刻的曝光极限进一步缩小,提高特征尺寸的精确度,进而缩小动态随机存取存储器的特征尺寸,同时降低制程成本,缩短制程时间。本发明还提供了一种特征尺寸微缩结构,具有上述技术效果。
Description
技术领域
本发明涉及半导体制程领域,具体涉及一种特征尺寸微缩方法,还涉及一种应用于半导体存储器的特征尺寸微缩结构。
背景技术
形成在芯片半导体表面最初几层中的部件通常以最小光刻特征尺度为度量单位。最小光刻尺度定义为能够借助于使芯片上的光刻胶层通过掩模曝光、使光刻胶显影、清除被显影或未被显影的光刻胶部分、然后腐蚀芯片未被覆盖的区域的光刻工艺而确定图形的最小长度单位。随着半导体器件的集成密度的增加,最小光刻尺度逐渐缩小,能够逐渐缩小动态随机存取存储器(DRAM,Dynamic Random Access Memory)的单元结构,在DRAM中,最小光刻尺度又称为DRAM的特征尺寸。
当前主流的光刻技术中,248nm的深紫外(DUV,Deep Ultra-Violet)KrF准分子镭射技术制备得到的DRAM的特征尺寸为100nm,193nm深紫外(DUV,Deep Ultra-Violet)ArF准分子镭射技术制备得到的DRAM的特征尺寸为90nm,193nm黄光沉浸式ArF准分子镭射技术制备得到的DRAM的特征尺寸为65nm,然而,通过193nm黄光沉浸式ArF准分子镭射技术得到的DRAM的特征尺寸仍然不能满足集成需求。背景技术中提供了一种目前常用的减小DRAM的特征尺寸的方法,即间距倍增技术,然而,间距倍增技术通过制备多层薄膜,再进行刻蚀来缩小特征尺寸,由于多层制备薄膜,导致成本高,制备薄膜所需要的多个生长周期,导致时间长。
因此,如何在不增加成本和制备时间的情况下,如何缩小DRAM的特征尺寸是本领域技术人员急需要解决的技术问题。
发明内容
本发明提供一种特征尺寸微缩方法,以及一种应用于半导体存储器的特征尺寸微缩结构,以克服或缓解背景技术中存在的一个或者更多个问题,至少提供一种有益的选择。
作为本发明的一个方面,提供了一种特征尺寸微缩方法,包括:
提供一衬底;
在所述衬底上形成表面光刻层,所述表面光刻层包括具有第一特征尺寸的光刻图案;
在所述光刻图案的侧壁表面覆盖尺寸微缩覆盖物,所述表面光刻层和所述尺寸微缩覆盖物组合成具有第二特征尺寸的微缩图案;
按照所述第二特征尺寸刻蚀所述衬底;
其中,所述微缩图案用于遮护所述衬底的上表面中不用于刻蚀图案的表面,所述第二特征尺寸小于所述第一特征尺寸且对准在所述第一特征尺寸中。
优选的,在上述特征尺寸微缩方法中,所述表面光刻层的形成步骤包括:
于所述表面光刻层中形成多个接触孔,所述第一特征尺寸为所述接触孔的内径。
优选的,在上述特征尺寸微缩方法中,所述表面光刻层的形成步骤包括:
于所述表面光刻层中形成多个沟槽,所述第一特征尺寸为所述沟槽两长边的宽度间距。
优选的,在上述特征尺寸微缩方法中,在所述表面光刻层形成之前,所述方法还包括:
在所述衬底上形成掩膜层,以供所述表面光刻层的迭置。
优选的,在上述特征尺寸微缩方法中,利用原子沉积法(ALD,Atomic layerdeposition)在所述光刻图案的表面沉积所述尺寸微缩覆盖物。
优选的,在上述特征尺寸微缩方法中,按照所述第二特征尺寸刻蚀所述衬底的步骤之前,还包括:
利用干蚀法去除所述表面光刻层上和所述第二特征尺寸中的所述尺寸微缩覆盖物,以保留形成于所述微缩图案侧壁的掩膜护壁。
优选的,在上述特征尺寸微缩方法中,所述干蚀法的刻蚀时间范围在1~4分钟。
优选的,在上述特征尺寸微缩方法中,所述干蚀法的刻蚀气体包含选自于CF4、CH2F2和CHF3所构成群组的其中之一气体。
优选的,在上述特征尺寸微缩方法中,所述掩膜护壁的厚度在1nm至5nm之间。
优选的,在上述特征尺寸微缩方法中,所述尺寸微缩覆盖物的材料包括氧化物、氮化物和多晶物所构成群组的其中之一。
本发明还提供一种应用于半导体存储器的特征尺寸微缩结构,包括:
衬底;
表面光刻层,形成于所述衬底上,所述表面光刻层包括具有第一特征尺寸的光刻图案;
尺寸微缩覆盖物,覆盖在所述光刻图案的侧壁表面,所述表面光刻层和所述微缩覆盖物组合成具有第二特征尺寸的微缩图案,所述第二特征尺寸小于所述第一特征尺寸且对准在所述第一特征尺寸中。
优选的,在上述特征尺寸微缩结构中,所述表面光刻层与所述衬底之间形成有掩膜层。
优选的,在上述特征尺寸微缩结构中,所述光刻图案具有多个接触孔,所述第一特征尺寸为所述接触孔的内径。
优选的,在上述特征尺寸微缩结构中,所述光刻图案具有多个沟槽,所述第一特征尺寸为所述沟槽两长边的宽度间距。
优选的,在上述特征尺寸微缩结构中,所述第二特征尺寸小于所述第一特征尺寸的差值由所述尺寸微缩覆盖物在所述光刻图案的侧壁表面的覆盖厚度两倍所控制。
优选的,在上述特征尺寸微缩结构中,所述尺寸微缩覆盖物的材料包括氧化物、氮化物和多晶物所构成群组的其中之一,以使所述尺寸微缩覆盖物具有不相同于所述掩膜层的刻蚀选择比。
本发明采用上述技术方案,具有如下优点:本方案中,在衬底表面形成第一特征尺寸的光刻图案,通过在光刻图案的侧壁表面覆盖尺寸微缩覆盖物,使得衬底表面形成第二特征尺寸的微缩图案,由于第二特征尺寸小于第一特征尺寸且对准在第一特征尺寸中,按照第二特征尺寸刻蚀衬底,使得光刻的曝光极限进一步缩小,提高特征尺寸的精确度,进而缩小DRAM的特征尺寸,同时降低制程成本,缩短制程时间。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本发明公开的一些实施方式,而不应将其视为是对本发明范围的限制。
图1为本发明实施方式提供的一种特征尺寸微缩方法流程图。
图2为本发明实施方式提供的特征尺寸微缩方法中一个步骤的侧视图。
图3为本发明实施方式提供的特征尺寸微缩方法中一个步骤的侧视图。
图4为本发明实施方式提供的特征尺寸微缩方法中一个步骤的侧视图。
图5为本发明实施方式提供的特征尺寸微缩方法中一个步骤的侧视图。
图6为本发明实施方式提供的特征尺寸微缩方法中一个步骤的侧视图。
图7为本发明实施方式提供的特征尺寸微缩方法中一个步骤的俯视图。
图8为本发明实施方式提供的特征尺寸微缩方法中一个步骤的俯视图。
附图标记:
100 衬底; 200 掩膜层;
301 光刻图案; 302 微缩图案;
310 第一特征尺寸; 320 第二特征尺寸;
400 尺寸微缩覆盖物; 410 掩膜护壁。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本发明的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
在一种具体的实施方式中,提供了一种特征尺寸微缩方法,如图1所示,包括:
步骤S1:提供一衬底100;
步骤S2:在衬底100上形成表面光刻层,表面光刻层包括具有第一特征尺寸310的光刻图案301。
具体的,如图2所示,在衬底100上可先形成表面光刻层,或先形成表面光刻层200之后在掩膜层200表面形成表面光刻层,掩膜层200的作用是增加表面光刻层的厚度,并且当在表面光刻层上光刻图案301时,能够保护衬底100不被刻蚀。表面光刻层可以包括具有第一特征尺寸310的光刻图案301,光刻图案301用于遮护衬底100或掩膜层200的上表面中不用于刻蚀图案的表面,光刻图案301有多种形状,例如,形成为均匀分布有接触孔的图案,或者是排列分布的光阻线的图案等,接触孔的孔径大小为第一特征尺寸310,或者光阻线之间的间隔大小为第一特征尺寸310。
需要指出的是,包括但不限于上述接触孔的孔径,或者光阻线之间的间隔距离,当表面光刻层的光刻图案301为其它图案时,根据图案本身定义第一特征尺寸即可,均在本实施例的保护范围内。
步骤S3:在光刻图案301的侧壁表面覆盖尺寸微缩覆盖物400,表面光刻层和尺寸微缩覆盖物400组合成具有第二特征尺寸320的微缩图案302。
具体的,如图3所示,在上述形成图案的表面光刻层的表面利用蒸镀的方法或其它方法蒸镀尺寸微缩覆盖物400,尺寸微缩覆盖物400不仅分布于表面光刻层的顶面和底面,还分布于光刻图案301的侧壁,形成具有第二特征尺寸320的微缩图案302,微缩图案302用于遮护衬底100的上表面中不用于刻蚀图案的表面,第二特征尺寸320小于第一特征尺寸310且对准在第一特征尺寸310中,因此,微缩图案302缩小了光刻图案301的尺寸。
步骤S4:按照第二特征尺寸320刻蚀衬底100。
其中,如图4和图7所示,通过各向异性的刻蚀方法,先刻蚀掉光刻图案301表面的尺寸微缩覆盖物400,形成微缩图案302,微缩图案302具有第二特征尺寸320,如图5所示,按照第二特征尺寸320刻蚀掩膜层200,图6和图8所示,按照第二特征尺寸320刻蚀衬底100,使得光刻的曝光极限进一步缩小,提高特征尺寸的精确度,进而缩小DRAM的特征尺寸,同时降低制程成本,缩短制程时间。
本方案中,在衬底100表面形成第一特征尺寸310的光刻图案301,通过在光刻图案301的侧壁表面覆盖尺寸微缩覆盖物400,使得衬底100表面形成第二特征尺寸320的微缩图案302,由于第二特征尺寸320小于第一特征尺寸310且对准在第一特征尺寸310中,按照第二特征尺寸320刻蚀衬底100,使得光刻的曝光极限进一步缩小,提高特征尺寸的精确度,进而缩小DRAM的特征尺寸,同时降低制程成本,缩短制程时间。
在上述特征尺寸微缩方法的基础上,表面光刻层的形成步骤包括:
于表面光刻层中形成多个接触孔,第一特征尺寸310为接触孔的内径。
在上述特征尺寸微缩方法的基础上,表面光刻层的形成步骤包括:
于表面光刻层中形成多个沟槽,第一特征尺寸310为沟槽两长边的宽度间距。
需要指出的是,表面光刻层形成的图案包括但不限于表面光刻层中形成多个接触孔,或表面光刻层中形成多个沟槽的光刻图案,还可以为其它类型的光刻图案,均在本实施方式的保护范围之内。
在上述特征尺寸微缩方法的基础上,在表面光刻层形成之前,所述方法还包括:
在衬底100表面上形成掩膜层200,以供表面光刻层的迭置。
其中,掩膜层200的作用是增加表面光刻层的厚度,并且当在表面光刻层上光刻图案301时,能够保护衬底100不被刻蚀。
进一步的,在上述特征尺寸微缩方法中,利用原子沉积法(ALD,Atomic layerdeposition)在光刻图案301的表面沉积尺寸微缩覆盖物400。
其中,ALD充分利用表面饱和反应得到的薄膜,既具有高纯度又具有高密度,既平整又具有高度的保型性,ALD的循环蒸镀可实现一层接一层的生长从而可以实现对淀积厚度的精确控制,提高了光刻图案301表面沉积的尺寸微缩覆盖物400的尺寸精度。
进一步的,在上述特征尺寸微缩方法中,按照第二特征尺寸320刻蚀衬底100的步骤之前,还包括:
利用干蚀法去除表面光刻层上和第二特征尺寸320中的尺寸微缩覆盖物400,以保留形成于微缩图案302侧壁的掩膜护壁410。
进一步的,在上述特征尺寸微缩方法中,干蚀法的刻蚀时间范围在1~4分钟。
进一步的,在上述特征尺寸微缩方法中,干蚀法的刻蚀气体包含选自于CF4、CH2F2和CHF3所构成群组的其中之一气体。
需要指出的是,干蚀法的刻蚀时间和刻蚀所需要的气体等包括但不限于上述时间范围和组合方式,根据具体情况进行设计,均在保护范围内。
进一步的,在上述特征尺寸微缩方法中,掩膜护壁410的厚度在1nm至5nm之间。
其中,利用干蚀法将侧壁的尺寸微缩覆盖物400刻蚀一部分之后,留下的掩膜护壁410的厚度范围包括但不限于上述范围,根据需要的第二特征尺寸320进行设计。
在上述特征尺寸微缩方法的基础上,尺寸微缩覆盖物400的材料包括氧化物、氮化物和多晶物所构成群组的其中之一。
其中,尺寸微缩覆盖物400可以包含移除率可以比表面光刻层低得多的另一种材料,因此,包括但不限于氧化物、氮化物和多晶物,根据表面光刻层的材料进行选择,均在本实施方式的保护范围内。
实施例二
另一方面,本发明还提供了一种应用于半导体存储器的特征尺寸微缩结构,包括:
衬底100;
表面光刻层,形成于衬底100上,表面光刻层包括具有第一特征尺寸310的光刻图案301;
尺寸微缩覆盖物400,覆盖在光刻图案301的侧壁表面,表面光刻层和尺寸微缩覆盖物400组合成具有第二特征尺寸320的微缩图案302,第二特征尺寸320小于第一特征尺寸310且对准在第一特征尺寸310中。
进一步的,在上述特征尺寸微缩结构中,表面光刻层与衬底100之间形成有掩膜层200。
进一步的,在上述半导体存储器中,光刻图案301具有多个接触孔,第一特征尺寸310为接触孔的内径。
其中,为了实现衬底100上多层电路间的电连接还需要制作大量的接触孔,形成的横截面为圆形的孔状凹槽为接触孔。
进一步的,在上述半导体存储器中,光刻图案301具有多个沟槽,第一特征尺寸310为沟槽两长边的宽度间距。
其中,为了实现硅片衬底100上多层电路间的电连接还需要制作大量的线路沟槽,线路沟槽两长边的宽度间距为第一特征尺寸310。
进一步的,在上述半导体存储器中,第二特征尺寸320小于第一特征尺寸310的差值由尺寸微缩覆盖物400在光刻图案301的侧壁表面的覆盖厚度两倍所控制。
其中,第二特征尺寸320小于第一特征尺寸310的差值尺寸微缩覆盖物400在光刻图案301的侧壁表面的覆盖厚度两倍,尺寸微缩覆盖物400不至于将接触孔或者线路沟槽内部完全堵塞,给干蚀法刻蚀侧壁的尺寸微缩覆盖物400留有足够的空间。
进一步的,在上述特征尺寸微缩结构中,尺寸微缩覆盖物400的材料包括氧化物、氮化物和多晶物所构成群组的其中之一,以使尺寸微缩覆盖物400具有不相同于掩膜层200的刻蚀选择比。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种特征尺寸微缩方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成表面光刻层,所述表面光刻层包括具有第一特征尺寸的光刻图案;
在所述光刻图案的侧壁表面覆盖尺寸微缩覆盖物,所述表面光刻层和所述尺寸微缩覆盖物组合成具有第二特征尺寸的微缩图案;
按照所述第二特征尺寸刻蚀所述衬底;
其中,所述微缩图案用于遮护所述衬底的上表面中不用于刻蚀图案的表面,所述第二特征尺寸小于所述第一特征尺寸且对准在所述第一特征尺寸中。
2.如权利要求1所述的特征尺寸微缩方法,其特征在于,所述表面光刻层的形成步骤包括:
于所述表面光刻层中形成多个接触孔,所述第一特征尺寸为所述接触孔的内径。
3.如权利要求1所述的特征尺寸微缩方法,其特征在于,所述表面光刻层的形成步骤包括:
于所述表面光刻层中形成多个沟槽,所述第一特征尺寸为所述沟槽两长边的宽度间距。
4.如权利要求1所述的特征尺寸微缩方法,其特征在于,在所述表面光刻层形成之前,所述方法还包括:
在所述衬底上形成掩膜层,以供所述表面光刻层的迭置。
5.如权利要求1所述的特征尺寸微缩方法,其特征在于,利用原子沉积法(ALD,Atomiclayer deposition)在所述光刻图案的表面沉积所述尺寸微缩覆盖物。
6.如权利要求1所述的特征尺寸微缩方法,其特征在于,按照所述第二特征尺寸刻蚀所述衬底的步骤之前,还包括:
利用干蚀法去除所述表面光刻层上和所述第二特征尺寸中的所述尺寸微缩覆盖物,以保留形成于所述微缩图案侧壁的掩膜护壁。
7.如权利要求6所述的特征尺寸微缩方法,其特征在于,所述干蚀法的刻蚀时间范围在1~4分钟。
8.如权利要求7所述的特征尺寸微缩方法,其特征在于,所述干蚀法的刻蚀气体包含选自于CF4、CH2F2和CHF3所构成群组的其中之一气体。
9.如权利要求6所述的特征尺寸微缩方法,其特征在于,所述掩膜护壁的厚度在1nm至5nm之间。
10.如权利要求1至9任一项所述的特征尺寸微缩方法,其特征在于,所述尺寸微缩覆盖物的材料包括氧化物、氮化物和多晶物所构成群组的其中之一。
11.一种应用于半导体存储器的特征尺寸微缩结构,其特征在于,包括:
衬底;
表面光刻层,形成于所述衬底上,所述表面光刻层包括具有第一特征尺寸的光刻图案;
尺寸微缩覆盖物,覆盖在所述光刻图案的侧壁表面,所述表面光刻层和所述微缩覆盖物组合成具有第二特征尺寸的微缩图案,所述第二特征尺寸小于所述第一特征尺寸且对准在所述第一特征尺寸中。
12.如权利要求11所述的特征尺寸微缩结构,其特征在于,所述表面光刻层与所述衬底之间形成有掩膜层。
13.如权利要求11所述的特征尺寸微缩结构,其特征在于,所述光刻图案具有多个接触孔,所述第一特征尺寸为所述接触孔的内径。
14.如权利要求11所述的特征尺寸微缩结构,其特征在于,所述光刻图案具有多个沟槽,所述第一特征尺寸为所述沟槽两长边的宽度间距。
15.如权利要求11所述的特征尺寸微缩结构,其特征在于,所述第二特征尺寸小于所述第一特征尺寸的差值由所述尺寸微缩覆盖物在所述光刻图案的侧壁表面的覆盖厚度两倍所控制。
16.如权利要求12所述的特征尺寸微缩结构,其特征在于,所述尺寸微缩覆盖物的材料包括氧化物、氮化物和多晶物所构成群组的其中之一,以使所述尺寸微缩覆盖物具有不相同于所述掩膜层的刻蚀选择比。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711298961.5A CN109904157B (zh) | 2017-12-08 | 2017-12-08 | 特征尺寸微缩方法及应用于半导体存储器的结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711298961.5A CN109904157B (zh) | 2017-12-08 | 2017-12-08 | 特征尺寸微缩方法及应用于半导体存储器的结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109904157A true CN109904157A (zh) | 2019-06-18 |
CN109904157B CN109904157B (zh) | 2021-04-16 |
Family
ID=66940881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711298961.5A Active CN109904157B (zh) | 2017-12-08 | 2017-12-08 | 特征尺寸微缩方法及应用于半导体存储器的结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109904157B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080018422A (ko) * | 2006-08-24 | 2008-02-28 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
CN103426809A (zh) * | 2012-05-18 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 一种基于自对准双图案的半导体制造方法 |
US20150179414A1 (en) * | 2013-12-20 | 2015-06-25 | Seagate Technology Llc | Apparatus with sidewall protection for features |
US20170076945A1 (en) * | 2015-09-01 | 2017-03-16 | Lam Research Corporation | Mask shrink layer for high aspect ratio dielectric etch |
-
2017
- 2017-12-08 CN CN201711298961.5A patent/CN109904157B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080018422A (ko) * | 2006-08-24 | 2008-02-28 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
CN103426809A (zh) * | 2012-05-18 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 一种基于自对准双图案的半导体制造方法 |
US20150179414A1 (en) * | 2013-12-20 | 2015-06-25 | Seagate Technology Llc | Apparatus with sidewall protection for features |
US20170076945A1 (en) * | 2015-09-01 | 2017-03-16 | Lam Research Corporation | Mask shrink layer for high aspect ratio dielectric etch |
Also Published As
Publication number | Publication date |
---|---|
CN109904157B (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100759616B1 (ko) | 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
KR101000947B1 (ko) | 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
TWI628715B (zh) | 特徵尺寸縮減技術(二) | |
US8148247B2 (en) | Method and algorithm for random half pitched interconnect layout with constant spacing | |
CN101025571B (zh) | 器件制造方法 | |
TWI406105B (zh) | 使用含碳硬光罩的雙重曝光圖案化方法 | |
CN108292591A (zh) | 形成用于亚分辨率衬底图案化的刻蚀掩模的方法 | |
CN1821871B (zh) | 抗蚀图案增厚材料及抗蚀图案形成工艺和半导体器件及其制造工艺 | |
US20100120247A1 (en) | Method of forming fine patterns using multiple spacer patterns | |
KR20100106455A (ko) | 고밀도 패턴 형성 방법 | |
CN104064457A (zh) | 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术 | |
KR20100033366A (ko) | 스페이서 마스크 패터닝 프로세스 흐름을 따른 큰 피쳐의 일체화된 패터닝 | |
JP2009016788A (ja) | 半導体素子の微細パターン形成方法 | |
CN110462822A (zh) | 多晶硅中用于改进电容的振荡电容器架构 | |
JP5333978B2 (ja) | パターンを形成する方法 | |
TW201003779A (en) | Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus | |
JP2009164205A (ja) | パターン形成方法、半導体製造装置及び記憶媒体 | |
CN113707538B (zh) | 半导体结构的制备方法、半导体结构及存储器 | |
CN109904157A (zh) | 特征尺寸微缩方法及应用于半导体存储器的结构 | |
US8409457B2 (en) | Methods of forming a photoresist-comprising pattern on a substrate | |
CN106553993A (zh) | 与cmos工艺兼容的纳米结构制备方法 | |
CN109427546A (zh) | 半导体结构的制备方法 | |
US7939451B2 (en) | Method for fabricating a pattern | |
TWI473205B (zh) | 接觸窗開口的形成方法 | |
US20090029559A1 (en) | Photo mask of semiconductor device and method of forming pattern using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |