CN109903728A - 像素和包括该像素的显示设备 - Google Patents

像素和包括该像素的显示设备 Download PDF

Info

Publication number
CN109903728A
CN109903728A CN201811441365.2A CN201811441365A CN109903728A CN 109903728 A CN109903728 A CN 109903728A CN 201811441365 A CN201811441365 A CN 201811441365A CN 109903728 A CN109903728 A CN 109903728A
Authority
CN
China
Prior art keywords
transistor
terminal
node
grid
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811441365.2A
Other languages
English (en)
Other versions
CN109903728B (zh
Inventor
梁泰勋
李宗璨
郑雄喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109903728A publication Critical patent/CN109903728A/zh
Application granted granted Critical
Publication of CN109903728B publication Critical patent/CN109903728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Abstract

一种像素，其中：第二晶体管和第五晶体管的栅极接收第一栅极信号；第三晶体管和第四晶体管的栅极分别接收第二栅极信号和第三栅极信号；第二晶体管至第五晶体管的第一端子(FT)分别接收数据电压、参考电压、初始化电压和第一电源电压(PSV)；第二电容器的第二电极接收第一PSV；发光元件(LEE)的第二端子(ST)接收第二PSV；第一晶体管的栅极、第二晶体管和第三晶体管的STs、以及第一电容器的第一电极连接到第一节点；第一晶体管和第四晶体管的ST、LEE的FT、以及第一电容器和第二电容器分别的第二电极和第一电极连接到第二节点；并且第五晶体管的ST连接到第一晶体管的FT。

Description

像素和包括该像素的显示设备
技术领域
示例性实施例一般涉及显示设备，并且更具体地，涉及能够补偿驱动晶体管的阈值电压的像素和包括像素的显示设备。
背景技术
有机发光显示设备的每个像素通常包括发光元件(例如，有机发光二极管)，其亮度根据驱动电流而变化。每个像素还可以包括：驱动晶体管，根据数据电压来控制供应给有机发光二极管的驱动电流量；以及开关晶体管，将数据电压施加到驱动晶体管以控制有机发光二极管的亮度。
由于制造特性和/或误差，像素的驱动晶体管可能具有不同的阈值电压，因此，即使当施加相同的数据电压时，从驱动晶体管输出的驱动电流量也可能根据不同的阈值电压而不同，导致像素当中的亮度偏差。为了解决这个问题，已经研究了各种像素电路来补偿驱动晶体管的阈值电压。例如，像素电路可以在包括初始化时段、数据写入和阈值电压补偿时段、以及发射时段的帧时段中被驱动。随着显示设备的分辨率增加，用于补偿驱动晶体管的阈值电压的阈值电压补偿时段可能缩短，因此，图像质量可能降低。
本部分中公开的上述信息仅用于理解本发明构思的背景，因此可以包含不构成现有技术的信息。
发明内容
一些示例性实施例提供了能够改善图像质量的像素。
一些示例性实施例提供了一种包括能够改善图像质量的像素的显示设备。
附加方面将在随后的详细描述中阐述，并且部分地将从本公开显而易见，或者可以通过本发明构思的实践来学习。
根据一些示例性实施例，像素包括第一晶体管至第五晶体管、第一电容器和第二电容器、以及发光元件。第一晶体管包括连接到第一节点的栅极、第一端子、以及连接到第二节点的第二端子。第二晶体管包括被配置为接收第一栅极信号的栅极、被配置为接收数据电压的第一端子、以及连接到第一节点的第二端子。第三晶体管包括被配置为接收第二栅极信号的栅极、被配置为接收参考电压的第一端子、以及连接到第一节点的第二端子。第四晶体管包括被配置为接收第三栅极信号的栅极、被配置为接收初始化电压的第一端子、以及连接到第二节点的第二端子。第五晶体管包括被配置为接收第一栅极信号的栅极、被配置为接收第一电源电压的第一端子、以及连接到第一晶体管的第一端子的第二端子。第一电容器包括连接到第一节点的第一电极、以及连接到第二节点的第二电极。第二电容器包括连接到第二节点的第一电极、以及被配置为接收第一电源电压的第二电极。发光元件包括连接到第二节点的第一端子、以及被配置为接收第二电源电压的第二端子。
在一些示例性实施例中，第二晶体管可以被配置为响应于第一栅极信号的第一逻辑电平而导通，并且第五晶体管可以被配置为响应于第一栅极信号的第二逻辑电平而导通，第二逻辑电平不同于第一逻辑电平。
在一些示例性实施例中，第二晶体管可以是n沟道金属氧化物半导体(MetalOxide Semiconductor，MOS)晶体管，并且第五晶体管可以是p沟道MOS晶体管。
在一些示例性实施例中，第三晶体管和第四晶体管可以是n沟道MOS晶体管。
在一些示例性实施例中，第一电源电压可以大于参考电压、初始化电压和数据电压。
在一些示例性实施例中，第二晶体管可以被配置为通过数据线接收数据电压，并且第三晶体管可以被配置为通过不同于数据线的参考电压线接收参考电压。
在一些示例性实施例中，参考电压可以大于初始化电压。
在一些示例性实施例中，第一晶体管还可以包括连接到第二节点的第二栅极。
在一些示例性实施例中，第一晶体管可以是n沟道MOS晶体管。
根据一些示例性实施例，显示设备包括：显示面板，包括多个像素；以及面板驱动器，被配置为驱动显示面板。像素当中的至少一个像素包括第一晶体管至第五晶体管、第一电容器和第二电容器、以及发光元件。第一晶体管包括连接到第一节点的栅极、第一端子、以及连接到第二节点的第二端子。第二晶体管包括被配置为接收第一栅极信号的栅极、被配置为接收数据电压的第一端子、以及连接到第一节点的第二端子。第三晶体管包括被配置为接收第二栅极信号的栅极、被配置为接收参考电压的第一端子、以及连接到第一节点的第二端子。第四晶体管包括被配置为接收第三栅极信号的栅极、被配置为接收初始化电压的第一端子、以及连接到第二节点的第二端子。第五晶体管包括被配置为接收第一栅极信号的栅极、被配置为接收第一电源电压的第一端子、以及连接到第一晶体管的第一端子的第二端子。第一电容器包括连接到第一节点的第一电极、以及连接到第二节点的第二电极。第二电容器包括连接到第二节点的第一电极、以及被配置为接收第一电源电压的第二电极。发光元件包括连接到第二节点的第一端子、以及被配置为接收第二电源电压的第二端子。
在一些示例性实施例中，显示设备的帧时段可以包括：第一时段，在其中第一节点和第二节点被初始化；第二时段，在其中第一晶体管的阈值电压被感测；第三时段，在其中数据电压被施加到第一晶体管；以及第四时段，在其中发光元件基于数据电压发光。
在一些示例性实施例中，第二时段的长度可以长于一个水平时段。
在一些示例性实施例中，第三时段的长度可以是一个水平时段。
在一些示例性实施例中，在第一时段中：第三晶体管、第四晶体管和第五晶体管可以被配置为导通；并且第二晶体管可以被配置为截止。
在一些示例性实施例中，在第二时段中：第三晶体管和第五晶体管可以被配置为导通；并且第二晶体管和第四晶体管可以被配置为截止。
在一些示例性实施例中，在第三时段中：第二晶体管可以被配置为导通；并且第三晶体管、第四晶体管和第五晶体管可以被配置为截止。
在一些示例性实施例中，在第四时段中：第五晶体管可以被配置为导通；并且第二晶体管、第三晶体管和第四晶体管可以被配置为截止。
在一些示例性实施例中，第二晶体管可以是n沟道金属氧化物半导体(MOS)晶体管；并且第五晶体管可以是p沟道MOS晶体管。
在一些示例性实施例中，第二晶体管可以被配置为通过数据线接收数据电压；并且第三晶体管可以被配置为通过不同于数据线的参考电压线接收参考电压。
在一些示例性实施例中，第一晶体管还可以包括连接到第二节点的第二栅极。
根据一些示例性实施例，像素包括第一晶体管至第五晶体管、第一电容器和第二电容器、以及发光元件。第一晶体管包括连接到第一节点的栅极、第一端子、以及连接到第二节点的第二端子。第二晶体管包括被配置为接收第一栅极信号的栅极、被配置为接收数据电压的第一端子、以及连接到第一节点的第二端子。第三晶体管包括被配置为接收第二栅极信号的栅极、被配置为接收参考电压的第一端子、以及连接到第一节点的第二端子。第四晶体管包括被配置为接收第三栅极信号的栅极、被配置为接收初始化电压的第一端子、以及连接到第二节点的第二端子。第五晶体管包括被配置为接收第四栅极信号的栅极、被配置为接收第一电源电压的第一端子、以及连接到第一晶体管的第一端子的第二端子。第一电容器包括连接到第一节点的第一电极、以及连接到第二节点的第二电极。第二电容器包括连接到第二节点的第一电极、以及被配置为接收第一电源电压的第二电极。发光元件包括连接到第二节点的第一端子、以及被配置为接收第二电源电压的第二端子。
根据各种示例性实施例，像素可以通过数据线接收数据电压，并且可以通过参考电压线独立于数据电压接收参考电压。以这种方式，像素的阈值电压感测时段可以与数据写入时段分开，并且栅极信号可以被调整，使得阈值电压感测时段具有足够的长度，并且由此，阈值电压感测时段的长度可以设置为长于一个水平时段(例如，10个水平时段(10H))。因此，像素可以防止或至少减少通常在相对高分辨率显示设备和/或以相对高频率驱动的显示设备中导致的图像质量退化。
在一个或多个示例性实施例中，像素可以用互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)电路实施，该电路包括n沟道MOS晶体管和p沟道MOS晶体管，因此，可以减少若干控制信号(例如，栅极信号)和用于控制信号的若干线。此外，在像素中，相对高电压可以被施加到其的晶体管可以用p沟道MOS晶体管实施，并且对应的栅极信号的电压电平可以被降低，从而减少晶体管的劣化。此外，根据一些示例性实施例，像素的驱动晶体管可以用n沟道MOS晶体管实施，从而减少通常由驱动晶体管的滞后导致的余像。
前面的一般描述和以下详细描述是示例性和说明性的，并且旨在提供对要求保护的主题的进一步说明。
附图说明
被包括以提供对本发明构思的进一步理解并且被并入并组成本说明书的一部分的附图示出了本发明构思的示例性实施例，并且与描述一起用于解释本发明构思的原理。
图1是示出根据一些示例性实施例的显示设备的框图。
图2是示出根据一些示例性实施例的被包括在图1的显示设备中的像素的电路图。
图3、图4A、图4B、图4C和图4D是促进根据一些示例性实施例的图2的像素的示例性操作的示图。
图5A和图5B是用于描述根据一些示例性实施例的图1的显示设备的示例性操作的时序图。
图6是示出根据一些示例性实施例的被包括在显示设备中的像素的电路图。
图7是示出根据一些示例性实施例的被包括在图6的像素中的驱动晶体管的横截面图。
图8是用于描述根据一些示例性实施例的图7的驱动晶体管的特性的曲线图。
图9是示出根据一些示例性实施例的显示设备的框图。
图10是示出根据一些示例性实施例的被包括在图9的显示设备中的像素的电路图。
图11是用于描述根据一些示例性实施例的图10的像素的示例性操作的时序图。
图12是示出根据一些示例性实施例的被包括在显示设备中的像素的电路图。
图13是用于描述根据一些示例性实施例的图12的像素的示例性操作的时序图。
具体实施方式
在以下描述中，为了说明的目的，阐述了许多具体细节以便提供对各种示例性实施例的透彻理解。然而，显而易见的是，可以在没有这些具体细节的情况下或者用一个或多个等同布置来实践各种示例性实施例。在其他实例中，以框图形式示出了公知的结构和设备，以便避免不必要地模糊各种示例性实施例。此外，各种示例性实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，可以在另一示例性实施例中使用或实施示例性实施例的具体形状、配置和特性。
除非另外指定，否则所示的示例性实施例被理解为提供一些示例性实施例的不同细节的示例性特征。因此，除非另外指定，否则在不脱离本发明构思的情况下，各种图示的特征、组件、模块、层、膜、面板、区域、方面等(下文中单独或共同称为“元件”)可以以其他方式组合、分开、互换和/或重新布置。
一般提供在附图中的对交叉影线和/或阴影的使用来阐明相邻元件之间的边界。因此，除非指定，否则存在或不存在交叉影线或阴影都不会传达或指示对特定材料、材料性质、尺寸、比例、所示的元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述的目的，可以增大元件的尺寸和相对尺寸。当示例性实施例可以不同地实施时，可以不同于所描述的顺序执行具体的过程顺序。例如，两个连续描述的过程可以基本上同时执行或者以与所描述的顺序相反的顺序执行。而且，相似的附图标记表示相似的元件。
当元件被称为在另一元件“上”、“连接到”或“耦合到”另一元件时，它可以直接在另一元件上、连接到或耦合到另一元件，或者可以存在中间元件。然而，当一个元件被称为“直接”在另一元件“上”、“直接连接到”或“直接耦合到”另一元件时，不存在中间元件。为此，术语“连接”可以指物理、电气和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴，而可以以更广泛的意义解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示不彼此垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的组选择的至少一个”可以被解释为仅X，仅Y，仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如例如XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语用于区分一个元件与另一个元件。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
空间相对术语，诸如“之下”、“下面”、“下方”、“下”、“上面”、“之上”、“上方”、“上”、“侧”(例如，如在“侧壁”中)等可以在本文用于描述目的，并且从而描述如附图所示出的一个元件与另一(多个)元件的关系。除了附图中描绘的取向之外，空间相对术语还旨在包含装置在使用、操作和/或制造中的不同取向。例如，如果图中的装置被翻转，则描述为在其他元件或特征“下面”或“之下”的元件将被定向在其他元件或特征“上面”。因此，示例性术语“下面”可以包含上面和下面的取向。此外，装置可以以其他方式定向(例如，旋转90度或在其它取向上)，并且因此，本文使用的空间相对描述符相应地被解释。
本文使用的专业术语是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非上下文另外明确指示，单数形式“一”和“该”也旨在包括复数形式。此外，当在本说明书中使用时，术语“包含”和/或“包括”指定所述特征、整数、步骤、操作、元件、组件、和/或其组的存在。但是，不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件、和/或其组。还应注意，如本文所使用的，术语“基本上”、“约”和其他类似术语用作近似术语而不是程度术语，并且因此用于说明本领域普通技术人员将认识到的在测量值、计算值、和/或提供值中的固有偏差。
本文参考截面和/或分解图示描述了各种示例性实施例，该截面和/或分解图示是理想化示例性实施例和/或中间结构的示意图。因此，可以预期由于例如制造技术和/或公差导致的图示的形状的变化。因此，本文公开的示例性实施例不应被解释为限于特定的所示出的区域形状，而是包括由例如制造造成的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此不旨在是限制性的。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非本文明确地如此定义，诸如在常用词典中定义的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
如本领域中的惯例，以功能块、单元和/或模块形式在附图中描述和示出了一些示例性实施例。本领域技术人员将理解这些块、单元和/或模块通过电子(或光学)电路(诸如可以使用基于半导体的制备技术或其他制造技术形成的逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接)物理地实施。在由微处理器或其他类似硬件实现的块、单元和/或模块的情况下，可以使用软件(例如，微代码)对它们进行编程和控制，以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来驱动。还考虑每个块、单元和/或模块可以由专用硬件实施，或者实施为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。而且，在不脱离本发明构思的精神和范围的情况下，一些示例性实施例的每个块、单元和/或模块可以物理地分开为两个或更多个交互和离散的块、单元和/或模块。此外，在不脱离本发明构思的情况下，一些示例性实施例的块、单元和/或模块可以物理地组合为更复杂的块、单元和/或模块。
图1是示出根据一些示例性实施例的显示设备的框图。
参考图1，显示设备1000A可以包括：显示面板100，包括多个像素PX；以及面板驱动器，用于驱动显示面板100。在一些示例性实施例中，面板驱动器可以包括栅极驱动器200A、源极驱动器300、电源400、以及时序控制器500。在一些示例性实施例中，显示设备1000A可以是有机发光显示设备。
显示面板100可以包括多个像素PX以显示图像。例如，显示面板100可以在与栅极线GLA1至GLAn和数据线DL1至DLm的交叉点相对应的位置处包括n*m个像素PX，其中n和m是大于1的整数。每个像素PX可以以源极跟随器方式补偿驱动晶体管的阈值电压。为了补偿阈值电压，像素PX可以接收参考电压VR，其通过参考电压线被施加到驱动晶体管的栅极，并且可以通过数据线DL1至DLm当中的数据线接收数据电压。显示设备1000A可以将阈值电压感测时段与数据写入时段分开，并且可以调整栅极信号，使得阈值电压感测时段(或阈值电压补偿时段)具有足够的长度。以这种方式，可以独立于数据写入时段设置阈值电压感测时段，并且可以将阈值电压感测时段的长度设置为长于1个水平时段(1H)，诸如10个水平时段(10H)。
在一些示例性实施例中，像素PX可以用包括n沟道MOS晶体管和p沟道MOS晶体管的互补金属氧化物半导体(CMOS)电路来实施，因此，可以减少一个或多个控制信号(例如，一个或多个栅极信号)的数量和一个或多个控制信号的线的数量。下面将参考图2、图3、图4A至图4D、图5A、图5B和图6描述像素PX的配置和操作。
基于第一控制信号CTL1，栅极驱动器200A可以通过第一栅极线GLA1至GLAn向像素PX提供第一栅极信号，可以通过第二栅极线GLB1至GLBn向像素PX提供第二栅极信号，并且可以通过第三栅极线GLC1至GLCn向像素PX提供第三栅极信号。这里，第一栅极信号可以是用于施加数据电压和控制像素PX的发光的控制信号。第二栅极信号可以是用于将参考电压VR施加到像素PX的控制信号。第三栅极信号可以是用于将初始化电压VI施加到像素PX的控制信号。
源极驱动器300可以将数字图像数据转换为模拟类型数据电压，并且可以基于第二控制信号CTL2经由数据线DL1至DLm向像素PX提供数据电压。
电源400可以基于第三控制信号CTL3向像素PX提供第一电源电压ELVDD、第二电源电压ELVSS、初始化电压VI和参考电压VR。例如，电源400可以包括DC-DC转换器，其根据输入电压(例如，电池电压)生成具有各种电压电平的输出电压。
时序控制器500可以控制栅极驱动器200A、源极驱动器300和电源400。例如，时序控制器500可以从外部设备(例如，系统板)接收控制信号CTL。时序控制器500可以生成第一控制信号CTL1至第三控制信号CTL3以控制栅极驱动器200A、源极驱动器300和电源400。用于控制栅极驱动器200A的第一控制信号CTL1可以包括扫描开始信号、扫描时钟信号等。用于控制源极驱动器300的第二控制信号CTL2可以包括水平开始信号、负载信号、图像数据等。用于控制电源400的第三控制信号CTL3可以包括用于控制电压电平的控制信号。时序控制器500可以基于输入图像数据生成适合于显示面板100的操作条件的数字图像数据，并且可以向数据驱动器300提供所生成的图像数据。
如上所述，根据一些示例性实施例的显示设备1000A可以将阈值电压感测时段与数据写入时段分开，并且可以独立于数据电压接收参考电压VR，使得用于补偿驱动晶体管的阈值电压的时间例如对于相对高分辨率显示设备或以相对高频率驱动的显示设备是足够的。
图2是示出根据一些示例性实施例的被包括在图1的显示设备中的像素的电路图。图2的像素PXA可以表示图1的显示设备1000A的一个或多个像素PX。
参考图1和图2，像素PXA可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容器C1、第二电容器C2、和发光元件OLED。像素PXA可以位于第i像素行和第j像素列，其中i是1与n之间的整数，并且j是1与m之间的整数。像素PXA可以用n沟道MOS晶体管和p沟道MOS晶体管来实施。
第一晶体管T1可以是在饱和区域中操作的驱动晶体管。第一晶体管T1可以连接在第一电源电压ELVDD与第二节点N2之间，并且可以向发光元件OLED提供与数据电压DATA相对应的驱动电流。例如，第一晶体管T1可以包括连接到第一节点N1的栅极、连接到第五晶体管T5的第二端子的第一端子、以及连接到第二节点N2的第二端子。在一些示例性实施例中，第一晶体管T1可以是n沟道MOS晶体管。由于n沟道MOS晶体管受滞后影响小于p沟道MOS晶体管，所以包括像素PXA的显示设备1000A可以减少由滞后导致的余像。
第二晶体管T2可以响应于通过与第i像素行相对应的第一栅极线GLAi而接收的第一栅极信号G1，将通过与第j像素列相对应的数据线DLj而接收的数据电压DATA传送到第一节点N1。例如，第二晶体管T2可以包括接收第一栅极信号G1的栅极、接收数据电压DATA的第一端子、以及连接到第一节点N1的第二端子。
第三晶体管T3可以响应于通过与第i像素行相对应的第二栅极线GLBi而接收的第二栅极信号G2，将参考电压VR传送到第一节点N1。例如，第三晶体管T3可以包括接收第二栅极信号G2的栅极、接收参考电压VR的第一端子、以及连接到第一节点N1的第二端子。
在一些示例性实施例中，第二晶体管T2可以通过数据线DLj接收数据电压DATA，并且第三晶体管T3可以通过不同于数据线DLj的参考电压线接收参考电压VR。因此，由于通过不同于数据线DLj的参考电压线接收参考电压VR，所以阈值电压感测时段的长度可以不限于1H，并且可以调整到期望的长度。这里，1H可以意味着源极驱动器300向一条水平线(即，一个像素行)提供数据电压DATA的时段。例如，在显示设备1000A的帧速率是120Hz并且一个帧时段包括1936个水平时段的情况下，1H可以大约为4.3μs(即，1/120/1936＝大约4.3μs)。
第四晶体管T4可以响应于通过与第i像素行相对应的第三栅极线GLCi而接收的第三栅极信号G3，将初始化电压VI传送到第二节点N2。例如，第四晶体管T4可以包括接收第三栅极信号G3的栅极、接收初始化电压VI的第一端子、以及连接到第二节点N2的第二端子。第四晶体管T4可以初始化第二节点N2的电压以以源极跟随器方式对驱动晶体管执行阈值电压补偿操作，并且同时可以初始化发光元件OLED的电压(或对发光元件OLED的寄生电容进行放电)以用于显示设备1000A精确地显示黑色图像。
在一些示例性实施例中，第三晶体管T3和第四晶体管T4可以是n沟道MOS晶体管。因此，第三晶体管T3和第四晶体管T4可以接收作为相对低电压的参考电压VR和初始化电压VI，并且由于第三晶体管T3和第四晶体管T4用n沟道MOS晶体管来实施，栅极信号的电压电平(即，第二栅极信号G2和第三栅极信号G3)可以降低。
第五晶体管T5可以响应于第一栅极信号G1将第一电源电压ELVDD传送到第一晶体管T1。例如，第五晶体管T5可以包括接收第一栅极信号G1的栅极、接收第一电源电压ELVDD的第一端子、以及连接到第一晶体管T1的第一端子的第二端子。
在一些示例性实施例中，当第一栅极信号G1具有第一逻辑电平时，第二晶体管T2可以导通，并且当第一栅极信号G1具有不同于第一逻辑电平的第二逻辑电平时，第五晶体管T5可以导通。第二晶体管T2和第五晶体管T5可以用不同类型的MOS晶体管来实施。例如，第二晶体管T2可以是n沟道MOS晶体管，并且第五晶体管T5可以是p沟道MOS晶体管。因此，第二晶体管T2或第五晶体管T5可以响应于相同的第一栅极信号G1而选择性地导通。因此，与第二晶体管T2和第五晶体管T5接收不同栅极信号的情况相比，可以减少连接到第二晶体管T2和第五晶体管T5的线的数量。
在一些示例性实施例中，第一电源电压ELVDD可以高于参考电压VR、初始化电压VI和数据电压DATA。也就是说，第五晶体管T5可以接收作为相对高电压的第一电源电压ELVDD，第二晶体管T2可以接收作为相对低电压的数据电压DATA，第五晶体管T5可以用p沟道MOS晶体管来实施，第二晶体管T2可以用n沟道MOS晶体管来实施，因此，第一栅极信号G1的电压电平可以降低。
第一电容器C1可以连接在第一节点N1与第二节点N2之间。例如，第一电容器C1可以包括连接到第一节点N1的第一电极、以及连接到第二节点N2的第二电极。
第二电容器C2可以连接在第二节点N2与第一电源电压ELVDD之间。例如，第二电容器C2可以包括连接到第二节点N2的第一电极、以及接收第一电源电压ELVDD的第二电极。
发光元件OLED可以包括连接到第二节点N2的第一端子(例如，阳极)、以及接收第二电源电压ELVSS的第二端子(例如，阴极)。例如，发光元件OLED可以是有机发光二极管。
图2的像素PXA可以用具有p沟道MOS晶体管和n沟道MOS晶体管在其处连接的一个连接点的CMOS电路来实施，从而最小化尺寸增加。
图3、图4A、图4B、图4C和图4D是促进根据一些示例性实施例的图2的像素的示例性操作的示图。
参考图2、图3和图4A至图4D，像素PXA的一个帧时段可以包括在其中第一节点N1和第二节点N2被初始化的第一时段P1、在其中第一晶体管T1的阈值电压被感测的第二时段P2、在其中数据电压DATA被施加到第一晶体管T1的第三时段P3、以及在其中发光元件OLED基于数据电压DATA发光的第四时段P4。
如图3和图4A所示，在第一时段P1(例如，初始化时段)中，第一节点N1和第二节点N2可以被初始化(或者初始化操作可以被执行)。例如，在第一时段P1期间，第二栅极信号G2和第三栅极信号G3可以具有第一逻辑电平，并且第一栅极信号G1可以具有第二逻辑电平。这里，第一逻辑电平可以是高电压电平(例如，大约10V)，第二逻辑电平可以是低电压电平(例如，大约0V)。第三晶体管T3、第四晶体管T4和第五晶体管T5可以导通，并且第二晶体管T2可以截止。因此，第一节点N1的电压可以经由导通的第三晶体管T3设置为参考电压VR，并且第二节点N2的电压可以经由导通的第四晶体管T4设置为初始化电压VI。这里，为了以源极跟随器方式感测第一晶体管T1(或驱动晶体管)的阈值电压，参考电压VR可以高于初始化电压VI。例如，参考电压VR可以大约为1.5V，并且初始化电压VI可以大约为0V。
如图3和图4B所示，在第二时段P2中，可以以源极跟随器方式感测驱动晶体管(即，第一晶体管T1)的阈值电压(或者阈值电压补偿操作可以被执行)。例如，在第二时段P2期间，第二栅极信号G2可以具有第一逻辑电平，并且第一栅极信号G1和第三栅极信号G3可以具有第二逻辑电平。第三晶体管T3和第五晶体管T5可以导通，并且第二晶体管T2和第四晶体管T4可以截止。因此，在第二时段P2期间，第一节点N1的电压可以通过导通的第三晶体管T3保持为参考电压VR，并且第二节点N2的电压可以通过源极跟随器操作从初始化电压VI改变为根据公式1的电压。
VN2＝VR–Vth 公式1
这里，VN2表示第二节点N2的电压，VR表示参考电压，并且Vth表示第一晶体管T1的阈值电压。
如图3和图4C所示，在第三时段P3中，数据电压DATA可以被施加到驱动晶体管的栅极(即，第一晶体管T1)(或者可以执行数据写入操作)。例如，在第三时段P3期间，第一栅极信号G1可以具有第一逻辑电平，并且第二栅极信号G2和第三栅极信号G3可以具有第二逻辑电平。第二晶体管T2可以导通，并且第三晶体管T3、第四晶体管T4和第五晶体管T5可以截止。因此，在第三时段P3期间，第一节点N1的电压可以经由导通的第二晶体管T2被设置为数据电压DATA，并且可以基于串联连接的第一电容器C1和第二电容器C2的电容来根据第一节点N1的电压的改变来改变第二节点N2的电压。例如，第二节点N2的电压可以改变为根据公式2的电压。
这里，VN2表示第二节点N2的电压，VR表示参考电压，Vth表示第一晶体管T1的阈值电压，C1表示第一电容器的电容，C2表示第二电容器的电容，并且Vdata表示数据电压。
如图3和图4D所示，在第四时段P4中，发光元件OLED可以基于与数据电压DATA相对应的驱动电流发光。例如，在第四时段P4期间，第一栅极信号G1、第二栅极信号G2和第三栅极信号G3可以具有第二逻辑电平。第五晶体管T5可以导通，并且第二晶体管T2、第三晶体管T3和第四晶体管T4可以截止。因此，在第四时段T4中，可以基于第一晶体管T1的栅极和源极之间的电压差生成驱动电流，并且发光元件OLED可以基于驱动电流发光。例如，可以根据公式3计算提供给发光元件OLED的驱动电流。
这里，k表示根据第一晶体管T1的特性的常数，C1表示第一电容器的电容，C2表示第二电容器的电容，Vdata表示数据电压，并且VR表示参考电压。
图5A和图5B是用于描述根据一些示例性实施例的图1的显示设备的示例性操作的时序图。
参考图5A和图5B，像素可以通过数据线接收数据电压DATA，并且可以通过参考电压线接收参考电压VR，因此，显示设备可以将每个像素行的阈值电压感测时段的长度设置为长于1H。
在一些示例性实施例中，如图5A所示，显示设备可以调整施加到像素的第二栅极信号G2(i)和G2(i+1)的导通时段的长度和栅极信号G1(i)、G2(i)、G3(i)、G1(i+1)、G2(i+1)和G3(i+1)的时序，使得在其中感测驱动晶体管的阈值电压的第二时段P2的长度可以被设置为3H。
施加到第i像素行的第三栅极信号G3(i)可以在从第一时间点T1开始的1H内具有第一逻辑电平。施加到第i像素行的第二栅极信号G2(i)可以在从第一时间点T1开始的4H内具有第一逻辑电平。施加到第i像素行的第一栅极信号G1(i)可以在从第五时间点T5开始的1H内具有第一逻辑电平。
施加到第(i+1)像素行的栅极信号G1(i+1)、G2(i+1)和G3(i+1)可以从施加到第i像素行的栅极信号G1(i)、G2(i)和G3(i)延迟1H。。例如，施加到第(i+1)像素行的第三栅极信号G3(i+1)可以在从第二时间点T2开始的1H内具有第一逻辑电平。施加到第(i+1)像素行的第二栅极信号G2(i+1)可以在从第二时间点T2开始的4H内具有第一逻辑电平。施加到第(i+1)像素行的第一栅极信号G1(i+1)可以在从第六时间点T6开始的1H内具有第一逻辑电平。这样，各个像素可以顺序地执行1H的初始化操作、3H的阈值电压补偿操作和1H的数据写入操作。
在一些示例性实施例中，栅极信号G1(i)、G2(i)、G3(i)、G1(i+1)、G2(i+1)和G3(i+1)的第一逻辑电平可以大约为10V，并且栅极信号G1(i)、G2(i)、G3(i)、G1(i+1)、G2(i+1)和G3(i+1)的第二逻辑电平可以大约为0V。被施加相对低电压的晶体管可以用n沟道MOS晶体管实施，并且被施加相对高电压的晶体管可以用p沟道MOS晶体管实施。因此，栅极信号G1(i)、G2(i)、G3(i)、G1(i+1)、G2(i+1)和G3(i+1)的第一逻辑电平和第二逻辑电平可以是与传统显示设备的栅极信号相比的相对低电压水平。例如，相对低的参考电压(例如，大约1.5V)、初始化电压(例如，大约0V)和数据电压(例如，从大约0V到大约5V)被施加到其的第二晶体管至第四晶体管可以用n沟道MOS晶体管实施，并且相对高的第一电源电压(例如，大约10V)被施加到其的第五晶体管可以用p沟道MOS晶体管实施。因此，栅极驱动器可以在没有附加电压升压电路的情况下生成栅极信号G1(i)、G2(i)、G3(i)、G1(i+1)、G2(i+1)和G3(i+1)，并且像素PXA中的晶体管的退化可以减少。
在其他示例性实施例中，如图5B所示，显示设备可以调整施加到像素的第二栅极信号G2(i)和G2(i+1)的导通时段的长度和栅极信号G1(i)、G2(i)、G3(i)、G1(i+1)、G2(i+1)和G3(i+1)的时序，使得在其中感测驱动晶体管的阈值电压的第二时段P2的长度可以被设置为5H。施加到第i像素行的第三栅极信号G3(i)可以在从第一时间点T1开始的1H内具有第一逻辑电平。施加到第i像素行的第二栅极信号G2(i)可以在从第一时间点T1开始的6H内具有第一逻辑电平。施加到第i像素行的第一栅极信号G1(i)可以在从第七时间点T7开始的1H内具有第一逻辑电平。施加到第(i+1)像素行的栅极信号G1(i+1)、G2(i+1)和G3(i+1)可以从施加到第i像素行的栅极信号G1(i)、G2(i)和G3(i)延迟1H。因此，各个像素可以顺序地执行1H的初始化操作、5H的阈值电压补偿操作和1H的数据写入操作。
第一时段P1和第二时段P2的长度可以不限于图5A和图5B中所示的示例。可以在正常执行初始化操作和阈值电压补偿操作的各种范围内设置第一时段P1和第二时段P2的长度。此外，尽管图5A和图5B示出了其中第一逻辑电平大约为10V并且第二逻辑电平大约为0V的示例，但是第一逻辑电平和第二逻辑电平可以不限于此。例如，第一栅极信号至第三栅极信号的第一逻辑电平和/或第二逻辑电平可以彼此不同。
图6是示出根据一些示例性实施例的被包括在显示设备中的像素的电路图。图7是示出根据一些示例性实施例的被包括在图6的像素中的驱动晶体管的横截面图。图8是用于描述根据一些示例性实施例的图7的驱动晶体管的特性的曲线图。注意，图6的像素PXB可以被包括在图1的显示设备1000A中。
参考图6至图8，像素PXB可以包括第一晶体管T1’、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容器C1、第二电容器C2和发光元件OLED。除了第一晶体管T1’可以是双栅极晶体管之外，像素PXB可以与图2的像素PXA基本相同。可以使用相同或类似的附图标记来指示相同或类似的元件，并且主要省略重复的描述。
第一晶体管T1’可以是驱动晶体管。第一晶体管T1’可以连接在第一电源电压ELVDD和第二节点N2之间，并且可以向发光元件OLED提供与数据电压DATA相对应的驱动电流。例如，第一晶体管T1’可以包括连接到第一节点N1的第一栅极、连接到第二节点N2的第二栅极、连接到第五晶体管T5的第二端子的第一端子、以及连接到第二节点N2的第二端子。
在一些示例性实施例中，如图7所示，第一晶体管T1’可以是双栅晶体管，其包括在有源层下方的下栅极层。例如，第一晶体管T1’可以包括基板110、基板110上的下栅极层112、下栅极层112上的第一栅极绝缘层115、第一栅极绝缘层115上的有源层120、有源层120上的第二栅极绝缘层125、第二栅极绝缘层125上的上栅极图案130、以及上栅极图案130上的层间绝缘层135。
基板110可以包括绝缘材料。例如，基板110可以包括但不限于玻璃基板、透明塑料基板、透明金属氧化物基板等。在一些示例性实施例中，可以在基板110上提供至少一个缓冲层。例如，缓冲层可以包括但不限于氧化硅、氮化硅、氮氧化硅等。
下栅极层112可以安置在基板110上。下栅极层112可以包括但不限于金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。在一些示例性实施例中，下栅极层112可以是第一晶体管T1’的第二栅极，并且可以电连接到第二节点N2。
第一栅极绝缘层115可以覆盖下栅极层112，并且可以安置在基板110上。在一些示例性实施例中，第一栅极绝缘层115可以具有基本平坦的上表面，同时覆盖下栅极层112。第一栅极绝缘层115可以包括但不限于硅化合物、金属氧化物等。
有源层120可以安置在第一栅极绝缘层115上。有源层120可以包括硅。有源层120可以包括杂质掺杂区域121和123。杂质掺杂区域121和123可以与第一晶体管T1’的第一端子(例如，漏极)和第二端子(例如，源极)相对应，并且可以具有高于剩余区域122的导电率的导电率。
第二栅极绝缘层125可以覆盖有源层120，并且可以安置在第一栅极绝缘层115上。在一些示例性实施例中，第二栅极绝缘层125可以根据有源层120的轮廓安置为具有基本均匀的厚度，同时覆盖有源层120。在其他示例性实施例中，第二栅极绝缘层125可以具有基本平坦的上表面，同时覆盖有源层120。
上栅极图案130可以安置在第二栅极绝缘层125上。上栅极图案130可以包括但不限于金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。在一些示例性实施例中，上栅极图案130可以是第一晶体管T1’的第一栅极，并且可以电连接到第一节点N1。
层间绝缘层135可以覆盖上栅极图案130，并且可以安置在第二栅极绝缘层125上。在一些示例性实施例中，层间绝缘层135可以具有基本平坦的上表面，同时覆盖上栅极图案130。层间绝缘层135可以由诸如硅化合物的无机材料或诸如透明绝缘树脂的有机材料形成。例如，层间绝缘层135可以包括但不限于氧化硅、氮化硅、氮氧化硅等。
如图8所示，在第一晶体管具有一个栅极的情况下(例如，在图2的像素PXA的情况下)，如图8中的A所指示的，第一晶体管可以具有相对低的亚阈值斜率(或摆动)。然而，在第一晶体管T1’具有双栅极的情况下(例如，在图6的像素PXB的情况下)，如图8中的B所指示的，第一晶体管T1’可具有相对高的亚阈值斜率。因此，由于图6的像素PXB的第一晶体管T1’的第二栅极连接到第二节点N2，所以第一晶体管T1’可以具有相对高的亚阈值斜率，相对大的电压容限(margin)可以被获得，并且显示设备可以容易地表示灰度。
第二晶体管T2可以响应于通过与第i像素行相对应的第一栅极线GLAi接收的第一栅极信号G1，将通过与第j像素列相对应的数据线接收的数据电压DATA传送到第一节点N1。第三晶体管T3可以响应于通过与第i像素行相对应的第二栅极线GLBi接收的第二栅极信号G2，将参考电压VR传送到第一节点N1。第四晶体管T4可以响应于通过与第i像素行相对应的第三栅极线GLCi接收的第三栅极信号G3，将初始化电压VI传送到第二节点N2。第五晶体管T5可以响应于第一栅极信号G1将第一电源电压ELVDD传送到第一晶体管T1。第一电容器C1可以连接在第一节点N1和第二节点N2之间。第二电容器C2可以连接在第二节点N2和第一电源电压ELVDD之间。发光元件OLED可以包括连接到第二节点N2的第一端子(例如，阳极)和接收第二电源电压ELVSS的第二端子(例如，阴极)。上面描述了第二晶体管T2至第五晶体管T5以及第一电容器C1和第二电容器C2的配置，并且省略重复的描述。而且，图6的像素PXB的操作可以与图2的像素PXA的操作基本相同，并且省略重复的描述。
图9是示出根据一些示例性实施例的显示设备的框图。
参考图9，显示设备1000B可以包括：显示面板100，包括多个像素PX；以及面板驱动器，用于驱动显示面板100。在一些示例性实施例中，面板驱动器可以包括栅极驱动器200B、源极驱动器300、电源400和时序控制器500。除了显示设备1000B还可以通过第四栅极线GLD1至GLDn向像素PX提供第四栅极信号之外，显示设备1000B可以与图1的显示设备1000A基本相同。可以使用相同或类似的附图标记来指示相同或类似的元件，并且主要省略重复的描述。
显示面板100可以包括多个像素PX以显示图像。每个像素PX可以以源极跟随器方式补偿驱动晶体管的阈值电压。为了补偿阈值电压，像素PX可以接收通过参考电压线被施加到驱动晶体管的栅极的参考电压VR，并且可以通过数据线DL1至DLm当中的数据线接收数据电压。显示设备1000B可以调整栅极信号，使得阈值电压感测时段(或阈值电压补偿时段)具有足够的长度。
基于第一控制信号CTL1，栅极驱动器200B可以通过第一栅极线GLA1至GLAn向像素PX提供第一栅极信号，可以通过第二栅极线GLB1至GLBn向像素PX提供第二栅极信号。可以通过第三栅极线GLC1至GLCn向像素PX提供第三栅极信号，并且可以通过第四栅极线GLD1至GLDn向像素PX提供第四栅极信号。这里，第一栅极信号可以是用于施加数据电压的控制信号。第二栅极信号可以是用于将参考电压VR施加到像素PX的控制信号。第三栅极信号可以是用于将初始化电压VI施加到像素PX的控制信号。第四栅极信号可以是用于控制像素PX的发光的控制信号。
源极驱动器300可以将数字图像数据转换为模拟类型数据电压，并且可以基于第二控制信号CTL2经由数据线DL1至DLm向像素PX提供数据电压。
电源400可以基于第三控制信号CTL3向像素PX提供第一电源电压ELVDD、第二电源电压ELVSS、初始化电压VI和参考电压VR。
时序控制器500可以控制栅极驱动器200B、源极驱动器300和电源400。
图10是示出根据一些示例性实施例的被包括在图9的显示设备中的像素的电路图。图11是用于描述根据一些示例性实施例的图10的像素的示例性操作的时序图。
参考图10和图11，像素PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5'、第一电容器C1、第二电容器C2和发光元件OLED。除了第五晶体管T5'是n沟道MOS晶体管并且第四栅极信号G4被接收之外，像素PXC可以与图2的像素PXA基本相同。可以使用相同或类似的附图标记来指示相同或类似的元件，并且主要省略重复的描述。
如图10所示，第一晶体管T1可以是驱动晶体管。第一晶体管T1可以连接在第一电源电压ELVDD和第二节点N2之间，并且可以向发光元件OLED提供与数据电压DATA相对应的驱动电流。第二晶体管T2可以响应于通过与第i像素行相对应的第一栅极线接收的第一栅极信号G1，将通过与第j像素列相对应的数据线接收的数据电压DATA传送到第一节点N1。第三晶体管T3可以响应于通过与第i像素行相对应的第二栅极线接收的第二栅极信号G2，将参考电压VR传送到第一节点N1。第四晶体管T4可以响应于通过与第i像素行相对应的第三栅极线接收的第三栅极信号G3，将初始化电压VI传送到第二节点N2。
第五晶体管T5'可以响应于第四栅极信号G4将第一电源电压ELVDD传送到第一晶体管T1。例如，第五晶体管T5'可以包括接收第四栅极信号G4的栅极、接收第一电源电压ELVDD的第一端子、以及连接到第一晶体管T1的第一端子的第二端子。
第一电容器C1可以连接在第一节点N1和第二节点N2之间。第二电容器C2可以连接在第二节点N2和第一电源电压ELVDD之间。发光元件OLED可以包括连接到第二节点N2的第一端子(例如，阳极)和接收第二电源电压ELVSS的第二端子(例如，阴极)。
如图11所示，像素PXC的一个帧时段可以包括在其中第一节点N1和第二节点N2被初始化的第一时段P1、在其中第一晶体管T1的阈值电压被感测的第二时段P2、在其中数据电压DATA被施加到第一晶体管T1的第三时段P3、以及在其中发光元件OLED基于数据电压DATA发光的第四时段P4。除了响应于从第一栅极信号G1反转的第四栅极信号G4控制第五晶体管T5'之外，像素PXC的操作可以与像素PXA的操作基本相同，并且省略重复的描述。
图12是示出根据一些示例性实施例的被包括在显示设备中的像素的电路图。图13是用于描述根据一些示例性实施例的图12的像素的示例性操作的时序图。
参考图12和图13，像素PXD可以包括第一晶体管T1”、第二晶体管T2’、第三晶体管T3’、第四晶体管T4’、第五晶体管T5”、第一电容器C1’、第二电容器C2’和发光元件OLED’。除了PXD用p沟道MOS晶体管实施像素之外，像素PXD可以与图10的像素PXC基本相同。可以使用相同或类似的附图标记来指示相同或类似的元件，并且主要省略重复的描述。
如图12所示，第一晶体管T1”可以是驱动晶体管。第一晶体管T1”可以连接在第一电源电压ELVSS和第二节点N2’之间，并且可以向发光元件OLED’提供与数据电压DATA相对应的驱动电流。第二晶体管T2’可以响应于通过与第i像素行相对应的第一栅极线接收的第一栅极信号G1，将通过与第j像素列相对应的数据线接收的数据电压DATA传送到第一节点N1’。第三晶体管T3’可以响应于通过与第i像素行相对应的第二栅极线接收的第二栅极信号G2，将参考电压VR传送到第一节点N1’。第四晶体管T4’可以响应于通过与第i像素行相对应的第三栅极线接收的第三栅极信号G3，将初始化电压VI传送到第二节点N2’。第五晶体管T5”可以响应于第四栅极信号G4将第一电源电压ELVSS传送到第一晶体管T1”。第一电容器C1’可以连接在第一节点N1’和第二节点N2’之间。第二电容器C2’可以连接在第二节点N2’和第一电源电压ELVSS之间。发光元件OLED’可以包括连接到第二节点N2’的第一端子(例如，阳极)和接收第二电源电压ELVDD的第二端子(例如，阴极)。
如图13所示，像素PXD的一个帧时段可以包括在其中第一节点N1’和第二节点N2’被初始化的第一时段P1、在其中第一晶体管T1”的阈值电压被感测的第二时段P2、在其中数据电压DATA被施加到第一晶体管T1”的第三时段P3、以及在其中发光元件OLED’基于数据电压DATA发光的第四时段P4。除了第一栅极信号至第四栅极信号G1、G2、G3和G4被反转之外，像素PXD的操作可以与图10的像素PXC的操作基本相同，并且省略重复的描述。
与图10的像素PXC和图12的像素PXD不同，图2的像素PXA可以不接收第四栅极信号G4。因此，可以减少线(或栅极线)的数量，并且可以降低栅极驱动器的复杂性。此外，关于图2的像素PXA，接收相对高电压的第五晶体管(或第一电源电压ELVDD)可以用p沟道MOS晶体管实施，接收相对低电压的第二晶体管至第四晶体管可以用n沟道MOS晶体管实施，从而减小栅极信号的电压范围(例如，从大约0V到大约10V)。然而，图10的像素PXC可以仅用n沟道MOS晶体管实施，图12的像素PXD可以仅用p沟道MOS晶体管实施，因此，与图2的像素PXA相比，可以降低工艺复杂性和制造成本。
尽管已经描述了像素结构的一些示例性实施例，但是根据示例性实施例的像素的晶体管的类型可以不限于此。例如，每个像素的第二晶体管和/或第三晶体管可以实施为双栅极晶体管，以保留存储电容器(或第一电容器)的电荷量。
本发明构思可以应用于包括显示设备的任何电子设备。例如，本发明构思可以应用于电视(TeleVision，TV)、数字TV、3D TV、智能电话、移动电话、平板电脑、个人计算机(Personal Computer，PC)、家用电器、膝上型计算机、个人数字助理(Personal DigitalAssistant，PDA)、便携式多媒体播放器(Portable Multimedia Player，PMP)、数码相机、音乐播放器、便携式游戏机、导航设备等。
前述内容是对示例性实施方案的说明，而不应解释为对其进行限制。尽管已经描述了一些示例性实施例，但是本领域技术人员将容易理解，在不实质上脱离本发明构思的新颖教导和优点的情况下，在示例性实施例中的许多修改是可能的。例如，尽管上面描述了显示设备是有机发光显示设备的示例性实施例，但是显示设备的类型可以不限于此。
尽管本文已经描述了某些示例性实施例和实施方式，但是根据该描述，其他实施例和修改将是显而易见的。因此，本发明构思不限于这样的实施例，而是限于所附权利要求的更广泛的范围以及对本领域普通技术人员将显而易见的各种明显的修改和等同布置。

Claims (21)

1.一种像素，包括：
第一晶体管，包括连接到第一节点的栅极、第一端子、和连接到第二节点的第二端子；
第二晶体管，包括被配置为接收第一栅极信号的栅极、被配置为接收数据电压的第一端子、以及连接到第一节点的第二端子；
第三晶体管，包括被配置为接收第二栅极信号的栅极、被配置为接收参考电压的第一端子、以及连接到第一节点的第二端子；
第四晶体管，包括被配置为接收第三栅极信号的栅极、被配置为接收初始化电压的第一端子、以及连接到第二节点的第二端子；
第五晶体管，包括被配置为接收第一栅极信号的栅极、被配置为接收第一电源电压的第一端子、以及连接到第一晶体管的第一端子的第二端子；
第一电容器，包括连接到第一节点的第一电极、以及连接到第二节点的第二电极；
第二电容器，包括连接到第二节点的第一电极、以及被配置为接收第一电源电压的第二电极；以及
发光元件，包括连接到第二节点的第一端子，以及被配置为接收第二电源电压的第二端子。
2.如权利要求1所述的像素，其中：
第二晶体管被配置为响应于第一栅极信号的第一逻辑电平而导通；并且
第五晶体管被配置为响应于第一栅极信号的第二逻辑电平而导通，所述第二逻辑电平不同于所述第一逻辑电平。
3.如权利要求2所述的像素，其中：
所述第二晶体管是n沟道金属氧化物半导体(MOS)晶体管；并且
所述第五晶体管是p沟道MOS晶体管。
4.如权利要求3所述的像素，其中，所述第三晶体管和所述第四晶体管是n沟道MOS晶体管。
5.如权利要求4所述的像素，其中，所述第一电源电压大于所述参考电压、所述初始化电压和所述数据电压。
6.如权利要求1所述的像素，其中：
所述第二晶体管被配置为通过数据线接收所述数据电压；并且
所述第三晶体管被配置为通过不同于数据线的参考电压线接收所述参考电压。
7.如权利要求1所述的像素，其中，所述参考电压大于所述初始化电压。
8.如权利要求1所述的像素，其中，所述第一晶体管还包括连接到所述第二节点的第二栅极。
9.如权利要求1所述的像素，其中，所述第一晶体管是n沟道MOS晶体管。
10.一种显示设备，包括：
显示面板，包括多个像素；以及
面板驱动器，被配置为驱动所述显示面板，
其中，所述像素中的至少一个像素包括：
第一晶体管，包括连接到第一节点的栅极、第一端子、和连接到第二节点的第二端子；
第二晶体管，包括被配置为接收第一栅极信号的栅极、被配置为接收数据电压的第一端子、以及连接到所述第一节点的第二端子；
第三晶体管，包括被配置为接收第二栅极信号的栅极、被配置为接收参考电压的第一端子、以及连接到所述第一节点的第二端子；
第四晶体管，包括被配置为接收第三栅极信号的栅极、被配置为接收初始化电压的第一端子、以及连接到所述第二节点的第二端子；
第五晶体管，包括被配置为接收所述第一栅极信号的栅极、被配置为接收第一电源电压的第一端子、以及连接到所述第一晶体管的第一端子的第二端子；
第一电容器，包括连接到所述第一节点的第一电极、以及连接到所述第二节点的第二电极；
第二电容器，包括连接到所述第二节点的第一电极、以及被配置为接收第一电源电压的第二电极；以及
发光元件，包括连接到所述第二节点的第一端子，以及被配置为接收第二电源电压的第二端子。
11.如权利要求10所述的显示设备，其中，所述显示设备的帧时段包括：
第一时段，在其中所述第一节点和第二节点被初始化；
第二时段，在其中所述第一晶体管的阈值电压被感测；
第三时段，在其中所述数据电压被施加到所述第一晶体管；以及
第四时段，在其中所述发光元件基于所述数据电压发光。
12.如权利要求11所述的显示设备，其中，所述第二时段的长度长于一个水平时段。
13.如权利要求11所述的显示设备，其中，所述第三时段的长度是一个水平时段。
14.如权利要求11所述的显示设备，其中，在所述第一时段中：
所述第三晶体管、所述第四晶体管和所述第五晶体管被配置为导通；并且
所述第二晶体管被配置为截止。
15.如权利要求11所述的显示设备，其中，在所述第二时段中：
所述第三晶体管和所述第五晶体管被配置为导通；并且
所述第二晶体管和所述第四晶体管被配置为截止。
16.如权利要求11所述的显示设备，其中，在所述第三时段中：
所述第二晶体管被配置为导通；并且
所述第三晶体管、所述第四晶体管和所述第五晶体管被配置为截止。
17.如权利要求11所述的显示设备，其中，在所述第四时段中：
所述第五晶体管被配置为导通；并且
所述第二晶体管、所述第三晶体管和所述第四晶体管被配置为截止。
18.如权利要求11所述的显示设备，其中：
所述第二晶体管是n沟道金属氧化物半导体(MOS)晶体管；并且
所述第五晶体管是p沟道MOS晶体管。
19.如权利要求11所述的显示设备，其中：
所述第二晶体管被配置为通过数据线接收所述数据电压；并且
所述第三晶体管被配置为通过不同于数据线的参考电压线接收所述参考电压。
20.如权利要求11所述的显示设备，其中，所述第一晶体管还包括连接到所述第二节点的第二栅极。
21.一种像素，包括：
第一晶体管，包括连接到第一节点的栅极、第一端子、和连接到第二节点的第二端子；
第二晶体管，包括被配置为接收第一栅极信号的栅极、被配置为接收数据电压的第一端子、以及连接到所述第一节点的第二端子；
第三晶体管，包括被配置为接收第二栅极信号的栅极、被配置为接收参考电压的所述第一端子、以及连接到所述第一节点的第二端子；
第四晶体管，包括被配置为接收第三栅极信号的栅极、被配置为接收初始化电压的第一端子、以及连接到所述第二节点的第二端子；
第五晶体管，包括被配置为接收第四栅极信号的栅极、被配置为接收第一电源电压的第一端子、以及连接到所述第一晶体管的第一端子的第二端子；
第一电容器，包括连接到所述第一节点的第一电极、以及连接到所述第二节点的第二电极；
第二电容器，包括连接到所述第二节点的第一电极、以及被配置为接收所述第一电源电压的第二电极；以及
发光元件，包括连接到所述第二节点的第一端子，以及被配置为接收第二电源电压的第二端子。
CN201811441365.2A 2017-12-07 2018-11-29 像素和包括该像素的显示设备 Active CN109903728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0167818 2017-12-07
KR1020170167818A KR102477493B1 (ko) 2017-12-07 2017-12-07 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN109903728A true CN109903728A (zh) 2019-06-18
CN109903728B CN109903728B (zh) 2023-05-23

Family

ID=66697101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811441365.2A Active CN109903728B (zh) 2017-12-07 2018-11-29 像素和包括该像素的显示设备

Country Status (3)

Country Link
US (2) US10482821B2 (zh)
KR (2) KR102477493B1 (zh)
CN (1) CN109903728B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992881A (zh) * 2019-12-19 2020-04-10 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN113053304A (zh) * 2019-12-26 2021-06-29 天马日本株式会社 用于控制发光元件的像素电路
WO2021143765A1 (zh) * 2020-01-14 2021-07-22 京东方科技集团股份有限公司 像素电路、显示基板、显示装置和像素驱动方法
CN115101005A (zh) * 2022-07-05 2022-09-23 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652665B (zh) * 2018-02-14 2019-03-01 友達光電股份有限公司 像素驅動電路
KR102575564B1 (ko) 2018-03-26 2023-09-08 삼성디스플레이 주식회사 주사 구동부
KR102575554B1 (ko) 2018-04-10 2023-09-08 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
US11551611B2 (en) * 2018-12-18 2023-01-10 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including i he same
US10885843B1 (en) * 2020-01-13 2021-01-05 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with a source follower
KR20210130311A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시 장치
KR20220061345A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치
US11508309B2 (en) * 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
KR20220144449A (ko) * 2021-04-19 2022-10-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20230009053A (ko) * 2021-07-08 2023-01-17 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
CN115602113A (zh) 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 像素电路和包括该像素电路的显示装置
JP2023050791A (ja) * 2021-09-30 2023-04-11 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139259A1 (en) * 2004-12-24 2006-06-29 Sang-Moo Choi Light emitting display
DE102014117003A1 (de) * 2014-06-13 2015-12-17 Shanghai Tianma AM-OLED Co., Ltd. Pixel-Ansteuerschaltkreis und Anzeigegerät mit organischer Leuchtdiode
CN105741779A (zh) * 2016-03-24 2016-07-06 北京大学深圳研究生院 一种基于双栅晶体管的像素电路及其驱动方法
CN106531074A (zh) * 2017-01-10 2017-03-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106782330A (zh) * 2016-12-20 2017-05-31 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599788B1 (ko) * 2004-11-17 2006-07-12 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
KR101058115B1 (ko) * 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
KR101048985B1 (ko) * 2010-02-09 2011-07-12 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101596978B1 (ko) 2010-04-05 2016-02-23 가부시키가이샤 제이올레드 유기 ｅｌ 표시 장치 및 그 제어 방법
KR101839533B1 (ko) * 2010-12-28 2018-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치, 이의 구동 방법 및 그 제조 방법
KR101870925B1 (ko) * 2011-06-30 2018-06-26 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
KR102014934B1 (ko) 2012-12-28 2019-08-28 에스케이하이닉스 주식회사 Cmos 회로 및 그 제조 방법
KR20140142002A (ko) * 2013-06-03 2014-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2015187641A (ja) * 2014-03-26 2015-10-29 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及び表示装置の駆動方法
KR102189556B1 (ko) 2014-07-30 2020-12-14 엘지디스플레이 주식회사 유기발광표시장치
KR102307500B1 (ko) * 2015-03-20 2021-10-01 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치
JP2017134145A (ja) * 2016-01-26 2017-08-03 株式会社ジャパンディスプレイ 表示装置
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
CN106710528B (zh) * 2017-01-23 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139259A1 (en) * 2004-12-24 2006-06-29 Sang-Moo Choi Light emitting display
DE102014117003A1 (de) * 2014-06-13 2015-12-17 Shanghai Tianma AM-OLED Co., Ltd. Pixel-Ansteuerschaltkreis und Anzeigegerät mit organischer Leuchtdiode
CN105741779A (zh) * 2016-03-24 2016-07-06 北京大学深圳研究生院 一种基于双栅晶体管的像素电路及其驱动方法
CN106782330A (zh) * 2016-12-20 2017-05-31 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106531074A (zh) * 2017-01-10 2017-03-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992881A (zh) * 2019-12-19 2020-04-10 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN113053304A (zh) * 2019-12-26 2021-06-29 天马日本株式会社 用于控制发光元件的像素电路
WO2021143765A1 (zh) * 2020-01-14 2021-07-22 京东方科技集团股份有限公司 像素电路、显示基板、显示装置和像素驱动方法
CN115101005A (zh) * 2022-07-05 2022-09-23 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
US10984721B2 (en) 2021-04-20
US20190180688A1 (en) 2019-06-13
US20200051506A1 (en) 2020-02-13
KR20190067956A (ko) 2019-06-18
CN109903728B (zh) 2023-05-23
KR20230005063A (ko) 2023-01-09
KR102477493B1 (ko) 2022-12-14
US10482821B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
CN109903728A (zh) 像素和包括该像素的显示设备
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN106504705B (zh) 像素电路及其驱动方法、以及显示面板
CN106560883B (zh) 有机发光显示器及其驱动方法
US20190035334A1 (en) Display panel, display device and compensating method
CN101714331B (zh) 显示板模块和电子设备
US10504429B2 (en) Electroluminescent display and method of driving the same
WO2023005660A1 (zh) 像素驱动电路、像素驱动方法和显示装置
CN108597450A (zh) 像素电路及其驱动方法、显示面板
CN101645236B (zh) 显示面板模块和电子装置
CN109859692B (zh) 显示驱动电路及其驱动方法、显示面板及显示装置
WO2019134459A1 (zh) 像素电路及其驱动方法、显示装置
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
CN106920499A (zh) 显示装置及其驱动方法和个人沉浸式装置
CN109192141A (zh) 显示面板及其检测方法、显示装置
CN110728946A (zh) 像素电路及其驱动方法、显示面板
TW201525967A (zh) 有機發光顯示器
CN110062944A (zh) 像素电路及其驱动方法、显示装置
US11568815B2 (en) Pixel driving circuit, manufacturing method thereof, and display device
CN107507574B (zh) Oled显示面板及其补偿方法和装置、显示装置
CN109887464A (zh) 像素电路及其驱动方法、显示面板和显示设备
CN106940983A (zh) 像素电路及其驱动方法、显示装置
JP2016099505A (ja) 表示装置
US20230351973A1 (en) Display panel and display device using the same
CN110211533A (zh) 像素电路和有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant