CN109884832A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN109884832A CN109884832A CN201910262079.8A CN201910262079A CN109884832A CN 109884832 A CN109884832 A CN 109884832A CN 201910262079 A CN201910262079 A CN 201910262079A CN 109884832 A CN109884832 A CN 109884832A
- Authority
- CN
- China
- Prior art keywords
- pixel
- electrically connected
- data line
- string
- switching part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 241001269238 Data Species 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 63
- 230000005611 electricity Effects 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 101100410782 Arabidopsis thaliana PXG1 gene Proteins 0.000 description 42
- 101100410783 Arabidopsis thaliana PXG2 gene Proteins 0.000 description 37
- 238000010586 diagram Methods 0.000 description 26
- 239000007769 metal material Substances 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 238000003466 welding Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 101100410784 Arabidopsis thaliana PXG3 gene Proteins 0.000 description 7
- 101100410785 Arabidopsis thaliana PXG4 gene Proteins 0.000 description 7
- 230000012447 hatching Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000001568 sexual effect Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- -1 aluminium tin oxygen Chemical compound 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一种显示装置，包括扫描线、多条数据线、多个像素、多个导电元件以及绝缘层。多条数据线与扫描线交错设置。多个像素的至少一像素包括有源元件、像素电极及共用线。有源元件电性连接于扫描线及多条数据线的至少一条数据线。像素电极电性连接有源元件。共用线与数据线交错设置。每一导电元件包括转接部及连接部。转接部的两端分别重叠于多条数据线的对应的两条数据线。连接部设置于转接部与共用线之间。连接部与转接部彼此连接。绝缘层设置于多条数据线与多个导电元件之间。
Description
技术领域
本发明涉及一种显示装置，尤其涉及一种尺寸可重定的显示装置。
背景技术
常见的平面显示器包括液晶显示器、有机发光二极管显示器、等离子体显示器等。平面显示器能应用在各式电子产品(例如：电视、桌上型屏幕、笔记本电脑、手机等)。各式电子产品所需的平面显示器的尺寸不同。针对各式电子产品的需求分别制作尺寸不同的平面显示器，开发时间长，不符经济效益。因此，可将大尺寸的平面显示器重定尺寸(resize)，以形成各种所需尺寸的平面显示器。
在形成具有所需尺寸的平面显示器的过程中，经裁切研磨后的显示面板，利用设置于裁切面上的侧面电极与软性印刷电路板电性连接。然而，在平面显示器的解析度不断地提升下，侧面电极的设置数量也随之增加，使相邻的两侧面电极的间距缩小而超出生产机台的工艺能力，进而导致裁切后的显示面板与软性印刷电路板的接合良率下降。
发明内容
本发明提供一种显示装置，经济效益佳。
本发明一实施例的显示装置包括扫描线、多条数据线、多个像素、多个导电元件以及绝缘层。多条数据线与扫描线交错设置。多个像素的至少一像素包括有源元件、像素电极及共用线。有源元件电性连接于扫描线以及多条数据线的至少一条数据线。像素电极电性连接有源元件。共用线与数据线交错设置。每一导电元件包括转接部及连接部。转接部的两端分别重叠于多条数据线的对应的两条数据线。连接部设置于转接部与共用线之间。连接部连接转接部并与转接部形成一夹角。绝缘层设置于多条数据线与多个导电元件之间。
本发明一实施例的显示装置包括多条扫描线、多条数据线、多个像素、多个导电元件以及绝缘层。多条数据线与多条扫描线交错设置。每一像素包括有源元件、像素电极及共用线。有源元件电性连接于多条扫描线的至少一扫描线以及多条数据线的至少一数据线。像素电极电性连接有源元件。共用线与至少一数据线交错设置。每一导电元件包括转接部及至少一连接部。转接部沿第一方向延伸。至少一连接部电性连接于转接部与对应的至少一像素的共用线之间。绝缘层设置于多条数据线与多个导电元件之间。多个像素排成多个像素串。多个像素串在第一方向上排列。每一导电元件的转接部的两端分别重叠于不同像素串所对应的至少一数据线。不同像素串用以显示相同的颜色。
基于上述，本发明的实施例的显示装置在重定尺寸的工艺中，通过熔接导电元件的转接部的两端与对应的两条数据线的重叠部分，使对应的两条数据线电性导通。如此一来，可减少经重定尺寸的显示装置的侧面电极的设置数量，换言之，能增加两相邻的侧面电极的间距，以提升传输电路板与经重定尺寸的显示装置的接合成功率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1为本发明的第一实施例的未经重定尺寸的显示装置的示意图。
图2为图1的显示装置的局部区域I的放大示意图。
图3为图2的显示装置的剖面示意图。
图4为图1的第一实施例的经重定尺寸的显示装置的示意图。
图5为图4的经重定尺寸的显示装置的局部区域II的放大示意图。
图6为图5的显示装置的剖面示意图。
图7为图4的经重定尺寸的显示面板的侧面的局部区域的放大示意图。
图8为本发明的第二实施例的未经重定尺寸的显示装置的局部区域的放大示意图。
图9为本发明的第二实施例的经重定尺寸的显示装置的局部区域的放大示意图。
图10为本发明的第三实施例的未经重定尺寸的显示装置的局部区域的放大示意图。
图11为图10的显示装置的剖面示意图。
图12为图10的第三实施例的经重定尺寸的显示装置的局部区域的放大示意图。
图13为图12的经重定尺寸的显示装置的剖面示意图。
图14为本发明的第四实施例的未经重定尺寸的显示装置的局部区域的放大示意图。
图15为本发明的第四实施例的经重定尺寸的显示装置的局部区域的放大示意图。
图16为本发明的第五实施例的未经重定尺寸的显示装置的局部区域的放大示意图。
图17为图16的显示装置的剖面示意图。
图18为本发明的第五实施例的经重定尺寸的显示装置的局部区域的放大示意图。
图19为图18的经重定尺寸的显示装置的剖面示意图。
附图标记如下：
10、10R、20、20R、30、30R、40、40R、50、50R：显示装置
110：第一基板
110a：侧面
120、120A、120B：导电元件
120-1、120A-1、120B-1：第一导电元件
120-2、120A-2、120B-2：第二导电元件
120-3、120A-3、120B-3：第三导电元件
121：转接部
121a、121b：端部
122、122-1～122-4：连接部
122a、DLa：断开处
130：电性平衡元件
131：第一平衡部
132：第二平衡部
150：绝缘层
150a、150b：开口
200：第二基板
300：显示介质
400：密封胶
500、501～503：侧面电极
600：传输电路板
610：输出引脚
620：传输线路
CL：共用线
D1：第一方向
D2：第二方向
DL、DL1～DL12：数据线
GL：扫描线
I、II：区域
L1：切割线
PC、PC1～PC3：像素串
PE：像素电极
PE1：第一子像素电极
PE2：第二子像素电极
PR、PR1～PR4：像素群
PX：像素
PXG、PXG1～PXG4：像素组
S0、S1～S3：驱动信号
T：有源元件
T1：第一晶体管
T2：第二晶体管
W1～W4：宽度
A-A’、B-B’、C-C’、D-D’、E-E’、F-F’：剖线
α：夹角
具体实施方式
现将详细地参考本发明的示范性实施例，示范的实例说明于所附附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(例如：测量系统及/或工艺系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。
图1为本发明的第一实施例的未经重定尺寸(resized)的显示装置10的示意图。图2为图1的显示装置10的局部区域I的放大示意图。图3为图2的显示装置10的剖面示意图。图3对应图2的剖线A-A’。需说明的是，为清楚呈现起见，图2省略了图3的绝缘层150、第二基板200以及显示介质300的示出。
请参照图1及图3，在本实施例中，显示装置10包括像素阵列基板100、第二基板200及显示介质300。像素阵列基板100包括第一基板110，设置于第二基板200的对向。显示介质300设置于第一基板110与第二基板200之间。举例而言，在本实施例中，第一基板110及/或第二基板200的材质可以是玻璃、石英、有机聚合物、或是其它适当材料。在本实施例中，显示介质300例如是液晶。然而，本发明不限于此，在其他实施例中，显示介质300也可以是有机电致发光层或其它适当材料。
请参照图2，在本实施例中，像素阵列基板100包括多条扫描线GL及多条数据线DL，设置于第一基板110上。多条扫描线GL与多条数据线DL交错设置。详细而言，多条扫描线GL在第一方向D1上延伸，且沿第二方向D2排列于第一基板110上。多条数据线DL在第二方向D2上延伸，且沿第一方向D1排列于第一基板110上。
在本实施例中，基于导电性的考虑，扫描线GL及数据线DL的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，扫描线GL及数据线DL也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
像素阵列基板100还包括多个像素PX，设置于第一基板110上。每一像素PX具有有源元件T及电性连接至有源元件T的像素电极PE。举例而言，在本实施例中，每一像素PX的有源元件T分别与对应的一条扫描线GL及对应的一条数据线DL电性连接，但本发明不以此为限。在本实施例中，像素PX的有源元件T可以是顶部栅极型薄膜晶体管(top-gate TFT)。然而，本发明不以此为限，根据其他的实施例，像素PX的有源元件T也可是底部栅极型薄膜晶体管(bottom-gate TFT)或其他适当类型的薄膜晶体管。在本实施例中，像素电极PE例如是穿透式电极，而穿透式电极的材质包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、或其他合适的氧化物、或者是上述至少两者的堆叠层。然而，本发明不限于此，在其他实施例中，像素电极PE也可以是反射式电极、或反射式电极与穿透式电极的组合。
在本实施例中，每一像素PX还包括共用线CL，与数据线DL交错设置。举例而言，多个像素PX的多条共用线CL可选择性地彼此电性连接，且在第一方向D1上延伸，但本发明不以此为限。特别是，在本实施例中，共用线CL与扫描线GL可为同一膜层，但本发明不以此为限。基于导电性的考虑，共用线CL的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，共用线CL也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
在本实施例中，多个像素PX在第一基板110上排成多个像素串PC。详细而言，沿第二方向D2上依序排列的多个像素PX形成一像素串PC，而多个像素串PC在第一方向D1上依序排列。此外，多个像素串PC在第一方向D1上依序排列的多个像素组PXG。每一像素组PXG具有在第一方向D1上依序排列且用以分别显示不同颜色的多个像素串PC。详细而言，多个像素组PXG可包括第一像素组PXG1、第二像素组PXG2、第三像素组PXG3以及第四像素组PXG4，且第一像素组PXG1、第二像素组PXG2、第三像素组PXG3以及第四像素组PXG4分别具有在第一方向D1上依序排列的第一像素串PC1、第二像素串PC2及第三像素串PC3。举例而言，在本实施例中，每一像素组PXG的第一像素串PC1、第二像素串PC2及第三像素串PC3可分别用以显示第一颜色、第二颜色及第三颜色，其中第一颜色、第二颜色及第三颜色例如包括红色、绿色及蓝色，但本发明不以此为限。
在本实施例中，多个像素PX在第一基板110上排成多个像素群PR。详细而言，沿第一方向D1上依序排列的多个像素PX形成一像素群PR，而多个像素群PR在第二方向D2上依序排列。此外，多个像素群PR包括在第二方向D2上依序排列的第一像素群PR1、第二像素群PR2、第三像素群PR3及第四像素群PR4。举例而言，在本实施例中，每一像素串PC可选择性地电性连接至同一条数据线DL，每一像素群PR可选择性地电性连接至同一条扫描线GL，但本发明不以此为限。
请参照图2及图3，显示装置10还包括多个导电元件120及绝缘层150，设置于第一基板110上。多个导电元件120的至少一导电元件120具有转接部121。在本实施例中，导电元件120的转接部121的两端部121a、121b分别重叠于对应的两条数据线DL。绝缘层150设置于多条数据线DL与多个导电元件120之间。举例而言，在本实施例中，导电元件120的转接部121的延伸方向(即第一方向D1)实质上可垂直于数据线DL的延伸方向(即第二方向D2)，且导电元件120的转接部121的两端部121a、121b未超出对应的两条数据线DL，但本发明不以此为限。特别是，在本实施例中，对应于多个像素群PR的多个导电元件120的多个转接部121与电性连接于多个像素群PR的多条扫描线GL在第二方向D2上交替排列；而对应于相邻的两像素群PR的多个导电元件120的多个转接部121在第二方向D2上彼此错位(或者说，不对齐)，但本发明不以此为限。
详细而言，在本实施例中，多个导电元件120包括第一导电元件120-1、第二导电元件120-2及第三导电元件120-3，其中第一导电元件120-1的转接部121的两端部121a、121b分别重叠于第一像素组PXG1的第一像素串PC1所电性连接的数据线DL1及第二像素组PXG2的第一像素串PC1所电性连接的数据线DL4，且第一导电元件120-1的转接部121跨越第一像素组PXG1的第二像素串PC2所电性连接的数据线DL2及第一像素组PXG1的第三像素串PC3所电性连接的数据线DL3。第二导电元件120-2的转接部121的两端部121a、121b分别重叠于第一像素组PXG1的第二像素串PC2所电性连接的数据线DL2及第二像素组PXG2的第二像素串PC2所电性连接的数据线DL5，且第二导电元件120-2的转接部121跨越第一像素组PXG1的第三像素串PC3所电性连接的数据线DL3及第二像素组PXG2的第一像素串PC1所电性连接的数据线DL4。第三导电元件120-3的转接部121的两端部121a、121b分别重叠于第一像素组PXG1的第三像素串PC3所电性连接的数据线DL3及第二像素组PXG2的第三像素串PC3所电性连接的数据线DL6，且第三导电元件120-3的转接部121跨越第二像素组PXG2的第一像素串PC1所电性连接的数据线DL4及第二像素组PXG2的第二像素串PC2所电性连接的数据线DL5，但本发明不以此为限。
请参照图2，多个导电元件120的至少一导电元件120还包括至少一连接部122。在本实施例中，导电元件120还包括至少一连接部122，设置于对应的转接部121与对应的至少一像素PX的共用线CL之间，且每一连接部122的延伸方向与转接部121的延伸方向形成夹角α。举例而言，在本实施例中，导电元件120的连接部122的延伸方向实质上可垂直于转接部121的延伸方向(即夹角α等于90度)。然而，本发明不以此为限，根据其他的实施例，连接部122的延伸方向与转接部121的延伸方向的夹角α也可以是其他适当角度。
详细而言，在本实施例中，导电元件120包括第一连接部122-1、第二连接部122-2及第三连接部122-3，其中第一连接部122-1对应第一像素串PC1的像素PX的共用线CL设置，第二连接部122-2对应第二像素串PC2的像素PX的共用线CL设置，第三连接部122-3对应第三像素串PC3的像素PX的共用线CL设置。在本实施例中，导电元件120的至少一连接部122电性连接于对应的转接部121与对应的至少一像素PX的共用线CL之间。详细而言，导电元件120的第一连接部122-1可选择性地电性连接于转接部121与对应的第一像素串PC1的像素PX的共用线CL之间，第二连接部122-2可选择性地电性连接于转接部121与对应的第二像素串PC2的像素PX的共用线CL之间，第三连接部122-3可选择性地电性连接于转接部121与对应的第三像素串PC3的像素PX的共用线CL之间。
在本实施例中，显示装置10还包括电性平衡元件130。举例而言，对应第一像素组PXG1的第一导电元件120-1与对应第三像素组PXG3的第一导电元件120-1之间设置有三个电性平衡元件130及三个像素PX，对应第一像素组PXG1及第二像素组PXG2的第二导电元件120-2与对应第三像素组PXG3及第四像素组PXG4的第二导电元件120-2之间设置有三个电性平衡元件130及三个像素PX，对应第一像素组PXG1及第二像素组PXG2的第三导电元件120-3与对应第三像素组PXG3及第四像素组PXG4的第三导电元件120-2之间设置有三个电性平衡元件130及三个像素PX，且设置于同一像素群PR的相邻的两个导电元件120之间的三个电性平衡元件130分别电性连接于对应的三个像素PX的多条共用线CL，但本发明不以此为限。
在本实施例中，电性平衡元件130包括第一平衡部131及第二平衡部132。第一平衡部131与对应的一像素群PR的相邻的两个导电元件120的多个转接部121在第一方向D1上排列，且与对应的一像素群PR的相邻的两个导电元件120的多个转接部121分离。第二平衡部132电性连接于第一平衡部131与对应的像素PX的共用线CL之间。举例而言，在本实施例中，第一平衡部131在第二方向D2上的宽度W1与导电元件120的转接部121在第二方向D2上的宽度W2实质上相等，第二平衡部132在第一方向D1上的宽度W3与导电元件120的连接部122在第一方向D1上的宽度W4实质上相等，但本发明不以此为限。
在本实施例中，基于导电性的考虑，导电元件120及电性平衡元件130的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，导电元件120及电性平衡元件130也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。举例而言，在本实施例中，导电元件120、电性平衡元件130、扫描线GL及共用线CL可为同一膜层，但本发明不以此为限。
特别说明的是，在本实施例中，第一像素组PXG1、第二像素组PXG2以及位于第一像素组PXG1与第二像素组PXG2所在的多个像素区的多个导电元件120和多个电性平衡元件130可视为一最小重复单元。也就是说，第三像素组PXG3、第四像素组PXG4以及位于第三像素组PXG3与第四像素组PXG4所在的多个像素区的多个导电元件120及多个电性平衡元件130之间的配置关系与第一像素组PXG1、第二像素组PXG2以及位于第一像素组PXG1与第二像素组PXG2所在的多个像素区的多个导电元件120及多个电性平衡元件130之间的配置关系相同，依此类推，但本发明不以此为限。
图4为图1的第一实施例的经重定尺寸(resized)的显示装置10R的示意图。图5为图4的经重定尺寸的显示装置10R的局部区域II的放大示意图。图6为图5的显示装置10R的剖面示意图。特别是，图6对应图5的剖线B-B’。图7为图4的经重定尺寸的显示装置10R的侧面的局部区域的放大示意图。其中，为清楚呈现起见，图4及图5省略了图6的绝缘层150、第二基板200、显示介质300及图7的密封胶400、侧面电极500及传输电路板600的示出。
请参照图4至图7，在本实施例中，经重定尺寸的显示装置10R的制造流程包括：裁切(cutting)、封胶(sealing)、研磨(polish)及侧面接合(side bonding)等步骤。请参照图1，详细而言，首先，可沿着切割线L1对显示装置10进行裁切。请参照图2、图5及图7，然后，在切割线L1附近的第一基板110与第二基板200之间填入密封胶400(示出于图7)。部分密封胶400会与切割线L1附近的多个像素PX重叠。接着，研磨(polish)像素阵列基板100、第二基板200与密封胶400以形成与切割线L1对应的第一基板110的侧面110a。然后，于第一基板110的侧面110a上形成侧面电极500，之后，接合传输电路板600与侧面电极500。
特别是，经重定尺寸的显示装置10R的制造流程还包括：熔接(welding)及形成多个断开处122a、DLa的步骤。详细而言，请参照图5及图6，在本实施例中，位于第一基板110的侧面110a附近的第一导电元件120-1的转接部121的两端部121a、121b分别熔接于第一像素组PXG1的第一像素串PC1所电性连接的数据线DL1及第二像素组PXG2的第一像素串PC1所电性连接的数据线DL4。位于第一基板110的侧面110a附近的第二导电元件120-2的转接部121的两端部121a、121b分别熔接于第一像素组PXG1的第二像素串PC2所电性连接的数据线DL2及第二像素组PXG2的第二像素串PC2所电性连接的数据线DL5。位于第一基板110的侧面110a附近的第三导电元件120-3的转接部121的两端部121a、121b分别熔接于第一像素组PXG1的第三像素串PC3所电性连接的数据线DL3及第二像素组PXG2的第三像素串PC3所电性连接的数据线DL6，以此类推。
在本实施例中，分别与每一导电元件120的转接部121的两端部121a、121b熔接的两条数据线DL中的一者具有一断开处DLa。具体而言，熔接(即电性连接)于第一导电元件120-1的数据线DL4具有一断开处DLa，且数据线DL4的断开处DLa位于第一基板110的侧面110a与第一导电元件120-1的转接部121之间。熔接(即电性连接)于第二导电元件120-2的数据线DL2具有一断开处DLa，且数据线DL2的断开处DLa位于第一基板110的侧面110a与第二导电元件120-2的转接部121之间。熔接(即电性连接)于第三导电元件120-3的数据线DL6具有一断开处DLa，且数据线DL6的断开处DLa位于第一基板110的侧面110a与第三导电元件120-3的转接部121之间。
在本实施例中，熔接于数据线DL的每一导电元件120的第一连接部122-1、第二连接部122-2及第三连接部122-3分别具有多个断开处122a。也就是说，熔接于数据线DL1及数据线DL4之间的第一导电元件120-1的转接部121与对应的多条共用线CL电性隔离，熔接于数据线DL2及数据线DL5之间的第二导电元件120-2的转接部121与对应的多条共用线CL电性隔离，熔接于数据线DL3及数据线DL6之间的第二导电元件120-2的转接部121与对应的多条共用线CL电性隔离。
特别一提的是，在本实施例中，多条数据线DL的多个断开处DLa及熔接于数据线DL的每一导电元件120的第一连接部122-1、第二连接部122-2及第三连接部122-3的多个断开处122a利用激光切割(laser cutting)的方式所形成，且利用激光熔接(laser welding)的方式使每一导电元件120的转接部121的两端部121a、121b贯穿绝缘层150的两开口150a、150b(标示于图6)，以熔接对应的两条数据线DL，但本发明不以此为限。
请参照图5及图7，在本实施例中，显示装置10R还包括多个侧面电极500，至少设置在第一基板110的侧面110a上，且电性连接于多条数据线DL。多个侧面电极500包括第一侧面电极501、第二侧面电极502及第三侧面电极503。举例而言，在本实施例中，第一侧面电极501电性连接于第一像素组PXG1的第一像素串PC1所电性连接的数据线DL1。第二侧面电极502电性连接于第一像素组PXG1的第三像素串PC3所电性连接的数据线DL3。第三侧面电极503电性连接于第二像素组PXG2的第二像素串PC2所电性连接的数据线DL5，但本发明不以此为限。
详细而言，在本实施例中，第一侧面电极501通过部分数据线DL1及第一导电元件120-1的转接部121与部分数据线DL4电性连接，第二侧面电极502通过部分数据线DL3及第三导电元件120-3的转接部121与部分数据线DL6电性连接，第三侧面电极503通过部分数据线DL5及第二导电元件120-2的转接部121与部分数据线DL2电性连接。也就是说，数据线DL1与部分数据线DL4可共用设置于数据线DL1的侧壁上的同一第一侧面电极501，数据线DL3与部分数据线DL6可共用设置于数据线DL3的侧壁上的同一第二侧面电极502，数据线DL5与部分数据线DL2可共用设置于数据线DL5的侧壁上的同一第三侧面电极503。如此一来，可减少设置在第一基板110的侧面110a的侧面电极500数量，且相邻两侧面电极500之间的间距较大，进而能有效避免相邻的两条数据线DL之间发生短路。
在本实施例中，显示装置10R还包括传输电路板600。传输电路板600(示出于图7)包括多个输出引脚(lead)610及传输线路620。多个输出引脚610用以接合(bonding)至显示装置10R的多个侧面电极500，且电性连接于传输线路620与显示装置10R的多个侧面电极500之间。举例而言，上述接合工艺可利用热压合工艺来完成，但本发明不以此为限。在本实施例中，显示装置10R的多个侧面电极500的任两相邻的侧面电极500的间距较大，符合目前生产机台的工艺能力，换言之，可提升传输电路板600与显示装置10R的侧面电极500的接合良率。
传输电路板600还可选择性地包括驱动芯片630，多条传输线路620连接于驱动芯片630与多个输出引脚610之间。在一些实施例中，驱动芯片630可选择性地接收来自一驱动电路板的电子信号并转换成多个驱动信号S0。在本实施例中，传输电路板600可通过接合于多个输出引脚610的多个侧面电极500将多个驱动信号S0输入对应的数据线DL。举例而言，多个驱动信号S0包括第一驱动信号S1、第二驱动信号S2及第三驱动信号S3，分别用以驱动不同显色(例如第一颜色、第二颜色及第三颜色)的像素串PC，其中第一驱动信号S1传递至第一像素组PXG1及第二像素组PXG2中用以显示第一颜色的两个第一像素串PC1，第二驱动信号S2传递至第一像素组PXG1及第二像素组PXG2中用以显示第三颜色的两个第三像素串PC3，第三驱动信号S3传递至第一像素组PXG1及第二像素组PXG2中用以显示第二颜色的两个第二像素串PC2，但本发明不以此为限。
图8为本发明的第二实施例的未经重定尺寸的显示装置20的局部区域的放大示意图。图9为本发明的第二实施例的经重定尺寸的显示装置20R的局部区域的放大示意图。请参照图8，本实施例的显示装置20与图2的第一实施例的显示装置10的差异在于：显示装置20的多个像素群PR中的偶数条(例如第二像素群PR2及第四像素群PR4)的多个像素PX电性连接至多条数据线DL中的偶数条数据线DL(例如数据线DL2、DL4、DL6)。
请参照图9，在本实施例中，经重定尺寸的显示装置20R的数据线DL1、DL4所传输的第一驱动信号S1传递至第一像素组PXG1及第二像素组PXG2中的两个第一像素串PC1对应的奇数条像素群PR(例如第一像素群PR1及第三像素群PR3)的多个像素PX以及第一像素组PXG1的第三像素串PC3对应的偶数条像素群PR(例如第二像素群PR2及第四像素群PR4)的多个像素PX；经重定尺寸的显示装置20R的数据线DL3、DL6所传输的第二驱动信号S2传递至第一像素组PXG1及第二像素组PXG2中的两个第三像素串PC3对应的奇数条像素群PR(例如第一像素群PR1及第三像素群PR3)的多个像素PX以及第一像素组PXG1及第二像素组PXG2中的两个第二像素串PC2对应的偶数条像素群PR(例如第二像素群PR2及第四像素群PR4)的多个像素PX；经重定尺寸的显示装置20R的数据线DL2、DL5所传输的第三驱动信号S3传递至第一像素组PXG1及第二像素组PXG2中的两个第二像素串PC2中对应的奇数条像素群PR(例如第一像素群PR1及第三像素群PR3)的多个像素PX以及第一像素组PXG1及第二像素组PXG2中的两个第一像素串PC1对应的偶数条像素群PR(例如第二像素群PR2及第四像素群PR4)的多个像素PX。举例而言，在本实施例中，每一像素组PXG的第一像素串PC1、第二像素串PC2及第三像素串PC3可分别用以显示第一颜色、第二颜色及第三颜色，其中第一颜色、第二颜色及第三颜色例如包括红色、绿色及蓝色，但本发明不以此为限。
图10为本发明的第三实施例的未经重定尺寸的显示装置30的局部区域的放大示意图。图11为图10的显示装置30的剖面示意图。图11对应图10的剖线C-C’。图12为图10的第三实施例的经重定尺寸的显示装置30R的局部区域的放大示意图。图13为图12的经重定尺寸的显示装置30R的剖面示意图。图13对应图12的剖线D-D’。需说明的是，为清楚呈现起见，图10及图12省略了图11及图13的绝缘层150、第二基板200以及显示介质300的示出。
请参照图10及图11，本实施例的显示装置30与图2的第一实施例的显示装置10的差异在于：显示装置30的每一像素PX的像素电极PE包括第一子像素电极PE1及第二子像素电极PE2。每一像素PX的有源元件T包括第一晶体管T1及第二晶体管T2，分别电性连接第一子像素电极PE1与第二子像素电极PE2。特别是，每一像素PX电性连接至位于第一子像素电极PE1及第二子像素电极PE2的两侧的两条数据线DL。每一导电元件120A的转接部121可对应四个像素串PC，且每一导电元件120A还包括第四连接部122-4。
在本实施例中，每一像素PX的第一子像素电极PE1及第二子像素电极PE2设置在扫描线GL的同一侧。然而，本发明不以此为限，根据其他的实施例，每一像素PX的第一子像素电极PE1及第二子像素电极PE2也可分别设置在扫描线GL的两侧。举例而言，在本实施例中，每一像素PX的第一晶体管T1电性连接至奇数条数据线DL，而每一像素PX的第二晶体管T2电性连接至偶数条数据线DL，但本发明不以此为限。根据其他的实施例，每一像素PX的第一晶体管T1也可电性连接至偶数条数据线DL，而每一像素PX的第二晶体管T2也可电性连接至奇数条数据线DL。
在本实施例中，每一导电元件120A的转接部121的两端部121a、121b分别重叠于奇数条数据线DL及偶数条数据线DL。具体而言，第一导电元件120A-1的转接部121的两端部121a、121b分别重叠于数据线DL1及数据线DL8，第二导电元件120A-2的转接部121的两端部121a、121b分别重叠于数据线DL3及数据线DL10，第三导电元件120A-3的转接部121的两端部121a、121b分别重叠于数据线DL5及数据线DL12。
请参照图12及图13，在本实施例中，经重定尺寸的显示装置30R的第一导电元件120A-1的转接部121分别熔接于第一像素组PXG1的第一像素串PC1所电性连接的数据线DL1、DL2及第二像素组PXG2的第一像素串PC1所电性连接的数据线DL7、DL8。第二导电元件120A-2的转接部121分别熔接于第一像素组PXG1的第二像素串PC2所电性连接的数据线DL3、DL4及第二像素组PXG2的第二像素串PC2所电性连接的数据线DL9、DL10。第三导电元件120A-3的转接部121分别熔接于第一像素组PXG1的第三像素串PC3所电性连接的数据线DL5、DL6及第二像素组PXG2的第三像素串PC3所电性连接的数据线DL11、DL12。
特别是，在本实施例中，熔接于导电元件120A的转接部121的第一像素组PXG1的像素串PC及第二像素组PXG2的像素串PC中的一者所电性连接的两条数据线DL各具有一断开处DLa。具体而言，在本实施例中，熔接于第一导电元件120A-1的转接部121的第二像素组PXG2的第一像素串PC1所电性连接的数据线DL7、DL8分别具有一断开处DLa；熔接于第二导电元件120A-2的转接部121的第一像素组PXG1的第二像素串PC2所电性连接的数据线DL3、DL4分别具有一断开处DLa；熔接于第三导电元件120A-3的转接部121的第二像素组PXG2的第三像素串PC3所电性连接的数据线DL11、DL12分别具有一断开处DLa。
在本实施例中，第一侧面电极501(未示出)可选择性地电性连接于第一像素组PXG1的第一像素串PC1所电性连接的奇数条数据线DL1，第二侧面电极502(未示出)可选择性地电性连接于第一像素组PXG1的第三像素串PC3所电性连接的奇数条数据线DL5，第三侧面电极503(未示出)可选择性地电性连接于第二像素组PXG2的第二像素串PC2所电性连接的奇数条数据线DL9。然而，本发明不限于此，根据其他的实施例，第一侧面电极501也可电性连接于第一像素组PXG1的第一像素串PC1所电性连接的偶数条数据线DL2，第二侧面电极502也可电性连接于第一像素组PXG1的第三像素串PC3所电性连接的偶数条数据线DL6，第三侧面电极503也可电性连接于第二像素组PXG2的第二像素串PC2所电性连接的偶数条数据线DL10。
多个驱动信号S0包括第一驱动信号S1、第二驱动信号S2及第三驱动信号S3，分别用以驱动不同显色(例如第一颜色、第二颜色及第三颜色)的像素串PC。举例而言，在本实施例中，多第一驱动信号S1经由多条数据线DL1、DL2、DL7、DL8传递至第一像素组PXG1及第二像素组PXG2的两个第一像素串PC1的多个像素PX；第二驱动信号S2经由多条数据线DL5、DL6、DL11、DL12传递至第一像素组PXG1及第二像素组PXG2的两个第三像素串PC3的多个像素PX；第三驱动信号S3经由多条数据线DL3、DL4、DL9、DL10传递至第一像素组PXG1及第二像素组PXG2的两个第二像素串PC2的多个像素PX。
图14为本发明的第四实施例的未经重定尺寸的显示装置40的局部区域的放大示意图。图15为本发明的第四实施例的经重定尺寸的显示装置40R的局部区域的放大示意图。
请参照图14，本实施例的显示装置40与图10的第三实施例的显示装置30的差异在于：显示装置40的每一像素PX的第一晶体管T1及第二晶体管T2分别设置于扫描线GL的两侧，且电性连接至同一条数据线DL。在本实施例中，奇数条的像素群PR(例如第一像素群PR1、第三像素群PR3)的多个像素PX分别电性连接至偶数条的数据线DL(例如数据线DL2、DL4、DL6、DL8、DL10、DL12)，偶数条的像素群PR(例如第二像素群PR2、第四像素群PR4)的多个像素PX分别电性连接至奇数条的数据线DL(例如数据线DL1、DL3、DL5、DL7、DL9、DL11)。
请参照图15，在本实施例中，经尺寸重定的显示装置40R的数据线DL的断开处DLa及每一导电元件120的连接部122的断开处122a的设置方式及驱动信号S0传递的方式与图12所示的经重定尺寸的显示装置30R相似，于此不再重述。有关省略部分的说明可参考前述的第三实施例。
图16为本发明的第五实施例的未经重定尺寸的显示装置50的局部区域的放大示意图。图17为图16的显示装置50的剖面示意图。图17对应图16的剖线E-E’。图18为本发明的第五实施例的经重定尺寸的显示装置50R的局部区域的放大示意图。图19为图18的经重定尺寸的显示装置50R的剖面示意图。图19对应图18的剖线F-F’。需说明的是，为清楚呈现起见，图16及图18省略了图17及图18的绝缘层150、第二基板200以及显示介质300的示出。
请参照图16及图17，本实施例的显示装置50与图10的第三实施例的显示装置30的差异在于：显示装置50的每一导电元件120B的转接部121仅对应一像素串PC。换言之，显示装置50的每一导电元件120B仅具有一个连接部122。
详细而言，在本实施例中，第一导电元件120B-1的转接部121的两端部121a、121b分别重叠于第一像素串PC1所电性连接的两条数据线DL1、DL2(或两条数据线DL7、DL8)，第二导电元件120B-2的转接部121的两端部121a、121b分别重叠于第二像素串PC2所电性连接的两条数据线DL3、DL4(或两条数据线DL9、DL10)，第三导电元件120B-3的转接部121的两端部121a、121b分别重叠于第三像素串PC3所电性连接的两条数据线DL5、DL6(或两条数据线DL11、DL12)。举例而言，在本实施例，第一导电元件120B-1、第二导电元件120B-2及第三导电元件120B-3设置在同一像素群PR(例如第一像素群PR1)所在的多个像素区。然而，本发明不以此为限，根据其他的实施例，第一导电元件120B-1、第二导电元件120B-2及第三导电元件120B-3可分别设置在第一像素群PR1、第二像素群PR2及第三像素群PR3所在的多个像素区。
请参照图18及图19，在本实施例中，经重定尺寸的显示装置50R的每一导电元件120B的转接部121的两端部121a、121b所熔接的两条数据线DL中的偶数条数据线DL(例如数据线DL2、DL4、DL6)具有一断开处DLa。然而，本发明不限于此，根据其他的实施例，每一导电元件120B的转接部121的两端部121a、121b所熔接的两条数据线DL中的奇数条数据线DL(例如数据线DL1、DL3、DL5)具有一断开处DLa。特别是，在本实施例中，显示装置50R中用以传递第一驱动信号S1、第二驱动信号S2及第三驱动信号S3的多条线路并不重叠于彼此。
综上所述，本发明的实施例的显示装置在重定尺寸的工艺中，通过熔接导电元件的转接部的两端与对应的两条数据线的重叠部分，使对应的两条数据线电性导通。如此一来，可减少经重定尺寸(resized)的显示装置的侧面电极的设置数量，换言之，能增加两相邻的侧面电极的间距，以提升传输电路板与经重定尺寸的显示装置的接合成功率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求所界定者为准。
Claims (21)
1.一种显示装置，包括：
一扫描线；
多条数据线，与该扫描线交错设置；
多个像素，多个所述像素的至少一像素包括：
一有源元件，电性连接于该扫描线以及多个所述数据线的至少一数据线；
一像素电极，电性连接该有源元件；以及
一共用线，与该数据线交错设置；
多个导电元件，多个所述导电元件的至少一导电元件包括：
一转接部，该转接部的两端分别重叠于多个所述数据线的对应的两条数据线；以及
一连接部，设置于该转接部与该共用线之间，其中该连接部连接于该转接部并与该转接部形成一夹角；以及
一绝缘层，设置于多个所述数据线与多个所述导电元件之间。
2.如权利要求1所述的显示装置，其中该连接部电性连接于该转接部与该共用线之间。
3.如权利要求1所述的显示装置，其中该转接部的该两端未超出该对应的两条数据线。
4.如权利要求1所述的显示装置，其中多个所述导电元件的多个所述转接部结构上彼此分离，而多个所述像素的多个所述共用线彼此电性连接。
5.如权利要求1所述的显示装置，其中该对应的两条数据线所对应的多个所述像素用以显示相同的颜色。
6.一种显示装置，包括：
多条扫描线；
多条数据线，与多个所述扫描线交错设置；
多个像素，每一该像素包括：
一有源元件，电性连接于多个所述扫描线的至少一扫描线以及多个所述数据线的至少一数据线；
一像素电极，电性连接该有源元件；以及
一共用线，与该至少一数据线交错设置；
多个导电元件，每一该导电元件包括：
一转接部，沿一第一方向延伸；以及
至少一连接部，电性连接于该转接部及多个所述像素中对应的至少一像素的该共用线之间；以及
一绝缘层，设置于多个所述数据线与多个所述导电元件之间，
其中多个所述像素排成多个像素串，多个所述像素串在该第一方向上排列，且每一该导电元件的该转接部的两端分别重叠于不同像素串所对应的该至少一数据线，而该不同像素串用以显示相同的颜色。
7.如权利要求6所述的显示装置，其中多个所述导电元件的多个所述转接部结构上彼此分离。
8.如权利要求6所述的显示装置，其中多个所述像素包括一第一像素组以及一第二像素组，该第一像素组以及该第二像素组分别包含一第一像素串、一第二像素串以及一第三像素串，分别用以显示一第一颜色、一第二颜色及一第三颜色；多个所述导电元件包括：
一第一导电元件，该第一导电元件的该转接部的两端分别重叠于该第一像素组的该第一像素串所电性连接的该至少一数据线与该第二像素组的该第一像素串所电性连接的该至少一数据线，且该第一导电元件的该转接部跨越该第一像素组的该第二像素串所电性连接的该至少一数据线及该第一像素组的该第三像素串所电性连接的该至少一数据线；
一第二导电元件，该第二导电元件的该转接部的两端分别重叠于该第一像素组的该第二像素串所电性连接的该至少一数据线与该第二像素组的该第二像素串所电性连接的该至少一数据线，且该第二导电元件的该转接部跨越该第一像素组的该第三像素串所电性连接的该至少一数据线及该第二像素组的该第一像素串所电性连接的该至少一数据线；
一第三导电元件，该第三导电元件的该转接部的两端分别重叠于该第一像素组的该第三像素串所电性连接的该至少一数据线与该第二像素组的该第三像素串所电性连接的该至少一数据线，且该第三导电元件的该转接部跨越该第二像素组的该第一像素串所电性连接的该至少一数据线及该第二像素组的该第二像素串所电性连接的该至少一数据线。
9.如权利要求8所述的显示装置，其中该第一颜色、该第二颜色及该第三颜色包括红色、绿色及蓝色。
10.如权利要求8所述的显示装置，其中多个所述扫描线与多个所述导电元件的多个转接部在一第二方向上交替排列，而该第一方向与该第二方向交错。
11.如权利要求8所述的显示装置，其中每一该导电元件的该至少一连接部包括：
一第一连接部，对应多个所述第一像素串的多个所述像素的其中之一的该共用线设置；
一第二连接部，对应多个所述第二像素串的多个所述像素的其中之一的该共用线设置；以及
一第三连接部，对应多个所述第三像素串的多个所述像素的其中之一的该共用线设置。
12.如权利要求11所述的显示装置，还包括：
一第一基板，多个所述扫描线、多个所述数据线、多个所述像素、多个所述导电元件及该绝缘层设置于该第一基板上；
一第一侧面电极，设置于该第一基板的一侧面上，且与该第一像素组的该第一像素串所电性连接的该至少一数据线电性连接；
一第二侧面电极，设置于该第一基板的该侧面上，且与该第一像素组的该第三像素串所电性连接的该至少一数据线电性连接；以及
一第三侧面电极，设置于该第一基板的该侧面上，且与该第二像素组的该第二像素串所电性连接的该至少一数据线电性连接。
13.如权利要求12所述的显示装置，其中：
每一该导电元件的该第一连接部、该第二连接部及该第三连接部分别具有至少一断开处；
该第一导电元件的该转接部的该两端分别熔接于该第一像素组的该第一像素串所电性连接的该至少一数据线与该第二像素组的该第一像素串所电性连接的该至少一数据线；
该第二像素组的该第一像素串所电性连接的该至少一数据线具有至少一断开处，位于该第一基板的该侧面与该第一导电元件的该转接部之间；
该第二导电元件的该转接部的该两端分别熔接于该第一像素组的该第二像素串所电性连接的该至少一数据线与该第二像素组的该第二像素串所电性连接的该至少一数据线；
该第一像素组的该第二像素串所电性连接的该至少一数据线具有至少一断开处，位于该第一基板的该侧面与该第二导电元件的该转接部之间；
该第三导电元件的该转接部的该两端分别熔接于该第一像素组的该第三像素串所电性连接的该至少一数据线与该第二像素组的该第三像素串所电性连接的该至少一数据线；
该第二像素组的该第三像素串所电性连接的该至少一数据线具有至少一断开处，位于该第一基板的该侧面与该第三导电元件的该转接部之间。
14.如权利要求6所述的显示装置，还包括：
一电性平衡元件，其中多个所述导电元件中相邻的两个导电元件在该第一方向上排列，多个所述像素的至少一像素位于该相邻的两个导电元件之间，位于该相邻的两个导电元件之间的该至少一像素的一共用线与该电性平衡元件电性连接。
15.如权利要求14所述的显示装置，其中该电性平衡元件包括：
一第一平衡部，与该相邻的两个导电元件的多个转接部在该第一方向上排列，且与该相邻的该两个导电元件的多个所述转接部分离；以及
一第二平衡部，电性连接于该第一平衡部与位于该相邻的两个导电元件之间的该至少一像素的该共用线之间。
16.如权利要求6所述的显示装置，其中每一该像素的该像素电极包括一第一子像素电极与一第二子像素电极；每一该像素的该有源元件包括一第一晶体管与一第二晶体管，分别电性连接该第一子像素电极与该第二子像素电极；每一该像素所电性连接的该至少一数据线包括一第一数据线及一第二数据线，在该第一方向上依序排列，且分别与该第一晶体管及该第二晶体管电性连接；每一该导电元件的该转接部的该两端分别重叠于该第一数据线及该第二数据线。
17.如权利要求16所述的显示装置，其中多个所述像素串包括一第一像素串、一第二像素串及一第三像素串，分别用以显示一第一颜色、一第二颜色及一第三颜色；该显示装置还包括：
一第一基板，多个所述扫描线、多个所述数据线、多个所述像素、多个所述导电元件及该绝缘层设置于该第一基板上；
一第一侧面电极，设置于该第一基板的一侧面上，且与该第一像素串所电性连接的该第一数据线电性连接；
一第二侧面电极，设置于该第一基板的该侧面上，且与该第三像素串所电性连接的该第一数据线电性连接；以及
一第三侧面电极，设置于该第一基板的该侧面上，且与该第二像素串所电性连接的该第一数据线电性连接。
18.如权利要求17所述的显示装置，其中：
每一该导电元件的该至少一连接部具有一断开处；
每一该导电元件的该转接部的该两端分别熔接于同一像素串所电性连接的该第一数据线及该第二数据线；
该第一像素串所电性连接的该第二数据线具有至少一断开处，位于该第一基板的该侧面与对应的该导电元件的该转接部之间；
该第二像素串所电性连接的该第二数据线具有至少一断开处，位于该第一基板的该侧面与对应的该导电元件的该转接部之间；
该第三像素串所电性连接的该第二数据线具有至少一断开处，位于该第一基板的该侧面与对应的该导电元件的该转接部之间。
19.如权利要求6所述的显示装置，其中每一该像素的该像素电极包括一第一子像素电极与一第二子像素电极，分别设置于该至少一扫描线两侧；每一该像素的该有源元件包括一第一晶体管与一第二晶体管，分别电性连接该第一子像素电极与该第二子像素电极；每一该像素所电性连接的该至少一数据线为位于该第一子像素电极与该第二子像素电极的同一侧的一数据线，该第一晶体管及该第二晶体管与该同一侧的数据线电性连接；该第一子像素电极与该第二子像素电极具有相对的一第一侧与一第二侧，在该第一方向上依序排列；多个所述像素排成多个像素群，多个所述像素群在与该第一方向交错的一第二方向上排列；多个所述像素群中的任两相邻者所电性连接的多个所述数据线分别设置于该第一侧及该第二侧；该转接部的两端分别重叠于该相邻两像素群所电性连接的多个所述数据线。
20.如权利要求19所述的显示装置，其中多个所述像素串包括一第一像素串、一第二像素串及一第三像素串，分别用以显示一第一颜色、一第二颜色及一第三颜色；该显示装置还包括：
一第一基板，多个所述扫描线、多个所述数据线、多个所述像素、多个所述导电元件及该绝缘层设置于该第一基板上；
一第一侧面电极，设置于该第一基板的一侧面上，且与该第一像素串所电性连接的位于该第一侧的该数据线电性连接；
一第二侧面电极，设置于该第一基板的该侧面上，且与该第二像素串所电性连接的位于该第一侧的该数据线电性连接；以及
一第三侧面电极，设置于该第一基板的该侧面上，且与该第三像素串所电性连接的位于该第一侧的该数据线电性连接。
21.如权利要求20所述的显示装置，其中：
每一该导电元件的该至少一连接部具有一断开处；
每一该导电元件的该转接部的该两端分别熔接于相邻两像素群所电性连接的多个所述数据线；
该第一像素串所电性连接的位于该第二侧的数据线具有一断开处，位于该第一基板的该侧面与对应的该导电元件的该转接部之间；
该第二像素串所电性连接的位于该第二侧的数据线具有一断开处，位于该第一基板的该侧面与对应的该导电元件的该转接部之间；
该第三像素串所电性连接的位于该第二侧的数据线具有一断开处，位于该第一基板的该侧面与对应的该导电元件的该转接部之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108100258A TWI685828B (zh) | 2019-01-03 | 2019-01-03 | 顯示裝置 |
| TW108100258 | 2019-01-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109884832A true CN109884832A (zh) | 2019-06-14 |
| CN109884832B CN109884832B (zh) | 2022-01-11 |
Family
ID=66935704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910262079.8A Active CN109884832B (zh) | 2019-01-03 | 2019-04-02 | 显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109884832B (zh) |
| TW (1) | TWI685828B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068583A (zh) * | 2020-08-03 | 2022-02-18 | 友达光电股份有限公司 | 像素阵列基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI759066B (zh) * | 2020-08-03 | 2022-03-21 | 友達光電股份有限公司 | 畫素陣列基板 |
Citations (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1447154A (zh) * | 2002-03-25 | 2003-10-08 | 阿尔卑斯电气株式会社 | 液晶显示装置 |
| CN1472567A (zh) * | 2002-07-30 | 2004-02-04 | Nec液晶技术株式会社 | 液晶显示器及其制造方法 |
| CN1542725A (zh) * | 2003-06-27 | 2004-11-03 | �Ѵ���ɷ�����˾ | 节省功率电路及方法 |
| US20050052604A1 (en) * | 2003-09-08 | 2005-03-10 | Kim Woo Hyun | Array substrate for in plane switching mode liquid crystal display device and method for manufacturing the same |
| TWI287141B (en) * | 2000-10-14 | 2007-09-21 | Samsung Electronics Co Ltd | In-plane switching type liquid crystal display device and method of manufacturing the same |
| US20130182199A1 (en) * | 2006-01-31 | 2013-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN104460160A (zh) * | 2014-11-19 | 2015-03-25 | 友达光电股份有限公司 | 像素结构 |
| CN104732908A (zh) * | 2015-02-05 | 2015-06-24 | 友达光电股份有限公司 | 显示面板 |
| CN104849920A (zh) * | 2015-05-05 | 2015-08-19 | 友达光电股份有限公司 | 显示面板 |
| WO2016021512A1 (ja) * | 2014-08-06 | 2016-02-11 | シャープ株式会社 | 表示装置およびこれを備えた装置 |
| CN105549281A (zh) * | 2016-03-16 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及修复方法、显示面板和显示装置 |
| CN105549287A (zh) * | 2016-01-08 | 2016-05-04 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN105929610A (zh) * | 2016-07-01 | 2016-09-07 | 上海中航光电子有限公司 | 一种阵列基板和包括其的液晶显示面板 |
| CN106057820A (zh) * | 2016-07-21 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN106094375A (zh) * | 2016-06-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板 |
| CN106324927A (zh) * | 2015-07-03 | 2017-01-11 | 乐金显示有限公司 | 显示装置 |
| CN106647070A (zh) * | 2017-01-03 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| CN106773432A (zh) * | 2017-02-10 | 2017-05-31 | 友达光电股份有限公司 | 像素单元、像素阵列结构与显示面板 |
| CN107065334A (zh) * | 2017-03-09 | 2017-08-18 | 友达光电股份有限公司 | 显示面板 |
| CN107154218A (zh) * | 2017-06-29 | 2017-09-12 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN207424484U (zh) * | 2017-11-27 | 2018-05-29 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN108490700A (zh) * | 2018-01-09 | 2018-09-04 | 友达光电股份有限公司 | 电子装置及其制造方法 |
| CN108628041A (zh) * | 2018-02-22 | 2018-10-09 | 友达光电股份有限公司 | 显示面板 |
| CN109031828A (zh) * | 2018-08-23 | 2018-12-18 | 上海中航光电子有限公司 | 阵列基板及其驱动方法、显示面板和显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW507189B (en) * | 2001-02-23 | 2002-10-21 | Chi Mei Optoelectronics Corp | Liquid crystal display capable of repairing the defects of data line |
| TWI643177B (zh) * | 2015-04-29 | 2018-12-01 | 元太科技工業股份有限公司 | 電子紙顯示裝置及其製作方法 |
| KR102418615B1 (ko) * | 2015-08-21 | 2022-07-11 | 삼성디스플레이 주식회사 | 표시장치 및 그의 수리방법 |
-
2019
- 2019-01-03 TW TW108100258A patent/TWI685828B/zh active
- 2019-04-02 CN CN201910262079.8A patent/CN109884832B/zh active Active
Patent Citations (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI287141B (en) * | 2000-10-14 | 2007-09-21 | Samsung Electronics Co Ltd | In-plane switching type liquid crystal display device and method of manufacturing the same |
| CN1447154A (zh) * | 2002-03-25 | 2003-10-08 | 阿尔卑斯电气株式会社 | 液晶显示装置 |
| CN1472567A (zh) * | 2002-07-30 | 2004-02-04 | Nec液晶技术株式会社 | 液晶显示器及其制造方法 |
| CN1542725A (zh) * | 2003-06-27 | 2004-11-03 | �Ѵ���ɷ�����˾ | 节省功率电路及方法 |
| US20050052604A1 (en) * | 2003-09-08 | 2005-03-10 | Kim Woo Hyun | Array substrate for in plane switching mode liquid crystal display device and method for manufacturing the same |
| US20130182199A1 (en) * | 2006-01-31 | 2013-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2016021512A1 (ja) * | 2014-08-06 | 2016-02-11 | シャープ株式会社 | 表示装置およびこれを備えた装置 |
| CN104460160A (zh) * | 2014-11-19 | 2015-03-25 | 友达光电股份有限公司 | 像素结构 |
| CN104732908A (zh) * | 2015-02-05 | 2015-06-24 | 友达光电股份有限公司 | 显示面板 |
| CN104849920A (zh) * | 2015-05-05 | 2015-08-19 | 友达光电股份有限公司 | 显示面板 |
| CN106324927A (zh) * | 2015-07-03 | 2017-01-11 | 乐金显示有限公司 | 显示装置 |
| CN105549287A (zh) * | 2016-01-08 | 2016-05-04 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN105549281A (zh) * | 2016-03-16 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及修复方法、显示面板和显示装置 |
| CN106094375A (zh) * | 2016-06-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板 |
| CN105929610A (zh) * | 2016-07-01 | 2016-09-07 | 上海中航光电子有限公司 | 一种阵列基板和包括其的液晶显示面板 |
| CN106057820A (zh) * | 2016-07-21 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN106647070A (zh) * | 2017-01-03 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| CN106773432A (zh) * | 2017-02-10 | 2017-05-31 | 友达光电股份有限公司 | 像素单元、像素阵列结构与显示面板 |
| CN107065334A (zh) * | 2017-03-09 | 2017-08-18 | 友达光电股份有限公司 | 显示面板 |
| CN107154218A (zh) * | 2017-06-29 | 2017-09-12 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN207424484U (zh) * | 2017-11-27 | 2018-05-29 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN108490700A (zh) * | 2018-01-09 | 2018-09-04 | 友达光电股份有限公司 | 电子装置及其制造方法 |
| CN108628041A (zh) * | 2018-02-22 | 2018-10-09 | 友达光电股份有限公司 | 显示面板 |
| CN109031828A (zh) * | 2018-08-23 | 2018-12-18 | 上海中航光电子有限公司 | 阵列基板及其驱动方法、显示面板和显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068583A (zh) * | 2020-08-03 | 2022-02-18 | 友达光电股份有限公司 | 像素阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI685828B (zh) | 2020-02-21 |
| TW202027051A (zh) | 2020-07-16 |
| CN109884832B (zh) | 2022-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101630100B (zh) | 显示设备和驱动方法 | |
| US20020180902A1 (en) | Active matrix substrate, display device, and detector | |
| CN108563081B (zh) | 显示面板 | |
| CN102959608A (zh) | 有源矩阵基板、显示装置以及它们的检查方法 | |
| KR20170061766A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP2007017935A (ja) | 表示基板、その製造方法、及びこれを有する表示装置 | |
| US11776444B2 (en) | Pixel array substrate | |
| CN109884832A (zh) | 显示装置 | |
| WO2023082317A1 (zh) | 混接面板及拼接面板 | |
| US8031314B2 (en) | Color liquid crystal display panel | |
| CN102360145A (zh) | 一种液晶显示面板及其制作方法 | |
| TWI574245B (zh) | 顯示器及其畫素結構 | |
| KR20210033039A (ko) | 픽셀 어레이 기판 | |
| KR102497664B1 (ko) | 액정 표시 장치 | |
| WO2020222343A1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
| CN207134067U (zh) | 显示面板 | |
| CN100541274C (zh) | 显示器基底、制造该基底的方法和具有该基底的液晶显示装置 | |
| US20240047434A1 (en) | Double-surface display panel and double-surface spliced display screen | |
| US20210057450A1 (en) | Display device | |
| KR101021747B1 (ko) | 액정표시장치 | |
| US20240194098A1 (en) | Display panel, splicing display device and method for preparing the same | |
| CN110738959B (zh) | 一种显示基板及其制作方法和显示装置 | |
| WO2017028415A1 (zh) | 阵列基板及其制作方法以及相应的显示面板和显示装置 | |
| CN115206257B (zh) | 一种显示面板及终端设备 | |
| US11574935B2 (en) | Pixel array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |