CN109863600B - 成像器件、成像装置以及电子设备 - Google Patents

成像器件、成像装置以及电子设备 Download PDF

Info

Publication number
CN109863600B
CN109863600B CN201780063262.4A CN201780063262A CN109863600B CN 109863600 B CN109863600 B CN 109863600B CN 201780063262 A CN201780063262 A CN 201780063262A CN 109863600 B CN109863600 B CN 109863600B
Authority
CN
China
Prior art keywords
depth
light shielding
photodiode
shielding wall
accumulating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780063262.4A
Other languages
English (en)
Other versions
CN109863600A (zh
Inventor
闺宏司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN109863600A publication Critical patent/CN109863600A/zh
Application granted granted Critical
Publication of CN109863600B publication Critical patent/CN109863600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Abstract

本公开涉及一种能够以低成本对电荷存储部分进行遮光，同时保持从光电二极管到电荷存储部分的电荷传输路径的成像器件、成像装置和电子设备。根据本发明，在光掩模图案的用于形成其中将形成用于防止光电二极管的混色的具有遮光特性的凹槽掩埋膜的凹槽的部分中，调整其中反应气体流入的凹槽的交叉点部分的深度和数量，使得根据与反应气体的接触量调整凹槽的深度。因此，通过使用单个掩模图案的单次干法蚀刻能够形成具有多个深度的凹槽掩埋膜，使得能够降低生产成本。本发明适用于成像器件。

Description

成像器件、成像装置以及电子设备
技术领域
本公开涉及一种成像器件、成像装置和电子设备，更具体地，涉及一种能够以低成本对电荷累积单元进行遮光、同时保持从光电二极管到电荷累积单元的电荷传输路径的成像器件、成像装置和电子设备。
背景技术
通常，在成像装置中采用的成像器件被配置为通过形成遮光结构、同时保持从光电二极管到电荷累积单元的电荷传输路径来防止像素之间混色(参见专利文献1)。
引用列表
专利文献
专利文献1：日本专利申请公开第2014-096490号
发明内容
发明要解决的问题
然而，在上述专利文献1中公开的技术为了形成电荷累积单元的遮光结构、同时保持从光电二极管到电荷累积单元的电荷传输路径，需要从后侧进行多次处理或者从两侧进行多次处理。因此，需要蚀刻所需的多个光掩模图案，而且对应于处理次数的步骤数也增加。结果，制造成本可能增大。
鉴于这种情况完成了本公开。特别地，想要以低成本对电荷累积单元进行遮光、同时保持从光电二极管到电荷累积单元的电荷传输路径。
问题的解决方案
根据本公开一方面的成像器件包括：多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成。
所述遮光壁配置成包围所述电荷累积单元，其中充当用于将所述电荷从所述光电二极管传输到所述电荷累积单元的电荷传输路径的部分从所述光电二极管在其上配置成阵列的表面起形成为具有未到达基板层的第一深度，以及其他部分从所述光电二极管在其上配置成阵列的表面起形成为具有到达基板层的第二深度，由此通过利用由微负载效应引起的加工转换差异控制的使用一个光掩模图案的单次干法蚀刻形成具有所述第一深度和所述第二深度的所述遮光壁。
所述电荷累积单元可以由多个光电二极管共享，并且在所述电荷累积单元和所述多个光电二极管中的每一个光电二极管之间可以形成所述电荷传输路径。
通过控制在所述干法蚀刻中使用的反应气体在硅基板上的接触量，所述光掩模图案可以形成为控制通过所述干法蚀刻形成所述遮光壁的沟槽的深度。
在光掩模图案中，通过调整在所述干法蚀刻中使用的反应气体在硅基板上的接触面积或者所述反应气体的流动路径的数量控制所述反应气体的接触量，使得可以控制通过所述干法蚀刻形成所述遮光壁的沟槽的深度。
通过使得所述光掩模图案形成包围所述电荷累积单元的环形结构可以根据流动路径的数量来控制反应气体的接触量。
所述环形结构可以是圆形的、菱形的、矩形的或者多边形的。
所述电荷累积单元可以包括浮动扩散区域和存储器。
所述遮光壁可以由具有透过性并且折射率低于硅的折射率的绝缘膜构成，或者由其中在内部设置有遮光金属的所述绝缘膜构成。
根据本公开一方面的成像装置包括：多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成。
根据本公开一方面的电子设备包括：多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成。
根据本公开的一方面，通过遮光壁对配置成阵列并根据入射光的量生成电荷的多个光电二极管和累积从光电二极管传输的电荷的电荷累积单元各自地进行遮光，遮光壁配置为包围电荷累积单元，其中遮光壁的一部分具有第一深度以及遮光壁的其他部分具有第二深度，并且通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成遮光壁的第一深度和第二深度。
发明效果
根据本公开的一方面，能够以低成本对电荷累积单元进行遮光、同时保持从每个光电二极管到电荷累积单元的电荷传输路径。
附图说明
图1示出了传统成像器件的第一配置示例。
图2示出了传统成像器件的第二配置示例。
图3示出了根据本公开的成像器件的配置示例。
图4示出了图3中的成像器件的像素电路的说明图。
图5是说明图3中的成像器件的制造过程的流程图。。
图6是第一变形例的说明图。
图7是第二变形例的说明图。
图8是第三变形例的说明图。
图9是第四变形例的说明图。
图10是示出了作为应用本公开的成像器件的电子设备的成像装置的配置示例的框图。
图11示出了应用本公开的技术的成像器件的使用例。
具体实施方式
下面将参照附图详细地描述本公开的优选实施方案。需要指出的是，在本说明书和附图中，具有基本上相同的功能配置的构成要素用相同的附图标记表示以省略重复说明。
此外，将按照下面的顺序进行说明。
1.传统成像器件的概要
2.第一实施方案
3.图3中的成像器件的制造过程
4.第一变形例
5.第二变形例
6.第三变形例
7.第四变形例
8.电子设备的应用例
9.成像器件的使用例
<<1.传统成像器件的概要>>
为了描述本公开的成像器件，将首先描述传统成像器件的概要。
<<传统成像器件的第一配置示例>>
图1示出了传统成像器件的单位像素当从顶部(从与光接收表面相反的一侧)观察时的配置。图1示出的配置是两个像素共享的配置，其中光电二极管11-1和位于光电二极管11-1右侧的光电二极管11-2共享复位栅等。
单位像素1包括在中央部分的光电二极管11-1，然而，当从顶部观察时因为有P区域，所以不能直接看到它，但是在图1中由附图标记表示以示出与其他部分的位置关系。
浮动栅(FG)15、浮动扩散区域(FD)14和复位栅(RST)13配置成布置在存储器单元16-1的下方。复位栅13由光电二极管11-1和光电二极管11-2共享。
此外，传输栅(TG)17设置在光电二极管11-1的一部分中。配线18配置成连接传输栅17和存储器单元16-1。在光电二极管11-1的右侧设置布置在光电二极管11-1的右侧的用于光电二极管11-2的存储器单元16-2、浮动栅21和浮动扩散区域20。然后，放大晶体管(放大器：AMP)19设置在浮动扩散区域20的下面。放大晶体管19由多个光电二极管共享，并且，在这种情况下，由光电二极管11-1和光电二极管11-2共享。
具有这样的配置的单位像素1的传输栅17由光电二极管11-1光电转换，并且通过向栅极电极施加驱动信号，光电二极管11-1中累积的电荷经由配线18传输到存储器单元16-1。类似地，当向栅极电极施加驱动信号时，传输栅22将在光电二极管11-2中光电转换的并且累积在光电二极管11-2中的电荷经由配线23传输到存储器单元16-2。
存储器单元16-1由遮光膜12-1和遮光膜12-2进行遮光。如图1所示，遮光膜12-1和遮光膜12-2设置成包围存储器单元16-1。因此，存储器单元16-1由遮光膜12-1和12-2进行遮光。此外，如图1所示，遮光膜12以夹在绝缘膜之间的状态设置。
因此，遮光膜12-2设置在光电二极管11-1和存储器单元16-1之间，来自光电二极管11-1的电荷经由配线18进行传输。需要指出的是，正如随后将详细描述的，该配置通过部分地消除绝缘膜和遮光膜12并且在消除的部分设置传输栅可以不包括配线18。
当向浮动栅15的栅极电极施加驱动信号时，单位像素1的浮动栅15将存储器单元16-1中累积的电荷传输到浮动扩散区域14。浮动扩散区域14是由N型层形成的电荷-电压转换单元，并且在浮动栅15的控制下将从存储器单元16-1传输的电荷转换成电压。
单位像素1进一步包括与光电二极管11-2共享的复位栅13和放大晶体管19。复位栅13连接在电源与浮动扩散区域14之间，并且通过向栅极电极施加驱动信号将浮动扩散区域14和浮动扩散区域20复位。
放大晶体管19的漏极电极连接到电源并且其栅极电极连接到浮动扩散区域14，并且放大晶体管19读取浮动扩散区域14的电压。虽然在图中未示出，但是单位像素1也包括例如其漏极电极连接到放大晶体管19的源极电极并且其源极电极连接到垂直信号线(未示出)的选择晶体管，由此当向栅极电极施加驱动信号时选择应当从其中读取像素信号的单位像素1。其中选择晶体管连接在电源和放大晶体管19的漏极电极之间的另一种电路结构也可以是可以的。
配置成如上所述的成像器件(CMOS图像传感器)同时开始所有像素的曝光并且同时结束所有像素的曝光，因此将累积在光电二极管11-1中的电荷传输到遮光存储器单元16以达到全局快门操作(全局曝光)。通过这种全局快门操作，由于其中所有的像素匹配的曝光时段而使得可以进行无失真地成像。
<<传统成像器件的第二配置示例>>
在图1的传统成像器件中，传输栅17和存储器单元16-1经由配线18连接，但是可以省略配线18。图2的左边部分示出了配置成省略配线18的单位像素当从顶部(从与光接收表面相反的一侧)观察时的配置。此外，图2的右上部分示出了在图2的左边部分中示出的单位像素的侧视图。
在图2中示出的单位像素31-1的配置与在图1中示出的单位像素1的配置基本相似。换句话说，单位像素31-1包括光电二极管41-1、传输栅47-1、存储器单元46-1、浮动栅45-1、浮动扩散区域44-1、复位栅43以及放大晶体管48。
在图2中示出的单位像素31-1也是两个像素共享型单位像素，并且复位栅43和放大晶体管48由光电二极管41-1和光电二极管41-2共享。在图2中示出的单位像素31-1与在图1中示出的单位像素1进行了比较。
与在图1中示出的单位像素1相似，在图2中示出的单位像素31-1的存储器单元46-1、浮动栅45-1、浮动扩散区域44-1以及复位栅43设置在遮光膜42-1和遮光膜42-2之间。同样地，存储器单元46-2、浮动栅45-2、浮动扩散区域44-2以及放大晶体管48设置在遮光膜42-3和遮光膜42-4之间。
遮光膜42-2的一部分朝向光电二极管41-1侧开口，并且传输栅47-1设置在开口部分中。由于通过使遮光膜42-2的一部分开口来设置传输栅47-1，所以来自光电二极管41-1的电荷不通过配线就能传输到存储器单元46-1。
类似地，在诸如单位像素31-2等其他的单位像素中，遮光膜42-4的一部分朝向光电二极管41-2侧开口，并且传输栅47-2设置在开口部分中。因此，可以使遮光膜的一部分开口并且将传输栅设置在开口部分中。
因此，其中电荷不使用配线从光电二极管41-1传输到存储器单元46-1的配置允许电荷在硅基板上传输，因此减少了噪声并且降低了噪声的影响。
图2的右边部分示出了在图2的左边部分中示出的单位像素31-1的侧视图。图2的右上视图是在图2的左边部分示出的单位像素31-1当沿着线a-a'切割时的断面的侧视图，以及图2的右下视图是在图2的左边部分示出的单位像素31-1当沿着线b-b'切割时的断面的侧视图。
在图2的右上部分示出的侧视图对应于传输栅47-1所处的位置，因此遮光膜42-2从单位像素31-1的下表面向上设置，但是设置在中途并且未到达单位像素31-1的上表面。与遮光膜42-2形成对照，遮光膜42-1设置成从单位像素31-1的下表面到单位像素31-1的上表面贯穿单位像素31-1。因此，遮光膜42设置在设置有传输栅47的部分的中途并且另一个遮光膜42设置成贯穿基板。
在图2的右下部分示出的侧视图对应于未设置传输栅47的位置，因此遮光膜42设置成从基板的下表面到上表面贯穿基板。
此外，如在图2的右上部分和右下部分示出的，遮光膜51-1在基板的下表面上设置在两个遮光膜42之间，例如，设置在遮光膜42-1和遮光膜42-2之间。遮光膜51设置成减少来自后表面侧的不必要的光的影响。
然而，在图1和图2中示出的传统成像器件中，为了形成遮光结构、同时保持从光电二极管到作为电荷累积单元的存储器或者到浮动扩散区域(在无存储器和FG的配置的情况下)的电荷传输路径，有必要从后侧进行多次处理或者从前后两侧进行多次处理。这就需要多个光掩模图案，并且步骤的数量增加了与光掩模图案的数量相对应的处理次数。结果，可能增加制造成本。
<<2.第一实施方案>>
<本公开的成像器件的配置示例>
因此，本公开的成像器件可以形成能够对电荷累积单元进行遮光的掩埋膜，同时使用少量的光掩模图案确保从光电二极管到电荷累积单元的电荷传输路径，因此防止了制造成本的增加。
图3示出了本公开的成像器件的配置示例。在图3中，上部中央部分示出了成像器件101的当从入射光的方向观察时的俯视图，以及右上部分示出了图3的上部中央视图的范围Z1的放大图。此外，在图3中，左下部分示出了上部中央部分当沿着线A-B切割时的断面视图，下部中央部分示出了上部中央部分当沿着线C-B切割时的断面视图，以及右下部分示出了上部中央部分当沿着线D-E切割时的断面视图。
此外，如在图3的上部中央部分示出的，成像器件101包括各自由N-型层141构成并且相对于P-阱144配置成阵列的光电二极管(PD)121，并且遮光膜145在表面层上除了光电二极管121的上表面之外的范围内设置成矩形形状以包围每个光电二极管121。此外，当从入射光的方向(在图3的上部中央部分中从纸面的正面到背面的方向，或者在图3的下部分中从顶部到底部的方向)观察时，沟槽掩埋膜142设置在遮光膜145的下方以便包围配置成阵列的每个光电二极管121。
沟槽掩埋膜142由具有透过性并且折射率低于硅的折射率的绝缘膜构成，并且将光传输到光电二极管121，同时在被称为深沟槽隔离(DTI)的深沟槽中形成的部分处进行直到临界角的遮光，因此对入射在相邻的光电二极管121的光进行遮挡且防止混色。换句话说，配置在DTI中的沟槽掩埋膜142用作遮光壁，该遮光壁基本上对光电二极管121进行各自地遮光和对电荷累积单元123进行各自地遮光。
此外，如在图3的上部视图中示出地，沟槽掩埋膜142在光电二极管121在其上配置成阵列的表面上沿水平方向和垂直方向线性地形成。此外，沟槽掩埋膜142在具有圆环形结构的交叉点部分处相互连接。此外，在沟槽掩埋膜142和P-阱144之间的边界上形成固定电荷层143以包围整个边界。需要指出的是，除非另有说明，在下文中沟槽掩埋膜142包括固定电荷层143。
此外，电荷累积单元123形成在作为当从光的入射方向观察时形成为圆环形结构的沟槽掩埋膜142的中央底部的基板层102上。例如，这里提到的电荷累积单元123是在图4中示出的浮动扩散区域(FD)(下文中简单地称作FD)。
需要指出的是，图4示出了典型的像素电路的配线图。在图4中示出的像素电路包括光电二极管121、传输晶体管122、电荷累积单元123、复位晶体管124、放大晶体管125以及选择晶体管(SEL)126。
光电二极管121根据入射光的量累积电荷。传输晶体管(传输Tr.)122将累积在光电二极管121中的电荷传输到由浮动扩散区域(FD)构成的电荷累积单元123。当使电荷累积单元123或者光电二极管121复位时复位晶体管124操作。
放大晶体管125在放大晶体管125的栅极上接收与累积在电荷累积单元123中的电荷相对应的电压，并且将与施加在栅极上的电压相对应的电压作为像素信号输出。选择晶体管126根据选择信号接通和截止，并且在传输像素信号时供给选择信号时选择晶体管126接通，以便从放大晶体管125输出的像素信号通过垂直传输线127输出。
在其中线性沟槽掩埋膜142在水平方向和垂直方向上交叉的圆环形结构的沟槽掩埋膜142的交叉点部分处形成具有遮光特性的空间。电荷累积单元123由于形成在由具有遮光特性的沟槽掩埋膜142形成的圆环形结构包围的空间中而保持它的遮光特性。此外，圆环形结构的沟槽掩埋膜142的一部分是浅的以便不到达基板层102，并且在该部分中，如在图3的下部中央视图中示出的，形成传输晶体管122以确保电荷传输路径。
这里，圆环形结构的沟槽掩埋膜142通过微负载效应仅在沟槽掩埋膜142的形成像素阵列的表面上并且与线性形成的沟槽掩埋膜142交叉的部分中是深的。
换句话说，通过光刻法在圆环形结构中形成蚀刻图案后，在其上形成蚀刻图案的表面上喷射反应气体(包括反应气体(蚀刻气体)、离子、自由基等)以用于干法蚀刻，并且只有形成沟槽掩埋膜142的区域进行反应以挖掘出沟槽。然后，在挖掘出的沟槽的表面层上形成固定电荷层143，并且然后，形成沟槽掩埋膜142以填充沟槽。
此时，在圆环形结构的沟槽掩埋膜142与在形成像素阵列的表面上在水平方向和垂直方向上线性形成的沟槽掩埋膜142交叉的部分处，随着通过与反应气体反应进行的挖掘的推进，反应气体的接触量根据环形结构的部分而变化，并且挖掘深度改变。
例如，如在图3的右上部分的范围Z1中示出的，圆环形结构的沟槽掩埋膜142的位置P是对应于在图3的下部中央部分中示出的位置P的位置，并且如由在图3的右上部分中的箭头指示的，反应气体沿两个方向流到位置P。相对地，圆环形结构的沟槽掩埋膜142的位置Q是对应于在图3的右下视图中的位置Q的位置，并且如由在图3的右上部分中的箭头指示的，反应气体沿三个方向流到位置Q。
结果，与位置P相比，更多的反应气体接触位置Q，使得位置Q比位置P被挖掘得更深以形成与反应气体的接触量相对应的较深的沟槽。相反地，位置P比位置Q被挖掘得更浅以形成与比位置Q更少的反应气体的接触量相对应的较浅的沟槽。结果，在图3的下部中央部分中的位置P的沟槽的深度d1比在图3的右下部分中的位置Q的沟槽的深度d2(>d1)浅。
换句话说，与位置P的方向数量相比，反应气体从更多数量的方向上接触位置Q，使得反应气体的接触量增加并且沟槽被挖掘得更深(加工转换差异(processing conversiondifference)发生)。因此，通过调整加工转换差异，在位置Q处的沟槽深度d2可以配置为到达基板层102并且在位置P处的沟槽深度d1可以配置为不到达基板层102。结果，通过使用一种类型的光掩模图案的干法蚀刻就可以形成具有不同深度的沟槽掩埋膜142。
换句话说，曾经需要不同的光掩模图案来形成具有不同深度的沟槽，但是通过使用利用基于微负载效应的加工转换差异的光掩模图案，即使通过使用一个光掩模图案的单次干法蚀刻也可以加工具有不同深度的多个沟槽。
结果，通过使用一个光掩模图案的单次干法蚀刻可以获得具有不同深度的沟槽，使得电荷累积单元123的外周可以被沟槽掩埋膜142包围，如在图3的右下视图中示出的，并且在沟槽掩埋膜142的较浅的部分中形成传输晶体管122以生成电荷传输路径，如在图3的下部中央部分中示出的。
需要指出的是，微负载效应是这样一种效应：其中，在干法蚀刻期间，使用反应气体蚀刻的部分，换句话说，通过与反应气体接触而被挖掘的部分由于每单位面积的反应气体的接触量更大而被挖掘得更深。此外，在下面的描述中，利用微负载效应进行挖掘根据每单位面积的反应气体的接触量的差异而导致的对被挖掘的沟槽的深度的差异也被称为加工转换差异。
<<3.图3的成像器件的制造过程>>
接着，将参照图5中的流程图描述图3中的成像器件的制造过程。需要指出的是，假定预先形成了光电二极管121、传输晶体管122以及电荷累积单元123。
在步骤S11中，通过光刻法形成光掩模图案，使得沟槽的深度由于基于微负载效应的加工转换差异根据位置而改变。这里，待形成的光掩模图案对应于预先形成的光电二极管121、传输晶体管122以及电荷累积单元123。
在步骤S12中，通过使用反应气体的干法蚀刻形成其深度根据沿着光掩模图案的位置变化的沟槽。
换句话说，通过使线性沟槽掩埋膜142在水平方向和垂直方向上交叉的部分形成为圆环形结构，形成了具有不同深度的沟槽，如由上文所述的在图3的右上视图中示出的位置P和Q指示的。
在步骤S13中，在包括挖掘的沟槽的整个表面上形成固定电荷层143。
在步骤S14中，将沟槽掩埋膜142掩埋在挖掘的沟槽中。
在步骤S15中，形成遮光膜145。
通过上述过程，通过使用一个光掩模图案的单次干法蚀刻形成具有多个深度的沟槽掩埋膜142是可行的。
需要指出的是，虽然已经描述了其中由于利用微负载效应的加工转换差异，通过使用一个光掩模图案的单次干法蚀刻获得具有不同深度的沟槽掩埋膜142的示例，但是可以通过使用多于一个光掩模图案的多次干法蚀刻形成具有不同深度的沟槽掩埋膜142。
<<4.第一变形例>>
在上面的描述中，已经描述了其中沟槽掩埋膜142仅由具有透过性的绝缘膜构成的示例。此外，遮光膜145的金属膜可以掩埋在DTI中。
换句话说，如在图6的下部分中示出的，与遮光膜145连续的具有遮光特性的金属膜掩埋在沟槽掩埋膜142的DTI部分中。光通过直到硅与由绝缘膜构成的沟槽掩埋膜142的临界角的全反射被反射到光电二极管121中，但是当超出临界角时，光被形成遮光膜145的金属膜反射或者吸收，由此减少混色。
<<5.第二变形例>>
在上面的描述中，已经描述了以下这样的成像器件101的示例：其中，相对于光电二极管121在其上配置成阵列的表面的水平方向和垂直方向线性形成的沟槽掩埋膜142的交叉点部分形成圆环形结构以用于连接。可选择地，然而，在沟槽掩埋膜142的交叉点部分处的连接可以是环形结构而非圆形结构，只要该结构是环形的即可。例如，如在图7的左边视图中示出的，相对于光电二极管121在其上配置成阵列的表面上的水平方向和垂直方向线性形成的沟槽掩埋膜142的交叉点部分可以是菱形的环形结构，或者如在图7的右边视图中示出的矩形形状。
在图7的左边和右边的两部分中，沿着线A-B、C-B以及D-E切割的断面的基本配置与在图3的下面部分中的断面是相似的。然而，在图3的下面视图的三种断面中在水平方向上的宽度和位置根据形状的不同而不同。
此外，只要设置环形结构，那么该结构可以是包括在图7中示出的结构的圆形结构以外的结构。然而，对于由于由微负载效应引起的加工转换差异而产生的形成电荷传输路径的范围以外的范围，深沟槽掩埋膜142形成为到达基板层102以便对电荷累积单元123进行遮光。对于其中形成有传输晶体管122的范围，形成浅沟槽掩埋膜142以不到达基板层102以便允许起到电荷传输路径的作用。
在任何环形结构中，可以通过使用一个光掩模图案的单次干法蚀刻形成用来形成具有不同深度的沟槽掩埋膜142的沟槽，用于形成充当到光电二极管121的电荷传输路径的传输晶体管，同时对电荷累积单元123进行遮光，以便可以减少掩模图案和加工步骤的数量。结果，可以降低制造成本。
<<6.第三变形例>>
在上面的描述中，已经描述了成像器件101的以下这种示例：其中，在光电二极管121在其上配置成阵列的表面上在水平方向和垂直方向上线性形成的沟槽掩埋膜142的交叉点部分形成为环形结构以通过由微负载效应引起的加工转换差异调整沟槽掩埋膜142的深度。可选择地，可以改变用来形成沟槽(其用于形成沟槽掩埋膜142)的光刻中的宽度来调整与反应气体的接触量(接触面积)，以便调整被挖掘的沟槽的深度。
换句话说，如在图8的左边部分中示出的，沟槽掩埋膜142形成为在光电二极管121在其上配置成阵列的表面上包围各个光电二极管121。此外，在图8的左边视图的线A-B上的位置P和Q之间通过光掩模图案设定的沟槽掩埋膜142的宽度是不同的，并且在位置Q周围的沟槽掩埋膜142的宽度被设定为比在位置P周围的沟槽掩埋膜142的宽度更宽。通过这样的配置，反应气体的接触量在位置Q处比在位置P处大。
因此，如在图8的右边部分中示出的，沟槽掩埋膜142的深度在位置Q处比在位置P深，并且到达基板层102以形成电荷累积单元123的完整的遮光空间。另一方面，在位置P处的沟槽掩埋膜142比在位置Q处的沟槽掩埋膜142的深度变得更浅并且未到达基板层102。结果，在位置P处未到达基板层102，使得传输晶体管122设置成起到电荷传输路径的作用。
此外，如在图8的中央部分中示出的，在光电二极管121在其上配置成阵列的表面上沿水平方向和垂直方向线性形成的线性沟槽掩埋膜142的交叉点部分形成为环形结构。此外，可以改变沟槽掩埋膜142的宽度以调整深度。
换句话说，在图8的中央部分中，在光电二极管121在其上配置成阵列的表面上沿水平方向和垂直方向线性形成的沟槽掩埋膜142的交叉点部分形成为环形结构，但是由光掩模图案设定的沟槽掩埋膜142的宽度在线A-B上的位置P和位置Q之间不同，并且在位置Q周围的沟槽掩埋膜142的宽度设定为比在位置P处的沟槽掩埋膜142的宽度宽。通过这样的配置，反应气体的接触量在位置Q处比在位置P处大。
因此，如在图8的右边部分中示出的，沟槽掩埋膜142的深度在位置Q处比在位置P处深，并且到达基板层102以形成电荷累积单元123的完整的遮光空间。另一方面，在位置P处的沟槽掩埋膜142比在位置Q处的沟槽掩埋膜142的深度变得更浅并且未到达基板层102，使得传输晶体管122设置成起到电荷传输路径的作用。
换句话说，图8的左边和中央部分是以下这种配置示例：其中，在光电二极管121在其上配置成阵列的表面上沿水平方向和垂直方向线性形成的沟槽掩埋膜142的数量和交叉点部分不同，但是在图8的右边部分中示出了沿着线A-B的两者的断面视图。需要指出的是，沿图8的左边和中央部分的线A-B的断面视图在水平方向上的宽度和位置明确地不同，但是外部形状几乎彼此相同。
在任何结构中，可以通过使用一个光掩模图案的单次干法蚀刻形成用来形成具有不同深度的沟槽掩埋膜142的沟槽，用于形成充当到光电二极管121的电荷传输路径的传输晶体管，同时对电荷累积单元123进行遮光，使得可以减少掩模图案和加工步骤的数量。结果，可以减少制造成本。
<<7.第四变形例>>
在上面的描述中，已经描述了其中电荷累积单元123是针对每个光电二极管设置的浮动扩散区域(FD)的成像器件101的示例。可选择地，电荷累积单元123可以设置为由多个光电二极管共享的存储器，代替浮动扩散区域(FD)。
在这种情况下，例如，如在图9的左边部分中的线A-B上示出的，包围每个光电二极管121的沟槽掩埋膜142的在位置P1和P2周围的一部分的宽度形成为比位置Q1和Q2周围的宽度窄。这减少了干法蚀刻期间反应气体的接触量并且，如在图9的右边视图中示出的，在相邻的光电二极管121-1和121-2之间的沟槽掩埋膜142的深度制得比较浅以便不到达基板层102。
通过这样的配置，连接充当电荷累积单元123的存储器与包括光电二极管121-1、121-2等的多个光电二极管121的传输晶体管122-1至122-3设置在位置P1和P2之间的空间的底部并且设置在基板层102上以起到来自多个光电二极管121的电荷传输路径的作用。
另一方面，在位置Q1和Q2处的沟槽掩埋膜142比在位置P1和P2处的沟槽掩埋膜142宽，使得干法蚀刻期间反应气体的接触量增加并且允许较深的挖掘以到达基板层102。通过这样的结构，在沟槽掩埋膜142之间可以形成遮光空间，并且，例如，可以形成像素晶体管(如晶体管124至126中的任何一个)。
通过上面的结构，通过使用一个光掩模图案的单次干法蚀刻形成包括以下这两种沟槽掩埋膜142的沟槽掩埋膜142：第一种沟槽掩埋膜142具有到达基板层102的深度从而对电荷累积单元123进行遮光，第二种沟槽掩埋膜142具有未到达基板层102的深度并且形成充当到光电二极管121的电荷传输路径的传输晶体管。这减少了光掩模图案的数量和加工步骤的数量。结果，可以减少制造成本。
综上所述，通过使用光掩模图案进行干法蚀刻，其中对具有不同深度的用于对浮动扩散区域(FD)或者构成存储器的电荷累积单元123进行遮光的沟槽掩埋膜142和用来形成起到来自光电二极管的电荷传输路径的作用的传输晶体管的沟槽掩埋膜142的宽度进行调整以控制反应气体的接触量，通过使用一个光掩模图案的单次干法蚀刻形成具有多个深度的沟槽掩埋膜142。结果，可以通过减少光掩模图案的数量和干法蚀刻的步骤数量来减少成像器件的制造成本。
更具体地，用来形成对浮动扩散区域(FD)或者构成存储器的电荷累积单元123进行遮光的沟槽掩埋膜142的掩模图案形成为增大接触面积或者反应气体的流动路径的数量以增大反应气体的接触量，从而增大沟槽掩埋膜142的深度，使得沟槽掩埋膜142的最深的部分可以到达基板层102。
另一方面，用来形成起到来自光电二极管121的电荷传输路径的作用的传输晶体管的形成用的沟槽掩埋膜142的掩模图案被形成为使得沟槽掩埋膜142的最深的部分不到达基板层102。因此，与用来形成遮光用的沟槽掩埋膜142的部分相比，反应气体的接触量减少了，使得接触面积或者反应气体的流动路径的数量减少了。
通过形成具有上述特征的掩模图案，对于形成对电荷累积单元123进行遮光用的空间的部分和形成起到电荷传输路径的作用的传输晶体管的部分，可以通过使用一个掩模图案的单次干法蚀刻形成各自具有合适的深度的沟槽掩埋膜142。结果，掩模图案减少了，干法蚀刻的次数，换句话说，制造步骤，减少了，并且制造成本减少了。
<<8.电子设备的应用示例>>
上述的成像器件可以应用于包括如数码静态相机、数码摄像机等成像装置、具有成像功能的手机或者具有成像功能的其他设备的各种电子设备。
图10是示出了作为应用本技术的电子设备的成像装置的配置示例的框图。
在图10中示出的成像装置201包括光学系统202、快门装置203、固态成像器件204、驱动电路205、信号处理电路206、显示器207和存储器208，并且能够捕捉静止图像和运动图像。
光学系统202包括一个或多个透镜，并且将来自被摄体的光(入射光)引导到固态成像器件204并且在固态成像器件204的光接收表面上形成图像。
快门装置203设置在光学系统202和固态成像器件204之间，并且在驱动电路205的控制下控制固态成像器件204的光照射时段和遮光时段。
固态成像器件204由包括上述固态成像器件的封装件构成。固态成像器件204经由光学系统202和快门装置203根据在光接收表面上形成的光累积一定时段的信号电荷。累积在固态成像器件204中的信号电荷根据从驱动电路205提供的驱动信号(时序信号)进行传输。
驱动电路205输出用于控制固态成像器件204的传输操作和快门装置203的快门操作的驱动信号以驱动固态成像器件204和快门装置203。
信号处理电路206对从固态成像器件204输出的信号电荷进行各种信号处理。通过由信号处理电路206进行信号处理获得的图像(图像数据)提供给显示器207并显示或者提供给存储器208并存储(记录)。
对于如上所述配置的成像装置201，也可以应用在本公开的图3中示出的成像器件101，代替上述的光学系统202、快门装置203和固态成像器件204，以减少制造成本。
<<9.成像器件的使用例>>
图11示出了使用上面描述的图3的成像器件101的应用示例。
上面描述的成像器件可以用于下面用来感测如可见光、红外光、紫外光、x射线等光的各种情况。
-用于拍摄观赏用的图像的装置，例如数码相机和具有相机功能的便携式装置等。
-用于交通的装置，例如为了诸如自动停止等安全驾驶、识别驾驶员状态等而对汽车的前、后、周围、内部等进行拍摄的车载传感器，用于对行驶车辆和道路进行监视的监视相机，用于测量车辆之间距离的距离测量传感器等。
-用于诸如电视机、冰箱、空调等家用电器，以对使用者的手势进行拍摄且根据该手势进行操作的装置。
-用于医疗保健的装置，例如内窥镜、通过接收红外光进行血管造影的装置等。
-用于安保的装置，例如用于预防犯罪的监控相机、用于个人身份认证的相机等。
-用于美容的装置，例如用于拍摄皮肤的皮肤测量仪器、用于拍摄头皮的显微镜等。
-用于运动的装置，例如用于运动的动作相机或可穿戴相机等。
-用于农业的装置，例如用于监测田地和农作物的状况的相机等。
需要指出的是，本公开也可以配置成以下结构。
<1>一种成像器件，包括：
多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；
电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及
遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中
所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成。
<2>根据<1>所述的成像器件，其中
所述遮光壁配置成包围所述电荷累积单元，其中充当用于将所述电荷从所述光电二极管传输到所述电荷累积单元的电荷传输路径的部分从所述光电二极管在其上配置成阵列的表面起形成为具有未到达基板层的第一深度，以及其他部分从所述光电二极管在其上配置成阵列的表面起形成为具有到达基板层的第二深度，由此通过利用由微负载效应引起的加工转换差异控制的使用一个光掩模图案的单次干法蚀刻形成具有所述第一深度和所述第二深度的所述遮光壁。
<3>根据<2>所述的成像器件，其中
所述电荷累积单元由多个光电二极管共享，并且在所述多个光电二极管之间形成所述电荷传输路径。
<4>根据<1>所述的成像器件，其中
通过控制在所述干法蚀刻中使用的反应气体在硅基板上的接触量，所述光掩模图案控制通过所述干法蚀刻形成所述遮光壁的沟槽的深度。
<5>根据<4>所述的成像器件，其中
通过控制在所述干法蚀刻中使用的反应气体在硅基板上的接触面积或者通过根据所述反应气体的流动路径的数量控制所述反应气体的接触量，所述光掩模图案控制通过所述干法蚀刻形成所述遮光壁的沟槽的深度。
<6>根据<5>所述的成像器件，其中
所述光掩模图案形成包围所述电荷累积单元的环形结构，并且根据所述流动路径的数量控制所述反应气体的接触量。
<7>根据<6>所述的成像器件，其中
所述环形结构是圆形的、菱形的、矩形的或者多边形的。
<8>根据<1>至<7>中任一项所述的成像器件，其中
所述电荷累积单元包括浮动扩散区域和存储器。
<9>根据<1>至<8>中任一项所述的成像器件，其中
所述遮光壁由具有透过性并且折射率低于硅的折射率的绝缘膜形成，或者由其中在内部设置有遮光金属的所述绝缘膜形成。
<10>一种成像装置，包括：
多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；
电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及
遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中
所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成。
<11>一种电子设备，包括：
多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；
电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及
遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中
所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成。
附图标记列表
101 成像器件
102 基板层
121 光电二极管
122 传输晶体管
123 电荷累积单元
124 复位晶体管
125 放大晶体管
126 选择晶体管
127 垂直传输线路
141 N-型层
142 沟槽掩埋层
143 固定电荷层
144 P-阱
145 遮光膜

Claims (10)

1.一种成像器件，包括：
多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；
电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及
遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中
所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成，以及
其中充当用于将所述电荷从所述光电二极管传输到所述电荷累积单元的电荷传输路径的部分从所述光电二极管在其上配置成阵列的表面起形成为具有未到达基板层的第一深度，以及其他部分从所述光电二极管在其上配置成阵列的表面起形成为具有到达基板层的第二深度，由此通过利用由微负载效应引起的加工转换差异控制的使用一个光掩模图案的单次干法蚀刻形成具有所述第一深度和所述第二深度的所述遮光壁。
2.根据权利要求1所述的成像器件，其中
所述电荷累积单元由多个光电二极管共享，并且在所述多个光电二极管之间形成所述电荷传输路径。
3.根据权利要求1所述的成像器件，其中
通过控制在所述干法蚀刻中使用的反应气体在硅基板上的接触量，所述光掩模图案控制通过所述干法蚀刻形成所述遮光壁的沟槽的深度。
4.根据权利要求3所述的成像器件，其中
通过控制在所述干法蚀刻中使用的反应气体在硅基板上的接触面积或者通过根据所述反应气体的流动路径的数量控制所述反应气体的接触量，所述光掩模图案控制通过所述干法蚀刻形成所述遮光壁的沟槽的深度。
5.根据权利要求4所述的成像器件，其中
所述光掩模图案形成包围所述电荷累积单元的环形结构，并且根据所述流动路径的数量控制所述反应气体的接触量。
6.根据权利要求5所述的成像器件，其中
所述环形结构是圆形的、菱形的、矩形的或者多边形的。
7.根据权利要求1-6中任一项所述的成像器件，其中
所述电荷累积单元包括浮动扩散区域和存储器。
8.根据权利要求1-6中任一项所述的成像器件，其中
所述遮光壁由具有透过性并且折射率低于硅的折射率的绝缘膜形成，或者由其中在内部设置有遮光金属的所述绝缘膜形成。
9.一种成像装置，包括：
多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；
电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及
遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中
所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成，以及
其中充当用于将所述电荷从所述光电二极管传输到所述电荷累积单元的电荷传输路径的部分从所述光电二极管在其上配置成阵列的表面起形成为具有未到达基板层的第一深度，以及其他部分从所述光电二极管在其上配置成阵列的表面起形成为具有到达基板层的第二深度，由此通过利用由微负载效应引起的加工转换差异控制的使用一个光掩模图案的单次干法蚀刻形成具有所述第一深度和所述第二深度的所述遮光壁。
10.一种电子设备，包括：
多个光电二极管，所述多个光电二极管配置成阵列并且根据入射光的量生成电荷；
电荷累积单元，所述电荷累积单元累积从所述光电二极管传输的电荷；以及
遮光壁，所述遮光壁对所述光电二极管和所述电荷累积单元各自地进行遮光，其中
所述遮光壁配置成包围所述电荷累积单元，其中所述遮光壁的一部分具有第一深度并且所述遮光壁的其他部分具有第二深度，并且所述遮光壁的所述第一深度和所述第二深度通过利用由微负载效应引起的加工转换差异的使用光掩模图案的干法蚀刻形成，以及
其中充当用于将所述电荷从所述光电二极管传输到所述电荷累积单元的电荷传输路径的部分从所述光电二极管在其上配置成阵列的表面起形成为具有未到达基板层的第一深度，以及其他部分从所述光电二极管在其上配置成阵列的表面起形成为具有到达基板层的第二深度，由此通过利用由微负载效应引起的加工转换差异控制的使用一个光掩模图案的单次干法蚀刻形成具有所述第一深度和所述第二深度的所述遮光壁。
CN201780063262.4A 2016-11-02 2017-10-19 成像器件、成像装置以及电子设备 Active CN109863600B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016215045 2016-11-02
JP2016-215045 2016-11-02
PCT/JP2017/037791 WO2018083990A1 (ja) 2016-11-02 2017-10-19 撮像素子、撮像装置、並びに電子機器

Publications (2)

Publication Number Publication Date
CN109863600A CN109863600A (zh) 2019-06-07
CN109863600B true CN109863600B (zh) 2023-06-20

Family

ID=62076778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780063262.4A Active CN109863600B (zh) 2016-11-02 2017-10-19 成像器件、成像装置以及电子设备

Country Status (4)

Country Link
US (2) US11037972B2 (zh)
JP (2) JPWO2018083990A1 (zh)
CN (1) CN109863600B (zh)
WO (1) WO2018083990A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3083000A1 (fr) * 2018-06-21 2019-12-27 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
JPWO2021153030A1 (zh) * 2020-01-29 2021-08-05
JP2021136416A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 センサ素子およびセンサ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075797B2 (ja) * 2003-12-25 2008-04-16 ソニー株式会社 固体撮像素子
JP4737953B2 (ja) 2004-07-14 2011-08-03 株式会社東芝 半導体装置の製造方法
US20100269084A1 (en) * 2008-11-24 2010-10-21 Yuri Granik Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2012191136A (ja) * 2011-03-14 2012-10-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP5918953B2 (ja) 2011-09-20 2016-05-18 アイシン・エーアイ株式会社 車両の動力伝達制御装置
JP2014060380A (ja) * 2012-06-14 2014-04-03 Rohm Co Ltd 光電変換装置
KR20140130969A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP2015023259A (ja) * 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2016143531A1 (ja) 2015-03-09 2016-09-15 ソニー株式会社 撮像素子及びその製造方法、並びに電子機器
JP2017168566A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法

Also Published As

Publication number Publication date
WO2018083990A1 (ja) 2018-05-11
JPWO2018083990A1 (ja) 2019-09-19
US11037972B2 (en) 2021-06-15
JP2022168045A (ja) 2022-11-04
CN109863600A (zh) 2019-06-07
US20190333951A1 (en) 2019-10-31
US20210265405A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US11798962B2 (en) Solid-state imaging device with a pixel having a partially shielded photoelectric conversion unit region for holding charge
KR102536429B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
JP7381462B2 (ja) 固体撮像装置及び電子装置
US20210265405A1 (en) Imaging device, imaging apparatus, and electronic device
KR102431210B1 (ko) 위상차 검출 픽셀을 구비한 이미지 센서
JP2017005111A (ja) 固体撮像装置及び電子機器
US10659705B2 (en) Solid-state imaging device and electronic device with transistor groups
TW201637190A (zh) 固體攝像裝置及電子機器
JPWO2016147837A1 (ja) 固体撮像素子、駆動方法、および電子機器
JP2022016576A (ja) 固体撮像素子、および電子装置
KR20190012812A (ko) 위상차 검출 픽셀을 구비한 이미지 센서
US20220328536A1 (en) Imaging device, production method, and electronic apparatus
CN107851648B (zh) 固态摄像元件、制造方法和电子装置
JP2018107358A (ja) 撮像装置の製造方法および撮像システム
WO2017073334A1 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2017043330A1 (ja) 固体撮像装置および電子機器
WO2021172036A1 (ja) センサ素子およびセンサ装置
WO2022118674A1 (ja) 固体撮像素子および製造方法、並びに電子機器
US11004885B2 (en) Solid-state image capture element and electronic device enabled to eliminate asymmetry of a light reception amount

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant