CN109860294A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN109860294A
CN109860294A CN201811185826.4A CN201811185826A CN109860294A CN 109860294 A CN109860294 A CN 109860294A CN 201811185826 A CN201811185826 A CN 201811185826A CN 109860294 A CN109860294 A CN 109860294A
Authority
CN
China
Prior art keywords
workfunction layers
work function
layer
concentration
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811185826.4A
Other languages
English (en)
Inventor
林秉顺
方子韦
林政明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109860294A publication Critical patent/CN109860294A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

半导体元件包含具有通道区域的半导体基板。栅极介电层位于半导体基板的通道区域上方。功函数金属层位于栅极介电层上方。功函数金属层具有底部、顶部和功函数材料。底部位于栅极介电层和顶部之间。底部具有第一浓度的功函数材料，顶部具有第二浓度的功函数材料，并且第一浓度高于第二浓度。栅极电极位于功函数金属层的顶部。

Description

半导体元件
技术领域
本揭露有关于半导体元件及其制造方法。
背景技术
半导体集成电路(integrated circuit,IC)产业经历了指数式增长。集成电路中材料和设计的技术进步创造了许多集成电路世代，每一世代皆都具有比前几世代更小和更复杂的电路。在集成电路演变过程中，功能密度(即，每单位晶片面积上互连元件的数量)一般会增加，而几何尺寸(即，可使用制造制程产生的最小元件(或线))则会减小。这种相应缩小(scaling down)过程通常透过提高生产效率和降低相关成本来提供益处。这种相应缩小亦增加了集成电路加工和制造的复杂性，而为了实现这些进步，集成电路加工和制造中的其他发展是必须的。
实现以更小特征尺寸的一个进步是使用诸如鳍式场效应晶体管(fin fieldeffect transistor,finFET)元件的多栅极元件。之所以称为鳍式场效应晶体管是因为在从基板延伸的“鳍”上和周围形成栅极。当在本揭露中使用此术语时，鳍式场效应晶体管元件是任何基于鳍的多栅极晶体管。鳍式场效应晶体管元件可以允许缩小元件的栅极宽度，同时在包括通道区域的鳍片的侧面及/或顶部上提供栅极。在一些集成电路设计中，随着技术节点缩小而实现的另一进步是使用金属栅极电极代替典型的多晶硅栅极电极，以透过减小的特征尺寸来改善元件性能。功函数金属层用于确保金属栅极电极电流和功函数值的稳定性。然而，缩小的元件尺寸不允许功函数金属层具有太多的空间，并且可能发生电压波动。
发明内容
本揭露提供一种半导体元件，其包含半导体基板、栅极介电层、功函数金属层和栅极电极。半导体基板具有通道区域。栅极介电层位于半导体基板的通道区域上。功函数金属层位于栅极介电层上。功函数金属层具有底部、顶部和功函数材料。底部位于栅极介电层和顶部之间。底部具有第一浓度的功函数材料。顶部具有第二浓度的功函数材料。第一浓度高于第二浓度。栅极电极位于功函数金属层的顶部上。
附图说明
当结合附图阅读时，从以下详细描述中可以最好地理解本揭露的各方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。
图1是绘示根据本揭露的一些实施方式中制造半导体元件的方法的流程图；
图2是绘示鳍式场效应晶体管(Fin Field-Effect Transistor,finFET)的三维视图；
图3至图18是绘示根据本揭露的一些实施方式中制造鳍式场效应晶体管的中间阶段的横截面图；
图19是绘示沿着图16A的箭头的不同层的示意图；
图20A至图20C是绘示根据本揭露的一些实施方式中功函数金属层的横截面图；
图21是绘示根据本揭露的一些实施方式中功函数金属层中的铝的百分比(Al％)分布的图。
具体实施方式
以下公开内容提供用于实现本揭露的不同特征的许多不同实施例或示例。以下描述元件和配置的具体示例以简化本揭露。当然，这些仅仅是例子，并不意在限制。例如，在下面的描述中在第二特征上方或之上形成第一特征可以包括其中第一特征和第二特征形成为直接接触的实施例，并且还可以包括其中可以在第一特征和第二特征之间形成额外特征，使得第一特征和第二特征可以不直接接触。另外，本揭露可以在各种示例中重复元件符号及/或文字。这种重复是为了简单和清楚的目的，并且本身不表示所讨论的各种实施方式及/或配置之间的关系。
此外，为了便于描述，可以在此使用空间相对术语，诸如“在...下面”、“在...下方”、“低于”、“在…上面”、“高于”等等，以描述一个元件或特征与如附图所示的另一个元件或特征的关系。除了附图中描绘的方向之外，空间相对术语旨在涵盖使用或操作中的元件的不同方位。此元件可以以其他方式定向(旋转90度或在其他方位)并且同样可以相应地解释这里使用的空间相关描述符号。
可以透过任何合适的方法图案化鳍片。例如，可以使用一个或多个光刻制程来图案化鳍片，包括双图案化或多图案化制程。通常，双图案化或多图案化制程组合光刻和自对准制程，以允许创建具有例如比使用单个、直接光刻制程可获得的间距更小的间距的图案。例如，在一些实施方式中，在基板上形成牺牲层并使用光刻制程图案化。使用自对准制程在图案化的牺牲层旁边形成间隔物。然后移除牺牲层，接着可以使用剩余的间隔物来图案化鳍片。
参考图1，图1是绘示根据本揭露的一些实施方式中制造半导体元件的方法1000的流程图。方法1000开始于操作1100，其中形成半导体鳍片。方法1000继续操作1200，其中在半导体鳍片上形成栅极介电层。随后，执行操作1300。在栅极介电层上沉积第一功函数金属层。第一功函数金属层具有第一浓度的功函数材料。方法1000继续进行操作1400，其中在第一功函数金属层上沉积第二功函数金属层。第二功函数金属层具有第二浓度的功函数材料。第一浓度高于第二浓度。方法1000继续操作1500，其中在第二功函数金属层上形成栅极电极。下面的讨论说明了可以根据图1的方法1000制造的半导体元件的实施方式。虽然方法1000在下面被绘示和描述为一系列步骤或事件，但是应当理解，所示的这些步骤或事件的顺序不应被解释为限制意义。例如，一些步骤可以以不同的顺序发生及/或与除了在此所示及/或描述的步骤或事件之外的其他步骤或事件同时发生。另外，并非需要所有示出的步骤以实现本揭露描述的一个或多个方面或实施方式。此外，本揭露描绘的一个或多个步骤可以在一个或多个单独的步骤及/或阶段中执行。
参考图2，其是绘示鳍式场效应晶体管100的三维视图。鳍式场效应晶体管100包括在半导体基板102上方的鳍片108。隔离结构116形成在半导体基板102中，并且鳍片108在相邻隔离结构116之间向上突出。栅极介电层160沿着鳍片108的侧壁并且在鳍片108和隔离结构116的顶表面上方设置。功函数金属层170和导电栅极电极180设置在栅极介电层160上方。一部分被栅极介电层160、功函数金属层170和栅极电极180覆盖的鳍片108被称为鳍式场效应晶体管100的通道区域。源极区域134和漏极区域136相对于栅极介电层160、功函数金属层170和栅极电极180设置在鳍片108的相对侧上。图2更绘示在后续附图中使用的参考横截面。图2中所示的线I-I跨越鳍式场效应晶体管100的通道区域、栅极介电层160、功函数金属层170和栅极电极180。图2中所示的线II-II垂直于线I-I并且沿着鳍片108的纵向轴线并且在例如源极区域134和漏极区域136之间的电流的方向上。为了清楚起见，后续附图将使用这些参考横截面。
图3至图18是根据各种实施方式中制造鳍式场效应晶体管的不同的中间阶段的截面图。除了具有多个鳍式场效应晶体管及/或具有多个鳍片的鳍式场效应晶体管之外，图3至图7绘示沿着图2所示的线I-I截取的参考横截面。在图8A至图16B中，结尾标记为“A”的附图是以类似于线I-I绘示，结尾标记为“B”的附图是以类似于线II-II绘示。图17至图18绘示沿图2中所示的线II-II截取的参考横截面。
图3和图4绘示从基板向上延伸的半导体鳍片的形成。参考图3，绘示具有半导体基板102的晶片100。半导体基板102可以是例如体半导体、绝缘体上半导体(semiconductor-on-insulator,SOI)基板等，其可以是掺杂(例如，用p型或n型掺杂剂)或未掺杂的。通常，绝缘体上半导体基板包括在绝缘层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物(buried oxide,BOX)层、氧化硅层等。绝缘层设置在基板上，例如硅或玻璃基板。也可以使用其他基板，例如多层或梯度基板。在一些实施方式中，半导体基板102的半导体材料可包括硅(Si)；锗(Ge)；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包括锗化硅(SiGe)、磷砷化镓(GaAsP)、砷铟化铝(AlInAs)、砷镓化铝(AlGaAs)、砷铟化镓(GaInAs)、磷铟化镓(GaInP)及/或磷砷铟化镓(GaInAsP)；其组合；等等。
再次参考图3。在半导体基板102上形成硬遮罩104和光阻106。硬遮罩104可以包括一个或多个氧化物(例如，氧化硅)及/或氮化物(例如，氮化硅)层以防止在图案化期间对下面的半导体基板102的损坏。可以使用任何合适的沉积制程来形成硬遮罩104，例如原子层沉积(atomic layer deposition,ALD)、化学气相沉积(chemical vapor deposition,CVD)、高密度电浆化学气相沉积(high density plasma chemical vapor deposition,HDP-CVD)、物理气相沉积(physical vapor deposition,PVD)等。光阻106可包括使用合适的制程的任何合适的光敏材料的毯式沉积，例如旋涂等。
参考图4，绘示图案化半导体基板102以在相邻沟槽110之间形成半导体鳍片108。在一些实施方式中，可以先透过使用光罩将光阻106曝光以图案化光阻106。然后可以根据使用的光阻是正性或是负性来移除光阻106的暴露或未曝光部分。
请继续参考图4。接着可以将光阻106的图案转移到硬遮罩104(例如，使用合适的蚀刻制程)。然后，从硬遮罩104的顶表面移除光阻106。随后，例如，在蚀刻制程期间使用硬遮罩104作为图案化遮罩，以将沟槽110图案化到下面的半导体基板102中。半导体基板102的蚀刻可以包括合适的蚀刻制程，例如反应离子蚀刻(reactive ion etch,RIE)、中性束蚀刻(neutral beam etch,NBE)等，或其组合。蚀刻可以是非等向性的。因此，鳍片108形成在晶片100中。鳍片108在相邻的沟槽110之间从半导体基板102向上延伸。在替代实施方式(未绘示)中，除了图案化的半导体基板102或代替图案化的半导体基板102之外，鳍片108(或部分的鳍片108)可以从下方的半导体基板102磊晶生长。在这样的实施方式中，可以在磊晶期间原位掺杂适当类型的掺杂剂(例如，p型及/或n型杂质)。
参考图5和图6，其绘示在晶片100中形成的浅沟槽隔离(shallow trenchisolation,STI)结构。首先，如图5所示，可以沿着沟槽110的侧壁和底表面形成例如扩散阻挡层的衬垫112。在一些实施方式中，衬垫112可包括半导体(例如，硅)氮化物、半导体(例如，硅)氧化物、热半导体(例如，硅)氧化物、半导体(例如，硅)氮氧化物、聚合物介电质、其组合等。衬垫112的形成可以包括任何合适的方法，例如原子层沉积(ALD)、化学气相沉积、高密度电浆(HDP CVD)化学气相沉积、物理气相沉积(PVD)、热处理等。
接下来，如图6所示，沟槽110可以填充有介电材料，例如氧化硅、氮化硅、氮氧化硅、氟化物掺杂的硅酸盐玻璃(fluoride-doped silicate glass,FSG)等。在一些实施方式中，可以使用高密度电浆(HDP)化学气相沉积制程，使用硅烷(SiH4)和氧气(O2)作为反应前驱物来形成所得到的浅沟槽隔离结构116。在其他实施方式中，浅沟槽隔离结构116可以使用次大气压化学气相沉积(sub-atmospheric chemical vapor deposition,SACVD)制程或高纵横比制程(high aspect-ratio process,HARP)形成，其中制程气体可以包括正硅酸乙酯(tetraethylorthosilicate,TEOS)和臭氧(O3)。在其他实施方式中，浅沟槽隔离结构116可以使用旋涂介电质(spin-on-dielectric,SOD)制程形成，例如，使用氢倍半硅氧烷(hydrogen silsesquioxane,HSQ)或甲基倍半硅氧烷(methyl silsesquioxane,MSQ)。可以执行退火制程或其他合适的制程以固化浅沟槽隔离结构116的材料，并且衬垫112在退火过程期间可以防止(或至少减少)半导体材料从半导体鳍片108扩散到周围的浅沟槽隔离结构116。随后，可以使用化学机械平坦化(chemical mechanical polish,CMP)或回蚀刻制程来平坦化浅沟槽隔离结构116和硬遮罩104的顶表面。
参考图7，其绘示浅沟槽隔离结构的凹陷。移除硬遮罩104，并且凹陷浅沟槽隔离结构116，使得半导体鳍片108的顶部高于浅沟槽隔离结构116的顶表面。浅沟槽隔离结构116的凹陷可以包括化学蚀刻制程，例如，使用氨(NH3)与氢氟酸(HF)或三氟化氮(NF3)的组合作为反应溶液，可以有或没有电浆。也可以凹陷衬垫112以使其与凹陷的浅沟槽隔离结构116实质上齐平。在凹陷之后，暴露出半导体鳍片108的顶表面和侧壁的部分。因此，通道区域118形成在半导体鳍片108中。在完成的鳍式场效应晶体管结构中，栅极堆叠环绕并覆盖这些通道区域118的侧壁(参见例如图2和图16A)。
参考图8A和图8B，其绘示在通道区域118的顶表面和侧壁上形成虚设栅极堆叠120。栅极堆叠120包括共形的虚设氧化物122和位于虚设氧化物122上的虚设栅极124。虚设栅极124可以包括例如多晶硅。栅极堆叠120还可以包括在虚设栅极124上的硬遮罩126。硬遮罩126可以包括例如氮化硅或氧化硅。在一些实施方式中，栅极堆叠120可以跨越多个半导体鳍片108及/或浅沟槽隔离结构116。栅极堆叠120还可以具有基本上垂直于半导体鳍片108的长度方向的长度方向(参见例如图2)。
参考图8B。执行离子注入制程以形成轻掺杂漏极(lightly doped drain,LDD)区域128。使用虚设栅极堆叠120作为遮罩以帮助控制注入物的轮廓和分布。图8B绘示形成在半导体鳍片108中的轻掺杂漏极区域128。
参考图9A和图9B，其绘示栅极间隔物与源极和漏极区域的形成。栅极间隔物132形成在虚设栅极堆叠120的侧壁上。源极区域134和漏极区域136形成在半导体鳍片108中。在一些实施方式中，栅极间隔物132由氧化硅、氮化硅、氮碳化硅等形成。此外，栅极间隔物132可以具有多层结构，例如，在氧化硅层上具有氮化硅层。
在一些实施方式中，执行蚀刻以蚀刻半导体鳍片108未被硬遮罩126或栅极间隔物132覆盖的部分以形成凹槽。接下来，透过在凹槽中选择性地生长半导体材料来形成磊晶区域134、136。在一些实施方式中，磊晶区域134、136包括硅(不含锗)、锗(不含硅)、硅锗、硅磷等。硬遮罩126和栅极间隔物132可以掩蔽晶片100的区域以限定用于形成磊晶区域134、136的区域(例如，仅在鳍片108的暴露部分上)。在磊晶区域134、136填充凹槽之后，源极区域和漏极区域的进一步磊晶生长会导致磊晶区域134、136的水平扩展，并且可能开始形成平面(facet)。
在磊晶步骤之后，在磊晶区域134、136中可以为P型金属氧化物半导体(P-typemetal-oxide-semiconductor,PMOS)元件注入p型杂质(例如，硼或二氟化硼(BF2))，或者可以为N型金属氧化物半导体(N-typemetal-oxide-semiconductor,NMOS)元件注入n型杂质(例如，磷或砷)以形成源极区域和漏极区域，其也用元件符号134和136表示。或者，当生长磊晶区域134、136以形成源极区域和漏极区域时，可原位掺杂p型或n型杂质。源极区域134和漏极区域136位于栅极堆叠120的相对侧，如图9B所示。在又一些替代实施方式中，可以省略鳍片108的图案化和随后的磊晶。在这样的实施方式中，源极区域134和漏极区域136可以简单地设置在虚设栅极堆叠120的相对侧上。
参考参照图10A和图10B，其绘示接触蚀刻停止层和层间介电层的沉积。在虚设栅极堆叠120以及源极区域134和漏极区域136上形成接触蚀刻停止层(contact etch stoplayer,CESL)142。在一些实施方式中，接触蚀刻停止层142包括氮化硅、碳化硅或其他介电材料。在接触蚀刻停止层142上方形成层间介电质(inter-layer dielectric,ILD)层144。将层间介电质层144毯式形成为高于虚设栅极堆叠120的顶表面的高度。层间介电质层144可包括使用例如可流动的化学气相沉积(flowable chemical vapor deposition,FCVD)形成的可流动氧化物。层间介电质层144也可以是使用旋涂涂层形成的旋涂玻璃。例如，层间介电质层144可以包括磷硅酸盐玻璃(phospho-silicate glass,PSG)、硼硅酸盐玻璃(boro-silicate glass,BSG)、硼掺杂的磷硅酸盐玻璃(boron-doped phospho-silicateglass,BPSG)、正硅酸乙酯(tetraethyl orthosilicate,TEOS)氧化物、氮化钛(TiN)、碳氧化硅(SiOC)或其他介电质材料。
参考图11A和图11B，其绘示平坦化制程。平坦化制程可以是例如化学机械平坦化(CMP)。执行化学机械平坦化以移除层间介电质层144和接触蚀刻停止层142的多余部分。然后，层间介电质层144和接触蚀刻停止层142的多余部分因而不在硬遮罩126的顶表面上方。因此，暴露虚设栅极堆叠120。在替代实施方式中，在化学机械平坦化期间移除硬遮罩126，其中化学机械平坦化停止在虚设栅极124的顶表面上。
参考图12A和图12B，其绘示移除虚设栅极堆叠。如图12B所示，由于移除虚设栅极堆叠120而形成的凹槽152。
图13A至图17绘示替换栅极堆叠的形成。参考图13A和图13B。在通道区域118上方形成界面层162，以作为后续高介电常数介电层164的基础。在一些实施方式中，界面层162包括氧化物层，例如氧化硅层，其可以透过半导体鳍片108的热氧化或化学氧化或沉积制程形成。接下来，在界面层162上形成高介电常数介电层164。高介电常数介电层164可以包括高介电常数介电材料，例如氧化铪、氧化镧、氧化铝等。高介电常数介电材料的介电常数(k值)高于约3.9，并且可以高于约7，有时高达约21或更高。高介电常数介电层164覆盖在界面层162上。在一些实施方式中，高介电常数介电覆盖层166形成在高介电常数介电层164上，如图13A和图13B所示。在一些实施方式中，可以省略高介电常数介电覆盖层166。
参考图14A和图14B，其绘示金属层的形成。在所得金属氧化物半导体(metal-oxide-semiconductor,MOS)元件100(参见图18)是N型金属氧化物半导体(NMOS)元件的一些实施方式中，金属层168可以包括p型功函数材料。p型功函数材料具有大于约4.4eV的真空功函数值(vacuum work function value)。
参考图15A和图15B，其绘示功函数金属层的形成。功函数金属层170可以透过原子层沉积(atomic layer deposition,ALD)或化学气相沉积(chemical vapor deposition,CVD)在摄氏约350度和500度之间的温度下沉积。原子层沉积或化学气相沉积确保在凹槽152中和在金属层168上的共形膜。如图15A所示，功函数金属层170共形地覆盖半导体鳍片108和隔离结构116。在功函数金属层170的沉积期间，使用n型或p型功函数材料并进行微调以获得所需的浓度。功函数金属层170可以是单层或多层结构。功函数金属层170的底部靠近栅极介电层160，并且功函数金属层170的顶部靠近金属栅极电极(参见图16A和图16B中的金属栅极电极180)。控制功函数材料的浓度，使得功函数金属层170的底部具有比功函数金属层170的顶部更高浓度的功函数材料。
在一些实施方式中，功函数金属层170是n型，并且金属层168是p型。例如，使用铝(Al)作为n型功函数材料，并且功函数金属层170底部的铝(Al)浓度较高，而功函数金属层170顶部的铝(Al)浓度低于功函数金属层170底部的铝(Al)浓度。铝基(Al-base)n型功函数金属层的实施例具有通式为MAlX，其中M可以是铪(Hf)、钛(Ti)、钽(Ta)、锆(Zr)、铌(Nb)等，X可以是碳(C)、氮(N)、硅(Si)等。在一些实施方式中，使用硅(Si)作为n型功函数材料，并且功函数金属层170底部的硅(Si)浓度较高，而功函数金属层170顶部的硅(Si)浓度低于功函数金属层170底部的硅(Si)浓度。金属硅化物n型功函数金属层的实施例具有通式为MSiy，其中M可以是铪(Hf)、钛(Ti)、钽(Ta)、锆(Zr)、钨(W)、镧(La)或其类似的其他材料，y代表组合物中硅的比率大于零的任何数字。其它具有小于约4.4eV的真空功函数值的材料也可用于n型功函数材料。合适的n型功函数材料的实施例包括但不限于钛(Ti)、钽(Ta)、铪(Hf)、锆(Zr)及其组合。
在功函数金属层170的形成中，用于功函数金属层170的空间(例如，虚设栅极或半导体鳍片108之间留下的空间)通常小于约40埃至60埃。这将被转换成功函数金属层170的甚至更小的厚度，甚至小于约30埃。在前述空间的开口处发生功函数金属层170的合并，因而导致鳍片到鳍片或鳍片顶部到鳍片底部的功函数金属层170的不同厚度。功函数金属层170中的厚度变化进一步导致阈值电压(Vt)变化。功函数金属层170中功函数材料的浓度变化可以降低厚度对阈值电压(Vt)的灵敏度。更具体地，功函数金属层170的底部具有较高浓度的功函数材料，并且功函数金属层170的顶部具有较低浓度的功函数材料。在一些实施方式中，功函数金属层170的底部比功函数金属层170的顶部薄。例如，功函数金属层170的底部厚度约为功函数金属层170的顶部厚度的1/4。高浓度和低浓度的功函数材料的组合会在功函数金属层170中产生功函数材料梯度。功函数材料梯度被转换为有效的功函数值梯度。功函数金属层170的底部具有较低(较多n型)的有效功函数值，而功函数金属层170的顶部具有较高(较少n型)的有效功函数值。功函数金属层170的底部确保了在元件要求方面的有效功函数，而功函数金属层170的顶部减少了阈值电压(Vt)的波动，因为顶部的功函数材料浓度低并且具有更平坦(不太敏感)的电压对厚度(voltage-to-thickness)灵敏度。
参考图20A至图20C，其是绘示功函数金属层170a、170b、170c。功函数金属层底部的功函数材料的浓度高于功函数金属层顶部的功函数材料。例如，如图20A所示，功函数金属层170a底部1720处的功函数材料的浓度可以是功函数金属层170a顶部1722处的功函数材料的浓度的至少两倍。功函数金属层170a顶部1722和底部1720之间浓度差距越大意味着可提供更佳的阈值电压(Vt)稳定性。在两种不同浓度的功函数材料之间绘示接面。与功函数金属层170a的底部1720相比，功函数金属层170a的顶部1722较少n型。功函数材料的此种浓度差异确保了低功函数材料浓度的功函数金属层170a顶部1722的具有较低的电压对厚度(voltage-to-thickness)灵敏度。功函数金属层170a可以是双层功函数金属层。用于制造功函数金属层170a的底部1720和顶部1722的配方可以类似但其功函数材料比例不同。在一些实施方式中，用于制造功函数金属层170a的底部1720和顶部1722的配方可以是不同的，然而不同的配方仍然在功函数金属层170a的底部1720处产生高n型浓度并在功函数金属层170a的顶部1722处产生低n型浓度。
参考图20B。功函数材料梯度比图20A所示的更复杂。功函数金属层170b的底部(层)1730具有高于功函数金属层170b的中间部分(层)1732和顶部(层)1734的功函数材料的浓度。功函数金属层170b的中间部分1732具有比功函数金属层170b的顶部1734更高浓度的功函数材料。功函数金属层170b的底部1730靠近栅极介电层160(参见图15B)，并且功函数金属层170b的顶部1734靠近金属栅极电极。功函数材料的浓度在朝向金属栅极电极的方向(金属栅极电极180；参见图16A和图16B)减小。在功函数金属层170b的原子层沉积期间控制每个部分中的功函数材料的浓度。在一些实施方式中，功函数材料是n型材料，功函数金属层170b的顶部1734具有比功函数金属层170b的中间部分1732更高的有效功函数值(即，更少的n型)，而功函数金属层170b的中间部分1732具有比功函数金属层170b的底部1730更高的有效功函数值(即，更少的n型)。
参考图20C。精细地控制功函数材料的浓度以使功函数材料具有相对平滑的浓度转变。也就是说，功函数金属层170c具有从功函数金属层170c的底部1740朝向功函数金属层170c的顶部1742逐渐减小的功函数材料梯度。功函数材料的浓度可根据元件设计而变化。功函数金属层170c的底部1740是最多功函数材料聚集的区域，而功函数金属层170c的顶部1742是最少功函数材料聚集的区域。为了制造具有逐渐变化的功函数材料梯度的功函数金属层170c，功函数金属层170c可以由两种或更多种的前驱物沉积。藉由在沉积期间控制至少一种前驱物的剂量，可以改变功函数材料的浓度。与图20A所示的功函数金属层170a相比，功函数金属层170c的底部1740和顶部1742之间的转变较温和。将功函数材料梯度转换为有效功函数值梯度。因此，当功函数金属层170c中的功函数材料是n型材料时(具有小于约4.4eV的真空功函数值)，功函数金属层170c具有从功函数金属层170c的底部1740朝向功函数金属层170c的顶部1742增加的有效功函数值。
参考图16A和图16B，其绘示金属栅极电极的沉积。将更多的层填充到凹槽152中，并且所得到的结构绘示于图16A和图16B中。在一些示例性实施方式中，金属栅极电极180可以包括阻挡层、润湿层和填充金属。润湿(或阻挡)层可以是钴层或钛(Ti)和钽(Ta)的金属(或金属氮化物)层，其可以使用原子层沉积或化学气相沉积形成。填充金属可以包括钨、钨合金、铝或铝合金，其也可以使用物理气相沉积、化学气相沉积等形成。在一些实施方式中，金属栅极电极180的沉积可以在低于约550℃的温度下进行。如果在高于约550℃的温度下执行金属栅极电极180的沉积，则会重新分布功函数金属层170中的功函数材料，因而影响阈值电压(Vt)。在一些实施方式中，金属栅极电极180的沉积在约250℃至约550℃的温度范围内进行。
参考图19，其是绘示沿着图16A中所示的箭头覆盖通道区域118的层。在通道区域118的顶部是界面层162，高介电常数介电层164覆盖在界面层162上，并且高介电常数介电覆盖层166设置在高介电常数介电层164上。界面层162、高介电常数介电层164和高介电常数介电覆盖层166形成栅极介电层160。在栅极介电层160上方是金属层168，其可包括一个或多个层。功函数金属层170设置在金属层168上，接着是金属栅极电极180。这些层是栅极堆叠的主体，并且它们在半导体鳍片108之间占据很大的体积，如图16A所示。半导体鳍片108之间的空间很小，并且多层可能导致它们之间的层堵塞(layerclogging)。因为功函数金属层170的顶部具有较低浓度的功函数材料并且比功函数金属层170的底部厚，所以功函数金属层170的顶部可作为缓冲区以最小化阈值电压(Vt)的波动。
参考图17，其绘示平坦化制程。平坦化制程可以是例如化学机械平坦化，以用于移除栅极电极180、功函数金属层170、金属层168、栅极介电层160的多余部分。移除层间介电质层144上方的多余部分，并且暴露层间介电质层144的顶表面。栅极电极180、功函数金属层170、金属层168、栅极介电层160的剩余部分形成替换栅极堆叠220。功函数金属层170、金属层168、栅极介电层160的剩余部分中的每一个包括底部部分和位于底部部分上并连接到底部部分的侧壁部分。
参考图18，绘示源极和漏极接触的形成。形成制程可包括在层间介电质层144中形成接触插塞开口以暴露源极区域134和漏极区域136，形成金属层(未绘示)以延伸到接触插塞开口中，执行退火制程以形成源极和漏极硅化物区域，移除金属层的未反应部分，并填充接触插塞开口以形成接触插塞320。由此形成金属氧化物半导体(MOS)元件100。
参考图21，其是绘制距离对铝的百分比(Al％)的图表。距离的增加对应于与通道的接近度(靠近度、临近度)的增加。两条虚线之间的区域标记功函数金属层170。功函数金属层170的厚度约为25埃至30埃，并且在功函数金属层170处可以看到铝的百分比(Al％)的峰值。由于功函数材料的梯度，峰值是由功函数金属层170的底部贡献，并且尾部是来自功函数金属层170的顶部。峰值在曲线中是明显的，并且具有较小的波动且没有平台(plateau)或者肩部区域(shoulder region)。这种明显的尖峰来自功函数金属层170的至少一部分，其中功函数材料的浓度在从栅极介电层朝向栅极电极的方向上减小。在n型通道的情况下，有效功函数值在从栅极介电层朝向栅极电极的此方向上增加。铝的百分比(Al％)可以转化为有效功函数值，并且功函数金属层170中高浓度和低浓度的功函数材料的组合使得阈值电压(Vt)波动最小化并且实现期望的有效功函数。
功函数金属层在不同部分具有不同的有效功函数。在一个功函数金属层中，相同类型的高和低有效功函数的组合可以使阈值电压(Vt)波动最小化并且实现期望的有效功函数。
在一些实施方式中，半导体元件包括具有通道区域的半导体基板。栅极介电层位于半导体基板的通道区域上方。功函数金属层位于栅极介电层上方。功函数金属层具有底部、顶部和功函数材料。底部位于栅极介电层和顶部之间。底部具有第一浓度的功函数材料，顶部具有第二浓度的功函数材料，并且第一浓度高于第二浓度。栅极电极位于功函数金属层的顶部。
在一些实施方式中，功函数金属层的底部具有比功函数金属层的顶部低的有效功函数值。
在一些实施方式中，功函数金属层的顶部比功函数金属层的底部厚。
在一些实施方式中，功函数材料具有小于约4.4eV的真空功函数值。
在一些实施方式中，半导体基板具有多个鳍片和在鳍片之间的隔离结构，并且功函数金属层共形地覆盖多个鳍片和隔离结构。
在一些实施方式中，功函数金属层具有从底部朝向顶部逐渐减小的功函数材料梯度。
在一些实施方式中，功函数金属层具有从底部朝向顶部增加的有效功函数值。
在一些实施方式中，功函数金属层具有位于顶部和底部之间的中间部分，并且中间部分具有高于第二浓度的功函数材料的第三浓度。
在一些实施方式中，功函数金属层具有位于顶部和底部之间的中间部分，并且功函数金属层的中间部分具有比功函数金属层的顶部低的有效功函数值。
在一些实施方式中，功函数金属层具有位于顶部和底部之间的中间部分，并且中间部分具有低于第一浓度的功函数材料的第三浓度。
在一些实施方式中，功函数金属层具有位于顶部和底部之间的中间部分，并且中间部分具有比功函数金属层的底部更高的有效功函数值。
在一些实施方式中，半导体元件包括具有通道区域的半导体基板。栅极介电层位于半导体基板的通道区域上方。功函数金属层位于栅极介电层上方。功函数金属层包括第一功函数材料。栅极电极位于功函数金属层上方。至少一部分的功函数金属层具有在从栅极介电层朝向栅极电极的方向上减小的第一功函数材料的浓度。
在一些实施方式中，至少一部分的功函数金属层具有在此方向上增加的有效功函数值。
在一些实施方式中，第一功函数材料具有小于约4.4eV的真空功函数值。
在一些实施方式中，半导体元件还包含在功函数金属层和栅极介电层之间的金属层。
在一些实施方式中，金属层具有第二功函数材料，第二功函数材料具有大于约4.4eV的真空功函数值。
在一些实施方式中，制造半导体元件的方法包括形成半导体鳍片。在半导体鳍片上形成栅极介电层。在栅极介电层上沉积第一功函数金属层。第一功函数金属层具有第一浓度的功函数材料。在第一功函数金属层上沉积第二功函数金属层。第二功函数金属层具有第二浓度的功函数材料。第一浓度高于第二浓度。在第二功函数金属层上形成栅极电极。
在一些实施方式中，功函数材料具有小于约4.4eV的真空功函数值。
在一些实施方式中，形成栅极电极的温度范围为约250℃至约550℃。
在一些实施方式中，此方法还包含在第二功函数金属层上形成第三功函数金属层。第三功函数金属层具有第三浓度的功函数材料。第二浓度高于第三浓度。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本揭露的各方面。本领域技术人员应当理解，他们可以容易地使用本揭露作为设计或修改其他过程和结构的基础，以实现相同的目的及/或实现本文介绍的实施例的相同优点。本领域技术人员还应该认识到，这样的等同构造不脱离本揭露的精神和范围，并且在不脱离本揭露的精神和范围的情况下，它们可以在本文中进行各种改变、替换和变更。

Claims (1)

1.一种半导体元件，其特征在于，包含：
一半导体基板，具有一通道区域；
一栅极介电层，位于该半导体基板的该通道区域上；
一功函数金属层，位于该栅极介电层上，其中该功函数金属层具有一底部、一顶部和一功函数材料，该底部位于该栅极介电层和该顶部之间，该底部具有一第一浓度的该功函数材料，该顶部具有一第二浓度的该功函数材料，该第一浓度高于该第二浓度；以及
一栅极电极，位于该功函数金属层的该顶部上。
CN201811185826.4A 2017-11-30 2018-10-11 半导体元件 Pending CN109860294A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762593118P 2017-11-30 2017-11-30
US62/593,118 2017-11-30
US16/031,859 US11282933B2 (en) 2017-11-30 2018-07-10 FinFET having a work function material gradient
US16/031,859 2018-07-10

Publications (1)

Publication Number Publication Date
CN109860294A true CN109860294A (zh) 2019-06-07

Family

ID=66632704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811185826.4A Pending CN109860294A (zh) 2017-11-30 2018-10-11 半导体元件

Country Status (3)

Country Link
US (2) US11282933B2 (zh)
CN (1) CN109860294A (zh)
TW (1) TW201926429A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114331B2 (en) * 2019-05-03 2021-09-07 United Microelectronics Corp. Method for fabricating shallow trench isolation
CN114141604A (zh) * 2020-09-04 2022-03-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20220054482A (ko) * 2020-10-23 2022-05-03 삼성전자주식회사 반도체 장치
US11469229B2 (en) 2021-01-15 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8659077B1 (en) * 2012-09-13 2014-02-25 International Business Machines Corporation Multi-layer work function metal replacement gate
KR102060834B1 (ko) * 2013-07-23 2019-12-30 삼성전자주식회사 반도체 장치 및 그 제조방법
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
CN106033745B (zh) * 2015-03-19 2020-07-07 联华电子股份有限公司 半导体元件及其形成方法
KR102449901B1 (ko) * 2015-06-23 2022-09-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9589806B1 (en) * 2015-10-19 2017-03-07 Globalfoundries Inc. Integrated circuit with replacement gate stacks and method of forming same
US9620610B1 (en) * 2015-10-28 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
US9947594B2 (en) * 2016-09-19 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN108074815B (zh) * 2016-11-17 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108962891B (zh) * 2017-05-18 2019-11-19 联华电子股份有限公司 用以避免列锤击问题的半导体结构及其制作方法
CN109390394B (zh) * 2017-08-03 2022-08-02 联华电子股份有限公司 穿隧场效晶体管及其制作方法

Also Published As

Publication number Publication date
US20220216318A1 (en) 2022-07-07
US11282933B2 (en) 2022-03-22
US20190165116A1 (en) 2019-05-30
TW201926429A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
TWI711075B (zh) 半導體結構及其製造方法
TW201729340A (zh) 多重閘極裝置
US11848326B2 (en) Integrated circuits with gate cut features
TW201735265A (zh) 半導體結構及其製造方法
CN109860294A (zh) 半导体元件
US11973027B2 (en) Semiconductor device and methods of forming the same
US11527444B2 (en) Air spacer formation for semiconductor devices
US11145747B2 (en) FinFET structure
US11721739B2 (en) FinFET and gate-all-around FET with insulator having hydrophobic sidewall
US20230260849A1 (en) Self-Aligned Metal Gate for Multigate Device
US11728206B2 (en) Isolation with multi-step structure
US11855084B2 (en) Integrated circuits with FinFET gate structures
US20230207320A1 (en) Integrated Circuits with Capacitors
KR102295996B1 (ko) 금속 게이트 경계 효과를 최소화하기 위한 중립 지역을 가지는 게이트 구조체 및 그 제조 방법
US10847417B1 (en) Methods of forming interconnect structures in semiconductor fabrication
US11637042B2 (en) Self-aligned metal gate for multigate device
KR102634062B1 (ko) 멀티게이트 디바이스에 대한 에피택셜 소스/드레인 구조 및 그 제조 방법
US20230118779A1 (en) Multigate Device Structure with Engineered Gate
TWI837803B (zh) 半導體結構及其製造方法
US20230137528A1 (en) Multigate Device Structure with Stepwise Isolation Features and Method Making the Same
TWI807695B (zh) 半導體裝置及其形成方法
US20220320307A1 (en) Source and Drain Enginering Process for Multigate Devices
US11271111B2 (en) Source/drain structure with barrier in FinFET device and method for forming the same
US20230411479A1 (en) Semiconductor device and manufacturing method thereof
US20220052206A1 (en) Multigate Devices with Varying Channel Layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190607