CN109860062A - 一种金属氧化物晶体管制作源极漏极的方法 - Google Patents
一种金属氧化物晶体管制作源极漏极的方法 Download PDFInfo
- Publication number
- CN109860062A CN109860062A CN201811438605.3A CN201811438605A CN109860062A CN 109860062 A CN109860062 A CN 109860062A CN 201811438605 A CN201811438605 A CN 201811438605A CN 109860062 A CN109860062 A CN 109860062A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- electrode
- source electrode
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种金属氧化物晶体管制作源极漏极的方法。首先,步骤S1、利用光罩通过包括成膜、曝光、显影、蚀刻、剥膜的工艺过程依序完成栅极电极层,栅极绝缘层,半导体层制程;其次,在进行源极与漏极电极的成形工艺时,在机台端设置一个屏蔽隔板,该屏蔽隔板的开口与源极与漏极电极的图案位置、大小相应;最后采用物理气相沉积的方式,将源极与漏极电极的材料通过屏蔽隔板的开口分别沉积在栅极绝缘层、半导体层的相应位置形成源极与漏极电极,进而形成BCE结构的TFT面板。本发明方法方法使得源极与漏极电极成膜时金属不会扩散到金属氧化物层,不损害通道,且减少工艺过程,节省成本。
Description
技术领域
本发明涉及一种金属氧化物晶体管制作源极汲极的方法。
背景技术
金属氧化物薄膜晶体管的制作过程中,若是高解析的产品会采用back channeletching (BCE) 结构,如图1所示。这个结构是在半导体层(SE)图案完成后覆盖源极汲极(SD)的金属层,然后利用湿蚀刻或者是干蚀刻方式形成通道。
现有采取 BCE 结构利用溼蚀刻或者是干蚀刻形成通道的作法,存在以下缺点:
1)SD 成膜时SD的材料会扩散到金属氧化物层(SE);
2)湿蚀刻或者是干蚀刻形成通道时,会对通道表面造成损害。
发明内容
本发明的目的在于克服现有技术存在缺点,提供一种金属氧化物晶体管制作源极漏极的方法,该方法使得SD成膜时金属不会扩散到金属氧化物层,不损害通道,且减少工艺过程,节省成本。
为实现上述目的,本发明的技术方案是:一种金属氧化物晶体管制作源极漏极的方法,包括如下步骤:
步骤S1、利用光罩通过包括成膜、曝光、显影、蚀刻、剥膜的工艺过程依序完成栅极电极层,栅极绝缘层,半导体层制程;
步骤S2、在进行源极与漏极电极的成形工艺时,在机台端设置一个屏蔽隔板,该屏蔽隔板的开口与源极与漏极电极的图案位置、大小相应;
步骤S3、采用物理气相沉积的方式,将源极与漏极电极的材料通过屏蔽隔板的开口分别沉积在栅极绝缘层、半导体层的相应位置形成源极与漏极电极,进而形成BCE结构的TFT面板。
相较于现有技术,本发明具有以下有益效果:本发明方法使得源极与漏极电极成膜时金属不会扩散到金属氧化物层,不损害通道,且减少工艺过程,节省成本。
附图说明
图1为金属氧化物薄膜晶体管制作的BCE结构。
图2为本发明屏蔽隔板设置方式示意图。
图3为采用本发明方法形成BCE结构TFT面板的示意图。
图中:100-栅极绝缘层,101-半导体层,102-源极与漏极电极,103-金属扩散层,104-屏蔽隔板,105-通道,106-SD材料。
具体实施方式
下面结合附图,对本发明的技术方案进行具体说明。
本发明提供了一种金属氧化物晶体管制作源极漏极的方法,包括如下步骤:
步骤S1、利用光罩通过包括成膜、曝光、显影、蚀刻、剥膜的工艺过程依序完成GE(栅极电极层)、GI(栅极绝缘层)、SE(半导体层)制程;
步骤S2、在进行SD(源极与漏极电极)的工艺时,在机台端设置一个屏蔽隔板,该屏蔽隔板的开口与SD(源极与漏极电极)的图案位置、大小相应;
步骤S3、采用物理气相沉积的方式,将SD(源极与漏极电极)的材料通过屏蔽隔板的开口GI(栅极绝缘层100)、SE(半导体层101)的相应位置完成 SD (源极与漏极电极)工艺,进而形成BCE结构的TFT面板。
以下为本发明的具体实施过程。
本发明的金属氧化物晶体管制作源极漏极的方法,具体实现如下:
1、利用光罩透过成膜、曝光、显影、蚀刻、剥膜…等工艺过程依序完成GE、GI(栅极绝缘层100)、SE(半导体层101)制程;
2、在进行SD(源极与漏极电极102)的工艺时在机台端设置一个屏蔽隔板(104),这个屏蔽隔板的开口处为SD(源极与漏极电极102)的图案处,如图2所示;
3、藉由物理气相沉积的方式将SD的材料(106)通过屏蔽隔板开口分别沉积在GI(栅极绝缘层100)、SE(半导体层101)的相应位置而完成 SD (源极与漏极电极102)工艺。
4、利用本发明的所形成的BCE结构的TFT (如图3),通道(105)没有经过SD的成膜、蚀刻、剥膜等工艺过程。
本发明开发OLED显示屏所使用的背板技术为金属氧化物晶体管,利用本发明可以避免SD图案工艺过程中 (ex:成膜,蚀刻,剥膜) 对通道所造成的影响。也可节省SD工艺中光阻涂布,曝光,显影,蚀刻,剥膜的工艺成本。
以上是本发明的较佳实施例,凡依本发明技术方案所作的改变,所产生的功能作用未超出本发明技术方案的范围时,均属于本发明的保护范围。
Claims (1)
1.一种金属氧化物晶体管制作源极漏极的方法,其特征在于,包括如下步骤:
步骤S1、利用光罩通过包括成膜、曝光、显影、蚀刻、剥膜的工艺过程依序完成栅极电极层,栅极绝缘层,半导体层制程;
步骤S2、在进行源极与漏极电极的成形工艺时,在机台端设置一个屏蔽隔板,该屏蔽隔板的开口与源极与漏极电极的图案位置、大小相应;
步骤S3、采用物理气相沉积的方式,将源极与漏极电极的材料通过屏蔽隔板的开口分别沉积在栅极绝缘层、半导体层的相应位置形成源极与漏极电极,进而形成BCE结构的TFT面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811438605.3A CN109860062A (zh) | 2018-11-29 | 2018-11-29 | 一种金属氧化物晶体管制作源极漏极的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811438605.3A CN109860062A (zh) | 2018-11-29 | 2018-11-29 | 一种金属氧化物晶体管制作源极漏极的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109860062A true CN109860062A (zh) | 2019-06-07 |
Family
ID=66890457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811438605.3A Pending CN109860062A (zh) | 2018-11-29 | 2018-11-29 | 一种金属氧化物晶体管制作源极漏极的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109860062A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3289053A (en) * | 1963-12-26 | 1966-11-29 | Ibm | Thin film transistor |
CN1633515A (zh) * | 2002-02-14 | 2005-06-29 | 3M创新有限公司 | 制造电路用孔眼掩模 |
CN102877022A (zh) * | 2011-07-12 | 2013-01-16 | 索尼公司 | 蒸镀掩模及其制造方法、电子器件及其制造方法 |
-
2018
- 2018-11-29 CN CN201811438605.3A patent/CN109860062A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3289053A (en) * | 1963-12-26 | 1966-11-29 | Ibm | Thin film transistor |
CN1633515A (zh) * | 2002-02-14 | 2005-06-29 | 3M创新有限公司 | 制造电路用孔眼掩模 |
CN102877022A (zh) * | 2011-07-12 | 2013-01-16 | 索尼公司 | 蒸镀掩模及其制造方法、电子器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103208491A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102881571B (zh) | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 | |
US20200144301A1 (en) | Array substrate, method for making the array substrate, and display apparatus | |
CN103715137A (zh) | 阵列基板及其制造方法、显示装置 | |
US10503325B2 (en) | Display device, touch panel and method for manufacturing the same | |
US10698248B2 (en) | Counter substrate, display panel, display device and fabricating method | |
WO2017173714A1 (zh) | 触控显示基板及其制作方法 | |
US10204802B2 (en) | Method of forming via hole, array substrate and method of forming the same and display device | |
CN103715270B (zh) | 薄膜晶体管及其制备方法、显示器件 | |
US10551948B2 (en) | Touch substrate and manufacturing method thereof, touch screen | |
WO2017185830A1 (zh) | 阵列基板母板及其制作方法、显示装置 | |
CN106601754A (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
CN106024813A (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
CN105259722A (zh) | 一种测试元件组及其制作方法、阵列基板及显示装置 | |
CN103117224A (zh) | 一种薄膜晶体管和阵列基板的制作方法 | |
US20160322388A1 (en) | Array substrate, its manufacturing method and display device | |
US9761725B2 (en) | Thin film transistor display device with zinc nitride ohmic contact layer | |
WO2019104834A1 (zh) | 一种tft阵列基板及其制作方法、显示装置 | |
CN109860062A (zh) | 一种金属氧化物晶体管制作源极漏极的方法 | |
CN107910351A (zh) | Tft基板的制作方法 | |
CN104112711B (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
CN104155855B (zh) | 蚀刻速率测试控片的制作方法与重复利用方法 | |
CN105826329A (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
CN107910378B (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
CN104851891A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190607 |