CN109857701B - Fpga配置电路的启动系统及其方法 - Google Patents

Fpga配置电路的启动系统及其方法 Download PDF

Info

Publication number
CN109857701B
CN109857701B CN201910133756.6A CN201910133756A CN109857701B CN 109857701 B CN109857701 B CN 109857701B CN 201910133756 A CN201910133756 A CN 201910133756A CN 109857701 B CN109857701 B CN 109857701B
Authority
CN
China
Prior art keywords
address
download
module
fpga
downloading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910133756.6A
Other languages
English (en)
Other versions
CN109857701A (zh
Inventor
仇斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co ltd
Original Assignee
Shanghai Anlu Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlu Information Technology Co ltd filed Critical Shanghai Anlu Information Technology Co ltd
Publication of CN109857701A publication Critical patent/CN109857701A/zh
Application granted granted Critical
Publication of CN109857701B publication Critical patent/CN109857701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Stored Programmes (AREA)

Abstract

本申请涉及集成电路技术领域,公开了一种FPGA配置电路的启动系统及其方法。该系统包括三输入选择器、地址和模式产生模块、闪存读取控制逻辑模块、校验模块、地址获取模块和下载失败计数模块;通过三输入选择器选择输出下载地址给地址和模式产生模块,以产生下载地址及其下载模式参数,闪存读取控制逻辑模块根据该下载地址及其下载模式参数从闪存下载数据,校验模块对闪存读取控制逻辑模块下载的数据进行校验,判断是否下载失败,下载失败计数模块根据校验模块的输出结果对下载失败次数进行计数,并根据计数的结果控制三输入选择器输出对应的下载地址,地址获取模块在校验模块判定第三地址及其下载模式参数下载成功时,存储该第三地址。

Description

FPGA配置电路的启动系统及其方法
技术领域
本申请涉及集成电路技术领域,特别涉及FPGA配置电路的启动技术。
背景技术
SPI Nor Flash由于其协议简单、可靠性高、IO数量少的优点,在FPGA系统中被广泛使用。随着其容量的不断变大,其在FPGA系统中不仅作为FPGA配置码流的存储器而且用户也越来越多地将用户信息存放在其中,在FPGA工作时进行读写。但在由FPGA和Flash芯片组成的系统中,往往会存在有时可以正常启动,但有时却无法正常启动的问题。
发明内容
本申请的目的在于提供一种FPGA配置电路的启动系统及其方法,解决了由FPGA和Flash芯片组成的系统无法正常启动的问题。
本申请公开了一种FPGA配置电路的启动系统,包括:
输入端分别与存储第一地址、第二地址和第三地址的存储器耦合的三输入选择器,用于从该第一地址、第二地址和第三地址中选择一个作为下载地址输出;
地址和模式产生模块,用于根据该三输入选择器选择输出的该下载地址产生下载地址及其下载模式参数;
闪存读取控制逻辑模块,用于根据该地址和模式产生模块输出的下载地址及其下载模式参数,从闪存下载数据;
校验模块,用于对该闪存读取控制逻辑模块下载的数据进行校验,判断是否下载失败;
地址获取模块,用于在该校验模块判定第三地址及其下载模式参数下载成功时,将该第三地址存储到该存储器中;
下载失败计数模块,用于根据该校验模块的输出结果对下载失败次数进行计数,并根据该计数的结果控制该三输入选择器输出对应的下载地址。
在一个优选例中,还包括与该下载失败计数模块耦合的电压控制模块,用于在该FPGA首次从第一地址从闪存下载配置码流下载失败后,调节该闪存的供电电压,通过该下载失败计数模块根据最新的计数结果控制该三输入选择器再次输出第一地址。
在一个优选例中,还包括与该校验模块耦合的重置模块,用于在该校验模块判定第三地址及其下载模式参数下载失败时,重置该FPGA内部的控制器参数,通过该下载失败计数模块根据最新的计数结果控制该三输入选择器跳转输出第一地址。
在一个优选例中,该重置模块还用于:在该FPGA从该第三地址以与其对应的下载模式,从闪存下载备份的配置码流失败时,重置该FPGA内部的控制器参数,通过该下载失败计数模块根据最新的计数结果控制该三输入选择器跳转输出第一地址。
在一个优选例中,该下载模式参数包括与下载速度相关的参数X1、X2、X4,该参数X1、X2、X4对应的下载速度依次增大。
在一个优选例中,该地址和模式产生模块根据该三输入选择器输出的第一地址产生的下载模式包括参数X1;
该地址和模式产生模块根据该三输入选择器输出的第三地址产生的下载模式包括参数X2或X4。
在一个优选例中,该校验模块是CRC校验模块。
本申请还公开了一种FPGA配置电路的启动方法包括:
A FPGA从约定的第一地址从闪存下载配置码流,如果下载失败,该FPGA再次从该第一地址从闪存下载配置码流;
B如果再次下载失败,该FPGA跳转到约定的第二地址下载第三地址及其下载模式参数;
C如果该第三地址及其下载模式参数下载成功,该FPGA从该第三地址以与其对应的下载模式从闪存下载备份的配置码流;
D如果配置码流下载成功,则该FPGA进入工作模式。
在一个优选例中,该步骤C还包括:如果该第三地址及其下载模式参数下载失败,则重置该FPGA内部的控制器参数,跳转到该步骤A。
在一个优选例中,该步骤C之后,还包括:如果该FPGA从该第三地址以与其对应的下载模式参数,从闪存下载备份的配置码流失败,则重置该FPGA内部的控制器参数,跳转到该步骤A。
本申请实施方式中,在Flash下载配置码流失败时,通过判断失败的位置来决定是否重新从原始位置下载还是跳转到Flash的其他位置开始下载,从而解决了由FPGA和Flash芯片组成的系统无法正常启动的问题。本申请实施方式中,至少包括以下优点:
首先,因为不同的Flash芯片生产厂家所生产的Flash芯片上电时间各有差异,特定厂家的FPGA芯片的上电时间是固定,这就造成了在FPGA选型固定时,必须选择上电时间小于FPGA上电时间的Flash芯片才能在系统中正常工作,否则FPGA将不能正常执行从Flash中下载码流的工作;或者,在系统供电短、时间不稳定的情况下,可能会造成系统中Flash输出数据错误,如果FPGA只下载一次,系统将会挂死当。本申请实施方式中,能够在Flash首次下载时,自动判断是否要重新下载,用户将不用考虑同系统下的Flash上电时间和FPGA上电时间不满足的正常启动的条件,节省了用户的芯片选型成本;而且,除上述的Flash和FPGA的上电速度不一致,可能造成首次下载失败的问题,在板级设计时供给Flash的电压不够也可能会造成首次下载失败的问题,所以,本申请实施方式中,进一步地提供了一种电压补偿设计,即在发生第一次下载失败后,通过控制模块调节Flash的供电电压后再进行重复的第二次下载。
而且,随着市场上Flash的容量越来越大,其价格越来越便宜,用户在使用时将越来越多的用户数据存储到Flash上,这就造成系统在读写Flash时如果发生地址错误,可能会损坏FPGA的配置文件,造成系统无法再重新启动;或者,用户越来越重视Flash中存储的FPGA配置码流的远程更新功能,以增加系统的复用能力。例如,用户在FPGA正常工作时更新Flash中存储的配置码流,如果这一过程中发生数据写入错误,则将造成系统复位后无法启动。针对这些问题,本申请实施方式中,在上述连续两次重复下载Flash中的配置码流数据都失败的情况下,进一步提供了系统备份启动的功能。例如,用户需要远程更新时,发生更新错误时,通过选择备选码流下载,保证系统能正常启动,增强系统的安全性和可靠性。
进一步地,如果上述备份启动功能也执行失败,系统将一直重复下载流程,直到成功,用来克服系统电源短时间不稳定带来的风险,提供系统的容错能力,使系统更加稳定和安全。
本申请的说明书中记载了大量的技术特征,分布在各个技术方案中,如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话,会使得说明书过于冗长。为了避免这个问题,本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征,都可以自由地互相组合,从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载),除非这种技术特征的组合在技术上是不可行的。例如,在一个例子中公开了特征A+B+C,在另一个例子中公开了特征A+B+D+E,而特征C和D是起到相同作用的等同技术手段,技术上只要择一使用即可,不可能同时采用,特征E技术上可以与特征C相组合,则,A+B+C+D的方案因技术不可行而应当不被视为已经记载,而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请第一实施方式的FPGA配置电路的启动系统结构示意图
图2是根据本申请第二实施方式的FPGA配置电路的启动方法流程示意图
图3是根据本申请第二实施方式的一个具体实施例流程示意图
图4是根据图3的具体实施例中的从地址h00000000开始从闪存下载数据的一个接口时序图
图5是根据本申请第一实施方式的一个具体实施例结构示意图
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。
部分概念的说明:
FPGA:Field-Programmable Gate Array,现场可编程门阵列。
CRC:Cyclic Redundancy Check,循环冗余校验。
SPI:Serial Peripheral Interface,串行外设接口。
Nor Flash:一种非易失闪存。
Flash:闪存。
下面概要说明本申请的部分创新点:
本申请的发明人经过分析发现,造成由FPGA和Flash芯片组成的系统无法正常启动的根据问题包括:系统中的Flash的上电速度慢于FPGA而造成的Flash数据输出错误;板级设计时供给Flash的电压不够造成Flash的无法启动;以及配置码流本身存在数据错误。
本申请实施方式中,基于上述问题,首先,FPGA首次根据预先约定的第一地址从闪存下载配置数据时,如果下载失败,通过系统的控制模块调节Flash的供电电压,避免了由于板级设计时供给Flash的电压不够造成或者上电顺序错误造成的系统无法正常启动;而且在调节Flash的供电电压后,提供了再次根据第一地址从闪存下载配置数据的过程,该再次下载提供了足够的时间延迟以避免因电源上电顺序错误造成的系统无法正常启动的问题。
如果第二次下载仍失败,则可以判定该第一地址对应的配置码流本身可能有数据错误。进一步地,该闪存读取控制逻辑模块根据该预先约定的第二地址从闪存中直接下载第三地址信息,这样可以提高备份码流数据存储的灵活性;如果第三地址信息下载失败,则重置FPGA内部的控制器参数又重新跳转到上述“根据预先约定的第一地址从闪存下载配置数据”的步骤,并重复上述工作过程,否则将该第三地址进行存储,并后续根据该第三地址产生第三地址及其下载模式参数,通过闪存读取控制逻辑模块从该第三地址以与其对应的下载模式从闪存下载备份配置数据。
进一步地,如果从该第三地址下载备份配置数据失败,通过重置模块重置FPGA内部的控制器参数,又重新跳转到“根据预先约定的第一地址从闪存下载配置数据”的步骤,并重复上述工作过程,提供系统的容错能力。
进一步地,系统将一直重复下载流程,直到成功,用来克服系统电源短时间不稳定带来的风险,使系统更加稳定和安全。
以上,在系统的各种使用场景下,大大提高了系统安全性和可靠性。
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请的第一实施方式涉及一种FPGA配置电路的启动系统,其结构如图1所示,该FPGA配置电路的启动系统包括输入端分别与存储第一地址、第二地址和第三地址的存储器耦合的三输入选择器、地址和模式产生模块、闪存读取控制逻辑模块、校验模块、地址获取模块和下载失败计数模块;
其中,该三输入选择器用于从该第一地址、第二地址和第三地址中选择一个作为下载地址输出;该地址和模式产生模块用于根据该三输入选择器选择输出的该下载地址产生下载地址及其下载模式参数;闪存读取控制逻辑模块,用于根据该地址和模式产生模块输出的下载地址及其下载模式参数,从闪存下载数据;校验模块用于对该闪存读取控制逻辑模块下载的数据进行校验,判断是否下载失败;该地址获取模块用于在该校验模块判定第三地址及其下载模式参数下载成功时,将该第三地址存储到该存储器中;该下载失败计数模块,用于根据该校验模块的输出结果对下载失败次数进行计数,并根据该计数的结果控制该三输入选择器输出对应的下载地址。
该系统的具体工作过程包括:
开始,该三输入选择器首次选择第一地址输出到该地址和模式产生模块,该地址和模式产生模块根据该第一地址产生输出第一地址和对应的下载模式参数,该闪存读取控制逻辑模块根据该第一地址和与其对应的下载模式参数从闪存下载配置码流,通过校验模块对所述闪存读取控制逻辑模块下载的数据进行第一次校验,判断是否下载失败,如果判定下载没有失败(下载成功),则FPGA进入工作模式;
之后,如果判定下载失败,该校验模块输出下载失败信号到该下载失败计数模块,该下载失败计数模块对下载失败次数进行计数,并根据该计数的结果控制该三输入选择器再次输出第一地址到地址和模式产生模块,该地址和模式产生模块产生输出第一地址和与其对应的下载模式参数,该闪存读取控制逻辑根据该第一地址和与其对应的下载模式参数从闪存下载配置码流,通过校验模块对所述闪存读取控制逻辑模块下载的数据进行第二次校验,判断是否下载失败,如果判定没有下载失败(下载成功),则FPGA进入工作模式;
之后,如果判定下载失败,该校验模块输出下载失败信号到该下载失败计数模块,该下载失败计数模块对下载失败次数进行计数,并根据该计数的结果控制该三输入选择器输出第二地址到该地址和模式产生模块,该地址和模式产生模块产生输出第二地址和与其对应的下载模式参数,该闪存读取控制逻辑模块根据该第二地址和与其对应的下载模式参数从闪存下载第三地址信息,通过校验模块对所述闪存读取控制逻辑模块下载的数据信息进行第三次校验,判断是否下载失败;
之后,如果判定没有下载失败(下载成功),将下载的第三地址信息存储到该地址获取模块中,该地址获取模块将该第三地址信息存储到该存储器中,通过该下载失败计数模块对下载失败次数进行计数,并根据该计数的结果控制该三输入选择器输出该第三地址信息到地址和模式产生模块,该地址和模式产生模块产生输出第三地址和与其对应的下载模式参数,该闪存读取控制逻辑根据该第三地址和与其对应的下载模式参数从闪存下载备份的配置码流,通过校验模块对所述闪存读取控制逻辑模块下载的数据进行第四次校验,判断是否下载失败,如果判定下载成功,则FPGA进入工作模式。
在一个实施例中,该系统还包括:与该下载失败计数模块耦合的电压控制模块;该电压控制模块用于在该闪存读取控制逻辑根据该第一地址和与其对应的下载模式参数从闪存下载配置码流下载失败时,调节该闪存的供电电压,通过该下载失败计数模块根据最新的计数的结果控制该三输入选择器再次输出第一地址。
在一个实施例中,该系统还包括:与该校验模块耦合的重置模块;该重置模块用于在该校验模块判定第三地址及其下载模式参数下载失败时,重置该FPGA内部的控制器参数,通过该下载失败计数模块根据最新的计数结果控制该三输入选择器跳转输出第一地址,并重复上述“该系统的具体工作过程”。可选地,该重置模块还用于:在该闪存读取控制逻辑根据该第三地址和对应的下载模式从闪存下载备份的配置码流下载失败时,重置该FPGA内部的控制器参数,通过该下载失败计数模块根据最新的计数结果控制该三输入选择器跳转输出第一地址,并重复上述“该系统的具体工作过程”。
本说明书涉及的下载模式参数包含的参数种类是多种多样的,在一个实施例中,该下载模式参数可以包含与下载速度相关的参数。例如该与下载速度相关的参数包括X1、X2、X4,则预先设置该地址和模式产生模块产生的与第一地址对应的下载模式参数包括:表示下载速度最慢的X1,以保证下载不会出错;并预先设置该地址和模式产生模块产生的与第三地址对应的下载模式参数包括:表示下载速度更快(与X1相比)的X2或X4,如此可以提高备份码流数据下载的成功率。
在一个实施例中,本说明书涉及的校验模块可以是CRC校验模块。
本申请的第二实施方式涉及一种FPGA配置电路的启动方法,其流程如图2所示,该方法包括以下步骤:
开始执行步骤201,FPGA从约定的第一地址从闪存下载配置码流。
之后进入步骤202,判断:是否下载失败。如果下载失败,则之后进入步骤205,该FPGA再次从该第一地址从闪存下载配置码流。否则进入步骤204,该FPGA进入工作模式。
在一个实施例中,该步骤205之前还包括步骤203,步骤203具体为:通过该FPGA的电压控制模块调节闪存的供电电压。
在步骤205之后进入步骤206,判断:是否下载失败。如果再次下载失败,则进入步骤207,该FPGA跳转到约定的第二地址下载第三地址及其下载模式参数。否则进入步骤204,该FPGA进入工作模式。
在步骤207之后进入步骤208,判断:是否下载成功。如果该第三地址及其下载模式参数下载成功,则进入步骤209,该FPGA从该第三地址以与其对应的下载模式从闪存下载备份的配置码流。
在一个实施例中,如果该第三地址及其下载模式参数下载失败,则进入步骤210,重置该FPGA内部的控制器参数,跳转到该步骤201重复以上各步骤。
在一个实施例中,该步骤209之后还进入步骤211,判断:是否下载失败。如果该FPGA从该第三地址以与其对应的下载模式参数从闪存下载备份的配置码流下载失败,则之后进入步骤210,重置该FPGA内部的控制器参数,跳转到该步骤201重复以上各步骤。否则进入步骤204,该FPGA进入工作模式。
本说明书涉及的下载模式参数包含的参数种类是多种多样的,在一个实施例中,该下载模式参数可以包含与下载速度相关的参数。例如,该与下载速度相关的参数包括X1、X2、X4,则预先设置该地址和模式产生模块产生的与第一地址对应的下载模式参数包括:表示下载速度最慢的X1,以保证下载不会出错;并预先设置该地址和模式产生模块产生的与第三地址对应的下载模式参数包括:表示下载速度更快(与X1相比)的X2或X4;如此可以提高备份码流数据下载的成功率。
在一个实施例中,本说明书涉及的“是否下载成功”和“是否下载失败”的判断功能可以通过执行CRC校验实现。
第一实施方式是与本实施方式相对应的系统实施方式,第一实施方式中的技术细节可以应用于本实施方式,本实施方式中的技术细节也可以应用于第一实施方式。
为了能够更好地理解本申请的技术方案,下面结合一个具体的例子来进行说明,该例子中罗列的细节主要是为了便于理解,不作为对本申请保护范围的限制。
第一个例子是根据本申请第二实施方式的一个具体实施例,步骤如下:
第一步:当第一次上电时,FPGA尝试从h00000000地址启动下载,通过配置码流CRC计算判断是否有错误发生(即是是否下载失败),如果判定有错误发生则执行第二步,此时产生错误原因可能有两种:由于Flash的上电速度慢于FPGA而造成的Flash数据输出错误;和,Flash中的配置码流本身有数据错误。Flash和FPGA的上电速度不一致,可能是造成第一次下载失败的主要原因,除此之外,在板级设计时供给Flash的电压不够也可能是一个原因,此时也有一种电压补偿设计,即在发生第一次错误后,通过控制模块调节Flash的供电电压后再执行第二步;
第二步:在发现第一次错误后,FPGA第二次重新尝试从h00000000地址启动下载,并再次通过计算CRC判断是否有错误发生,如果第一次失败是由于上电顺序造成,第二次下载因为有足够的时间延迟可以保证电源上电顺序而不出现下载错误,那么,如果第二次还是发生错误,则意味着配置码流本身可能有数据错误,则执行第三步;
第三步:连续两次失败,则跳转到地址T重新读取下载参数:包括下载地址G和下载模式参数。地址T是预先约定的地址,只存储备份码流的下载地址G和下载模式参数,这样可以提高备份码流数据存储的灵活性。
第四步:下载完备份码流的下载地址G和下载模式参数后,FPGA重新启动从地址G以该下载模式开始下载
第五步:如果从G地址下载再次失败,将重置FPGA内部的控制器参数又重新跳回地址h00000000重复上面的各步骤,以提供系统的容错能力。
图3是根据本申请第二实施方式的一个具体实施例流程示意图,
图4是图3所示实施例中从地址h00000000开始从闪存下载数据的一个接口时序图。
图5是根据本申请第一实施方式的一个具体实施例结构示意图,且图5的方法实施例是与图3相对应的系统结构示意图。
需要说明的是,在本专利的申请文件中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中,如果提到根据某要素执行某行为,则是指至少根据该要素执行该行为的意思,其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本申请提及的所有文献都被认为是整体性地包括在本申请的公开内容中,以便在必要时可以作为修改的依据。此外应理解,以上所述仅为本说明书的较佳实施例而已,并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本说明书一个或多个实施例的保护范围之内。

Claims (7)

1.一种FPGA配置电路的启动系统,其特征在于,包括:
输入端分别与存储第一地址、第二地址和第三地址的存储器耦合的三输入选择器,用于从所述第一地址、第二地址和第三地址中选择一个作为下载地址输出;
地址和模式产生模块,用于根据所述三输入选择器选择输出的所述下载地址产生下载地址及其下载模式参数;
闪存读取控制逻辑模块,用于根据所述地址和模式产生模块输出的下载地址及其下载模式参数,从闪存下载数据;
校验模块,用于对所述闪存读取控制逻辑模块下载的数据进行校验,判断是否下载失败;
地址获取模块,用于在所述校验模块判定第三地址及其下载模式参数下载成功时,将所述第三地址存储到所述存储器中;
下载失败计数模块,用于根据所述校验模块的输出结果对下载失败次数进行计数,并根据所述计数的结果控制所述三输入选择器输出对应的下载地址;以及,
与所述下载失败计数模块耦合的电压控制模块,用于在所述FPGA首次从第一地址从闪存下载配置码流下载失败后,调节所述闪存的供电电压,通过所述下载失败计数模块根据最新的计数结果控制所述三输入选择器再次输出第一地址;
并且,所述系统还包括与所述校验模块耦合的重置模块,用于在所述校验模块判定第三地址及其下载模式参数下载失败时,重置所述FPGA内部的控制器参数,通过所述下载失败计数模块根据最新的计数结果控制所述三输入选择器跳转输出第一地址。
2.如权利要求1所述的系统,其特征在于,所述重置模块还用于:在所述FPGA从所述第三地址以与其对应的下载模式,从闪存下载备份的配置码流失败时,重置所述FPGA内部的控制器参数,通过所述下载失败计数模块根据最新的计数结果控制所述三输入选择器跳转输出第一地址。
3.如权利要求1所述的系统,其特征在于,所述下载模式参数包括与下载速度相关的参数X1、X2、X4,所述参数X1、X2、X4对应的下载速度依次增大。
4.如权利要求3所述的系统,其特征在于,所述地址和模式产生模块根据所述三输入选择器输出的第一地址产生的下载模式包括参数X1;
所述地址和模式产生模块根据所述三输入选择器输出的第三地址产生的下载模式包括参数X2或X4。
5.如权利要求1所述的系统,其特征在于,所述校验模块是CRC校验模块。
6.一种FPGA配置电路的启动方法,其特征在于,包括:
A FPGA从约定的第一地址从闪存下载配置码流,如果下载失败,所述FPGA再次从所述第一地址从闪存下载配置码流,其中,在所述FPGA首次从第一地址从闪存下载配置码流下载失败后,调节所述闪存的供电电压,通过下载失败计数模块根据最新的计数结果控制三输入选择器再次输出第一地址;
B如果再次下载失败,所述FPGA跳转到约定的第二地址下载第三地址及其下载模式参数;
C如果所述第三地址及其下载模式参数下载成功,所述FPGA从所述第三地址以与其对应的所述下载模式从闪存下载备份的配置码流;
D 如果配置码流下载成功,则所述FPGA进入工作模式;并且
步骤C之后,还包括:如果所述FPGA从所述第三地址以与其对应的下载模式,从闪存下载备份的配置码流失败,则重置所述FPGA内部的控制器参数,跳转到步骤A。
7.如权利要求6所述的方法,其特征在于,所述步骤C还包括:如果所述第三地址及其下载模式参数下载失败,则重置所述FPGA内部的控制器参数,跳转到所述步骤A。
CN201910133756.6A 2018-02-27 2019-02-22 Fpga配置电路的启动系统及其方法 Active CN109857701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810160667 2018-02-27
CN2018101606676 2018-02-27

Publications (2)

Publication Number Publication Date
CN109857701A CN109857701A (zh) 2019-06-07
CN109857701B true CN109857701B (zh) 2023-06-27

Family

ID=66898681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910133756.6A Active CN109857701B (zh) 2018-02-27 2019-02-22 Fpga配置电路的启动系统及其方法

Country Status (1)

Country Link
CN (1) CN109857701B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112650709A (zh) * 2020-07-24 2021-04-13 广东高云半导体科技股份有限公司 一种现场可编程门阵列、配置方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284503A (ja) * 1998-03-30 1999-10-15 Rohm Co Ltd プログラマブルゲートアレイ
KR20000038254A (ko) * 1998-12-04 2000-07-05 서평원 필드 프로그래머블 게이트 어레이의 로딩 시스템
US6519674B1 (en) * 2000-02-18 2003-02-11 Chameleon Systems, Inc. Configuration bits layout
JP2006155004A (ja) * 2004-11-26 2006-06-15 Oki Electric Ind Co Ltd ロジック装置およびロジックシステムならびにデータ読み出し制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080294797A1 (en) * 2006-12-04 2008-11-27 Nolterieke Michael H Structure for configuring a device that has failed to obtain network address
CN102789190B (zh) * 2011-05-20 2015-03-25 中国科学院微电子研究所 适用于不同类型fpga电路编程的列地址分配器电路
JP2011238346A (ja) * 2011-06-16 2011-11-24 Sandisk Il Ltd フラッシュメモリ内のエラーから復旧するための方法
CN102566982B (zh) * 2012-01-10 2014-06-11 复旦大学 一种fpga两级流水线配置电路
US9305665B2 (en) * 2014-03-31 2016-04-05 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
US10958435B2 (en) * 2015-12-21 2021-03-23 Electro Industries/ Gauge Tech Providing security in an intelligent electronic device
CN107515799A (zh) * 2016-06-16 2017-12-26 上海奕瑞光电子科技有限公司 一种平板探测器的固件加载方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284503A (ja) * 1998-03-30 1999-10-15 Rohm Co Ltd プログラマブルゲートアレイ
KR20000038254A (ko) * 1998-12-04 2000-07-05 서평원 필드 프로그래머블 게이트 어레이의 로딩 시스템
US6519674B1 (en) * 2000-02-18 2003-02-11 Chameleon Systems, Inc. Configuration bits layout
JP2006155004A (ja) * 2004-11-26 2006-06-15 Oki Electric Ind Co Ltd ロジック装置およびロジックシステムならびにデータ読み出し制御方法

Also Published As

Publication number Publication date
CN109857701A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
KR100712596B1 (ko) 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치
KR100837274B1 (ko) 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
CN108021410A (zh) 一种智能家电设备的固件升级方法及系统
JP4464454B1 (ja) 半導体装置及び半導体装置におけるベリファイ方法
CN114020518B (zh) 上电时序控制的方法及相关装置
US20090327839A1 (en) Flash memory device using ecc algorithm and method of operating the same
KR101533813B1 (ko) 파워 릴레이 어셈블리 제어 장치 및 방법
CN109857701B (zh) Fpga配置电路的启动系统及其方法
JP2005293659A (ja) メモリ装置とリファレンス電流設定方法
US7725803B1 (en) Programmable logic device programming verification systems and methods
CN112015447B (zh) 电子设备的系统更新方法及装置、电子设备及存储介质
CN114237122A (zh) 一种对sram型fpga进行配置、回读和刷新的电路和操作方法
US10614895B2 (en) Semiconductor device
CN109671466B (zh) 一种阈值电压调试方法、装置及电子设备
US20120250410A1 (en) Semiconductor integrated circuit and data read method
US8719646B2 (en) Non-volatile memory (NVM) reset sequence with built-in read check
JP2835107B2 (ja) 不揮発性半導体記憶装置のエラー訂正回路及びそのエラー訂正方法
JP4178248B2 (ja) 半導体装置
CN116072202A (zh) 一种存储设备的管理方法、系统及存储介质
JP6708596B2 (ja) 電子制御装置及び制御プログラム検証方法
CN113590209B (zh) 芯片启动控制方法、芯片及电子设备
CN110069272A (zh) 逻辑文件升级的方法和电子设备
CN1323361C (zh) 一种使用多个启动程序存储器的处理器系统及其启动方法
CN100462926C (zh) 一种使用多个启动程序存储器的处理器系统及方法
CN107274931B (zh) 测试半导体器件的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room a4246, 4th floor, 391-393 dongdaming Road, Hongkou District, Shanghai 200080

Applicant before: ANLOGIC INFOTECH Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant