CN109842106B

CN109842106B - 一种芯片mipi接口防损保护电路

Info

Publication number: CN109842106B
Application number: CN201910082942.1A
Authority: CN
Inventors: 余广得
Original assignee: Wuhan Jingce Electronic Group Co Ltd; Wuhan Jingli Electronic Technology Co Ltd
Current assignee: Wuhan Jingce Electronic Group Co Ltd; Wuhan Jingli Electronic Technology Co Ltd
Priority date: 2019-01-24
Filing date: 2019-01-24
Publication date: 2021-03-26
Anticipated expiration: 2039-01-24
Also published as: CN109842106A

Abstract

本发明公开了一种芯片MIPI接口防损保护电路，包括芯片和ESD保护器件，其特征在于，所述芯片与ESD保护器件之间设有钳位电路单元，所述钳位电路单元包括二极管、电流源和泄放电路，所述电流源和泄放电路一端接地，另一端相互连接且分别通过二极管的与芯片的一组输出端相连接，从而对芯片的MIPI接口进行保护。本发明技术方案针对目前的MIPI接口保护电路容易将芯片的IO口击坏的情况，在现有保护电路的基础上增加了钳位电路，通过将电压控制在一定范围内，从而避免芯片的IO口被击坏。

Description

一种芯片MIPI接口防损保护电路

技术领域

本发明属于信号发生器接口保护领域，具体涉及一种芯片MIPI接口防损保护电路。

背景技术

信号发生器（简称PG）通过FPGA或控制器产生MIPI D PHY信号时需要用到芯片。以MC20902为例，其输出口一来对静电敏感，二来不耐直流电压。在当前的设备需求中，会遇到要求MIPI输出接口ESD等级为接触8kV，空气15kV，接口能耐受20V及以下的直流电压的情况，在此情况下，现有技术的这种MIPI接口防损保护电路就难以满足需求了。

如图1所示是现有技术中MC20902芯片的内部结构图。其中，左边为MC20902的输入，有HS（高速）信号和LP（低速，低功耗）信号。HS和LP信号均由FPGA或其它控制器发出。HS信号和LP信号经过MC20902后即成为MIPI D PHY信号。所以MIPI信号上包含HS和LP两种信号。1片MC20902可以输出1组4 lane MIPI信号，包括4 lane的数据信号D0~D3和1 lane的时钟信号CLK。在MIPI屏测试时需要用到D0 LP回读功能，也就是说，D0通道的LP既要能发送，又要能回读。MC20902的5个通道ABCDE，其中A和E支持回读功能。

目前的MIPI接口保护电路涉及如图2所示，其中U1即MC20902芯片；U2为ESD保护器件，能耐受接触8kV，空气15kV的静电；U3为瞬态阻断元件TBU；J1为输出接口连接器。U2用于扛接触8kV，空气15kV的静电。在该电路中，U2和U3共同作用，在J1对信号有直流电压时，U2的将加在U1 IO口P和N上的电压钳制在一定的电压，根据直流电压的不同，钳位的电压会有不同，同时U2的二极管反向电流迅速增大，导致U3有内阻迅速增大，从而阻断接口J1的直流电压。如图3所示，是在图2所示的保护电路下TBU的电流电压曲线图，随着加在TBU上的电压的增大，TBU上的电流也在增大，但当电流增加到Itrigger时，TBU上的电流迅速减小为接近0A，随后电压再增大，TBU上的电流依然没有增加，从而保护了后端的芯片。

理想情况是通过保护器件U2和U3来保护MC20902，不让静电和直流电压对其产生损伤，但是所有的保护器件提供的保护都是有限的。如ESD保护器件U2的钳位电压目前比较低的也超过4V，钳位电压越接近芯片IO能承受的最大电压，对芯片保护越有效。例如，在MC20902的VDDIO为2.5V时，静电打在J1上时，MC20902 IO上的电压是大于2.5V的，特别是A和E通道，由于是可控双向的，对ESD和直流电压特别敏感，容易损坏。对J1用直流进行加压，实际测试到的MC20902 IO上的电压约为3.3V，而且基本是一直有3.3V，容易导致MC20902的O损坏。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种MIPI接口防损保护电路，至少可以部分解决上述问题。本发明技术方案针对目前的MIPI接口保护电路容易将芯片的IO口击坏的情况，在现有保护电路的基础上增加了钳位电路，通过将电压控制在一定范围内，从而避免芯片的IO口被击坏。

为实现上述目的，按照本发明的一个方面，提供了一种芯片MIPI接口防损保护电路，包括芯片和ESD保护器件，其特征在于，所述芯片与ESD保护器件之间设有钳位电路单元，所述钳位电路单元包括二极管、电流源和泄放电路，所述电流源和泄放电路一端接地，另一端相互连接且分别通过二极管的与芯片的一组输出端相连接，从而对芯片的MIPI接口进行保护。

作为本发明技术方案的一个优选，钳位电路单元包括第一二极管和第二二极管，所述电流源通过第一二极管与芯片的输出端相连接，所述泄放电路通过第二二极管与芯片的输出端相连接。

作为本发明技术方案的一个优选，电流源一端接地，另一端通过第一二极管与芯片的差分输出N端相连接，所述泄放电路一端接地，另一端通过第二二极管与芯片的差分输出P端相连接。

作为本发明技术方案的一个优选，芯片与ESD保护器件之间优选还设有共模电感，以提高芯片系统的静电耐受性。

作为本发明技术方案的一个优选，共模电感优选设置在钳位电路单元和ESD保护器件之间。

作为本发明技术方案的一个优选，电流源为直流电源，所述泄放电路为电阻。

作为本发明技术方案的一个优选，芯片通过钳位电路单元、ESD保护器件和瞬态阻断元件与输出接口连接器相连接，所述泄放电路的电阻值优选根据电流源的电压值和瞬态阻断元件确定。

作为本发明技术方案的一个优选，二极管的结电容优选不超过0.5pF。

作为本发明技术方案的一个优选，二极管优选单向二极管。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：

1）本发明技术方案，针对现有技术中直流电压直接加载在芯片IO接口上容易致其损坏的问题，通过芯片与ESD保护器件之间设置钳位电路单元的方式，将加载在芯片IO接口上的电压控制在一定的范围内，从而解决了电流和电压的变化可能导致芯片的IO接口被击坏的问题。

2）本发明技术方案，除了在芯片与ESD保护器件之间设置钳位电路单元以外，还在两者之间设有共模电感，利用电感电流不能突变、电压可以突变的特点，更好地将静电能量在ESD器件上产生的钳位电压加载在电感而非MIPI芯片上，进一步提高芯片系统的静电耐受性。

3）本发明技术方案，所使用的钳位电路单元和共模电感的组成元件包括二极管、电流源、电阻和电感线圈，通过这些元件的组合排列形成的钳位电路和共模电感可以有效地对MIPI芯片IO接口进行保护，大大降低了IO口的维护成本，且上述元件组合便于拆卸、兼容性强，可以有效适用于多种具有相同接口保护需求的芯片。

附图说明

图1是现有技术中MC20902的结构图；

图2是现有技术中MIPI的IO口保护电路图；

图3是现有技术中MIPI的IO口保护电路下TBU的电流电压曲线图；

图4是本发明技术方案实施例中的一种MIPI的IO口保护电路图；

图5是本发明技术方案实施例中的另一种MIPI的IO口保护电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。

如图1所示，现有技术中，芯片（U1）是通过ESD保护器件（U2）和瞬态阻断元件（U3）与输出接口连接器（J1）相连接的。上述芯片、ESD保护器件、瞬态阻断元件和输出接口连接器属于本领域技术人员所熟知的技术方案，此处不作赘述。

下面以MC20902芯片为例，对本发明技术方案中的MIPI接口防损保护电路进行说明。本发明技术方案的MIPI接口防MC20902防IO损坏的保护电路和之前的电路相比，主要是在1对信号线上增加一个共模电感L1，增加ESD二极管D1和D2，直流电压源V1和泄放电阻R1。优选地，一个MC20902芯片的5对信号线共用R1和V1，共模电感和ESD二极管独立使用。

具体来说，如图4、图5所示，本实施中的MIPI接口防损保护电路在现有技术的基础上增加了一个共模电感单元和一个钳位电路单元，其中共模电感单元可以根据需求设置，对于一些特殊的芯片来说，仅在IO口外部设置钳位电路单元也可以对其起到保护作用。对于本实施例中所具体采用的MC20902芯片这种对于电流变化比较敏感的芯片来说，最好是设置一个共模电感以进一步对IO口起到保护作用，如图4、图5所示。利用电感电流不能突变、电压可以突变的特点，更好地将静电能量在ESD器件上产生的钳位电压加载在电感而非MIPI芯片上，进一步提高芯片系统的静电耐受性。进一步地，本实施例中共模电感可以设置在芯片和钳位电路单元之间，或者是设置在钳位电路单元和ESD保护器件（U2）之间，在一些特殊需求之下，共模电感还可以与ESD保护器件（U2）封装到一起，形成一个具有共模电感的ESD保护器件。换句话说，本实施例中的ESD保护器件（U2）可以采用具有或者是不具有共模电感的元件结构。

本实施例中，钳位电路单元包括四个元件结构，两个ESD二极管（D1和D2）、一个电流源（V1，优选DC电流源）和一个泄放电路（本实施例中优选采用电阻，其他起到同等作用的泄放电路结构在本申请的保护范围之内）。其中，电流源和泄放电路一端均接地，另一端分别与一个ESD二极管的负极相连接。与电流源相连接的ESD二极管正极优选与芯片的N端口相连接，与泄放电路相连接的ESD二极管正极优选与芯片的P端口相连接。此外，电流源与泄放电路的非接地端优选通过导线相连接。

进一步地，本实施例中，由于静电的瞬时的高电压，电感L1上的电压是可以突变的，U2将静电的电压钳位到一定电压，残压加在电感上，然后随着U2对残压的泄放，信号线上的电压被泄放到正常工作电压，从而使MC20902 IO上的电压不至于超出IO的承受电压。即，L1和U2是用于静电保护的。

在一个具体的实施例中，V1的电压可选择在1.2V~2.3V之间，VF为ESD二极管的顺向压降。由于LP信号的高电压为1.2V，则必须保证1.2V≤V1+VF≤2.5V，组合可以是很多种。例如，选择V1=1.2V，则VF的电压约为0.2V。

此外，D1和D2要求封装小，结电容小，不然会影响信号。

电阻R1的作用是电流泄放，R1的大小要根据TBU和V1的电压来选择合适的阻值。如V1=1.2V，TBU使用P40-G240，要求流过的电流>240mA才会动作，>350mA时才会触发阻断保护，则电阻选择计算如下：

（1）0.35A*R≤1.2V →R≤3.43R;

（2）电阻功率P≥0.35A*1.2V →P≥0.42W，所以电阻要选1206以上的封装。

在一个采用本实施例的保护电路对MIPI的IO口进行保护过程中，增加保护电路后，实测静电接触8kV，空气15kV通过测试。增加保护电路后，增加保护电路后，MC20902静电接触8kV，空气15kV和接口加直流电压的问题都得到的有效的解决。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种芯片MIPI接口防损保护电路，包括芯片、ESD保护器件和瞬态阻断元件，其特征在于，所述芯片与ESD保护器件之间设有钳位电路单元，所述钳位电路单元包括第一二极管、第二二极管、电流源和泄放电路，所述电流源和泄放电路一端接地，另一端相互连接并通过所述第一二极管与芯片的一组输出端中的一个端口相连接，并通过所述第二二极管与芯片的一组输出端中的另一个端口相连接，所述第一二极管、第二二极管的正极连接芯片的输出端，从而对芯片的MIPI接口进行保护；

所述芯片通过钳位电路单元、ESD保护器件和瞬态阻断元件与输出接口连接器相连接，所述泄放电路为电阻，其电阻值根据电流源的电压值和瞬态阻断元件确定。

2.根据权利要求1所述的一种芯片MIPI接口防损保护电路，其中，所述电流源一端接地，另一端通过第一二极管与芯片的差分输出N端相连接，所述泄放电路一端接地，另一端通过第二二极管与芯片的差分输出P端相连接。

3.根据权利要求1~2任一项所述的一种芯片MIPI接口防损保护电路，其中，所述芯片与ESD保护器件之间还设有共模电感，以提高芯片系统的静电耐受性。

4.根据权利要求3所述的一种芯片MIPI接口防损保护电路，其中，所述共模电感设置在钳位电路单元和ESD保护器件之间。

5.根据权利要求1所述的一种芯片MIPI接口防损保护电路，其中，所述电流源为直流电源。

6.根据权利要求1所述的一种芯片MIPI接口防损保护电路，其中，所述第一二极管、第二二极管的结电容不超过0.5pF。

7.根据权利要求1所述的一种芯片MIPI接口防损保护电路，其中，所述第一二极管、第二二极管为单向二极管。