KR20190143747A

KR20190143747A - 전자 장치 및 그 제어 방법

Info

Publication number: KR20190143747A
Application number: KR1020180071655A
Authority: KR
Inventors: 주성용; 박선진
Original assignee: 삼성전자주식회사
Priority date: 2018-06-21
Filing date: 2018-06-21
Publication date: 2019-12-31
Also published as: WO2019245185A1; US20190393698A1; EP3738185A1; CN111937265B; CN111937265A; EP3738185B1; EP3738185A4; US11031777B2; KR102441339B1

Abstract

전자 장치가 개시된다. 본 전자 장치는 메인 회로부, 전원을 생성하고, 생성된 전원을 메인 회로부로 공급하는 전원 공급부 및 메인 회로부 및 전원 공급부 사이에 배치되며, 전원 공급부에서 서지(surge)가 발생하면 전원 공급부에서 출력되는 전원을 제1 전압 레벨에서 클램핑(clamping)하는 서지 보호부(surge protector)를 포함하며, 전원 공급부는 서지 보호부의 상기 제1 전압 레벨에서의 클램핑 동작이 정지되면, 생성된 전원을 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력할 수 있다.

Description

전자 장치 및 그 제어 방법 { ELECTRONIC APPARATUS AND CONTORL METHOD THEREOF }

본 개시는 전자 장치 및 그 제어 방법에 대한 것으로, 더욱 상세하게는 과전압으로부터 회로를 보호하는 전자 장치 및 그 제어 방법에 대한 것이다.

번개, 낙뢰 등이 발생하면 서지가 발생하고, 서지는 전선 또는 전기 회로를 따라서 전달될 수 있다. 서지는 짧은 시간 급속히 증가하고 서서히 감소하는 특성을 지닌 전기적 전류, 전압 또는 전력의 과도 파형이며, 이는 전자 장치에 악영향을 미칠 수 있다.

예를 들어, 번개 등에 의해 전력선에서 급격한 과전압이 발생하면, 절연 파괴나 전자 기기에 장애를 일으킬 수 있다. 그에 따라, 전자 장치는 이러한 서지의 영향을 제한하기 위해 서지 보호 회로를 구비할 수 있다.

도 1은 종래 기술에 따른 서지 보호 회로를 도시한 도면이다.

종래의 서지 보호 회로는 대부분 AC 전원 입력쪽이 Live ~ Neutral에 병렬 접속되어 사용되지만 응답 특성 및 부품 노후 시 누설 전류가 크게 흘러, 크게는 발화를 동반한 파손이 발생할 수 있다. 즉, 서지 보호 회로에 포함된 바리스터(varistor)에 의해 누설 전류가 발생하여 회로가 파손될 수도 있다.

또한, 전원 소스와 병렬 연결된 바리스터는 Normal Operating 전압(Continuous Voltage)과 Peak Current(Max Continuous) 전압의 차이가 큰 소자이므로, 실제 낙뢰성 서지가 발생했을 때 높은 전압에서 동작하게 되며, 이 경우 바리스터 뒤쪽에 구성된 회로에 서지성 Damage를 줄 수 있다.

그리고, Normal Operating 전압이 상대적으로 낮은 바리스터를 이용하게 되면 누설 전류가 커지는 문제도 있다.

그에 따라, 누설 전류가 커지는 것을 방지하면서도 서지에 의한 회로의 손상을 최소화할 수 있는 방법이 필요하게 되었다.

본 개시는 상술한 필요성에 따른 것으로, 본 개시의 목적은 서지(surge)가 발생했을 때 상대적으로 낮은 전압에서 과전압을 클램핑(clamping)하여 회로를 보호하는 전자 장치 및 그 제어 방법을 제공함에 있다.

이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치는 메인 회로부, 전원을 생성하고, 상기 생성된 전원을 상기 메인 회로부로 공급하는 전원 공급부 및 상기 메인 회로부 및 상기 전원 공급부 사이에 배치되며, 상기 전원 공급부에서 서지(surge)가 발생하면 상기 전원 공급부에서 출력되는 전원을 제1 전압 레벨에서 클램핑(clamping)하는 서지 보호부(surge protector)를 포함하며, 상기 전원 공급부는 상기 서지 보호부의 상기 제1 전압 레벨에서의 클램핑 동작이 정지되면, 상기 생성된 전원을 상기 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력할 수 있다.

또한, 커패시터를 포함하며, 상기 메인 회로부의 출력 전압에 의한 상기 커패시터의 전압이 기설정된 제1 전압보다 커지면 상기 서지 보호부의 클램핑 동작을 정지시키는 과전압 보호 회로부를 더 포함할 수 있다.

그리고, 상기 서지 보호부는 일단이 상기 전원 공급부의 출력단과 연결되는 제1 바리스터(varistor), 애노드 단자는 상기 제1 바리스터의 타단에 연결되며, 캐소드 단자는 접지된 SCR(Silicon Controlled Rectifier) 및 입력단이 상기 전원 공급부의 양단에 연결되고, 출력단이 상기 SCR의 게이트 단자에 연결되는 서지 감지부를 포함할 수 있다.

또한, 상기 서지 감지부는 상기 전원 공급부의 양단의 전압을 감지하고, 상기 서지가 발생하여 상기 감지된 전압이 기설정된 제2 전압보다 커지면, 상기 SCR의 게이트 단자에 신호를 인가하여 상기 SCR을 도통(on)시키고, 상기 서지 보호부는 상기 SCR이 도통되어 상기 제1 바리스터의 타단이 접지되면, 상기 제1 바리스터에 의해 상기 전원 공급부의 출력단을 상기 제1 전압 레벨 이하로 유지할 수 있다.

그리고, 상기 서지 감지부는 상기 감지된 전압이 상기 기설정된 제2 전압보다 작아지면, 상기 SCR의 게이트 단자로 인가되는 신호의 생성을 중단하여 상기 SCR을 불통(off)시키고, 상기 서지 보호부는 상기 제1 바리스터에 의한 클램핑 동작을 정지할 수 있다.

또한, 상기 과전압 보호 회로부는 일단이 상기 메인 회로부의 출력단에 연결되고 타단이 접지된 상기 커패시터, 상기 커패시터에 병렬 연결된 저항 및 제1 단자가 상기 출력단에 연결되고, 제2 단자가 상기 SCR의 게이트 단자에 연결되며, 제3 단자가 접지된 스위칭 소자를 포함할 수 있다.

그리고, 상기 스위칭 소자는 상기 커패시터의 전압이 상기 기설정된 제1 전압보다 커지면 상기 제2 단자 및 상기 제3 단자가 도통(on)되고, 상기 서지 보호부는 상기 스위칭 소자가 도통되어 상기 SCR이 불통되면 상기 제1 바리스터에 의한 클램핑 동작을 정지할 수 있다.

또한, 상기 전원 공급부는 상기 전원을 생성하는 전원 소스 및 상기 전원 소스에 병렬 연결되고, 상기 생성된 전원을 상기 제2 전압 레벨에서 클램핑하는 제2 바리스터를 포함할 수 있다.

그리고, 상기 서지 감지부는 상기 메인 회로부 내의 기설정된 노드의 전압 레벨을 감지하고, 상기 감지된 전압 레벨에 기초하여 상기 SCR의 게이트 단자에 신호를 인가할 수 있다.

또한, 상기 메인 회로부는 출력단에 연결된 출력 커패시터를 포함하고, 상기 출력 커패시터는 필름(film) 커패시터일 수 있다.

한편, 본 개시의 일 실시 예에 따르면, 메인 회로부, 전원 공급부 및 상기 메인 회로와 상기 전원 공급부 사이에 배치되는 서지 보호부(surge protector)를 포함하는 전자 장치의 제어 방법은 상기 전원 공급부를 통해 전원을 생성하고, 상기 생성된 전원을 상기 메인 회로부로 공급하는 단계, 상기 전원 공급부에서 서지(surge)가 발생하면, 상기 전원 공급부에서 출력되는 전원을 상기 서지 보호부에 의해 제1 전압 레벨에서 클램핑(clamping)하는 단계 및 상기 서지 보호부의 상기 제1 전압 레벨에서의 클램핑 동작이 정지되면, 상기 생성된 전원을 상기 전원 공급부에 의해 상기 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력하는 단계를 포함할 수 있다.

또한, 상기 전자 장치는 커패시터를 포함하는 과전압 보호 회로부를 더 포함하며, 상기 제어 방법은 상기 메인 회로부의 출력 전압에 의한 상기 커패시터의 전압이 기설정된 제1 전압보다 커지면 상기 과전압 보호 회로부에 의해 상기 서지 보호부의 클램핑 동작을 정지시키는 단계를 더 포함할 수 있다.

그리고, 상기 서지 보호부는 일단이 상기 전원 공급부의 출력단과 연결되는 제1 바리스터(varistor), 애노드 단자는 상기 제1 바리스터의 타단에 연결되며, 캐소드 단자는 접지된 SCR(Silicon Controlled Rectifier) 및 입력단이 상기 전원 공급부의 양단에 연결되고, 출력단이 상기 SCR의 게이트 단자에 연결되는 서지 감지부를 포함하고, 상기 클램핑하는 단계는 상기 제1 바리스터에 의해 상기 전원 공급부의 출력단을 상기 제1 전압 레벨 이하로 유지할 수 있다.

또한, 상기 클램핑하는 단계는 상기 서지 감지부가 상기 전원 공급부의 양단의 전압을 감지하는 단계, 상기 서지가 발생하여 상기 감지된 전압이 기설정된 제2 전압보다 커지면, 상기 서지 감지부가 상기 SCR의 게이트 단자에 신호를 인가하여 상기 SCR을 도통(on)시키는 단계 및 상기 SCR이 도통되어 상기 제1 바리스터의 타단이 접지되면, 상기 제1 바리스터에 의해 상기 전원 공급부의 출력단을 상기 제1 전압 레벨 이하로 유지하는 단계를 포함할 수 있다.

그리고, 상기 정지시키는 단계는 상기 감지된 전압이 상기 기설정된 제2 전압보다 작아지면, 상기 감지부가 상기 SCR의 게이트 단자로 인가하는 신호의 생성을 중단하여 상기 SCR을 불통(off)시키는 단계 및 상기 제1 바리스터에 의한 클램핑 동작을 정지하는 단계를 포함할 수 있다.

또한, 상기 과전압 보호 회로부는 일단이 상기 메인 회로부의 출력단에 연결되고 타단이 접지된 상기 커패시터, 상기 커패시터에 병렬 연결된 저항 및 제1 단자가 상기 출력단에 연결되고, 제2 단자가 상기 SCR의 게이트 단자에 연결되며, 제3 단자가 접지된 스위칭 소자를 포함하고, 상기 정지시키는 단계는 상기 커패시터의 전압이 상기 기설정된 제1 전압보다 커지면 상기 제2 단자 및 상기 제3 단자가 도통(on)되는 단계 및 상기 스위칭 소자가 도통되어 상기 SCR이 불통되면 상기 제1 바리스터에 의한 클램핑 동작을 정지하는 단계를 포함할 수 있다.

그리고, 상기 전원 공급부는 상기 전원을 생성하는 전원 소스 및 상기 전원 소스에 병렬 연결된 제2 바리스터를 포함하고, 상기 출력하는 단계는 상기 제2 바리스터에 의해 상기 생성된 전원을 상기 제2 전압 레벨에서 클램핑할 수 있다.

또한, 상기 클램핑하는 단계는 상기 서지 감지부가 상기 메인 회로부 내의 기설정된 노드의 전압 레벨을 감지하는 단계 및 상기 감지된 전압 레벨에 기초하여 상기 SCR의 게이트 단자에 신호를 인가하는 단계를 포함할 수 있다.

그리고, 상기 메인 회로부는 출력단에 연결된 출력 커패시터를 포함하고, 상기 출력 커패시터는 필름(film) 커패시터일 수 있다.

이상과 같은 본 개시의 다양한 실시 예에 따르면, 전자 장치는 전원 소스에 연결된 메인 바리스터(varistor)보다 작은 용량의 보조 바리스터를 더 포함하고, 보조 바리스터는 급격한 과전압의 발생 시 메인 바리스터보다 빠르게 반응하여 과전압의 발생 시점부터 메인 바리스터가 동작하는 시점까지 회로를 보호할 수 있다.

도 1은 종래 기술에 따른 서지 보호 회로를 도시한 도면이다.
도 2는 본 개시의 일 실시 예에 따른 전자 장치를 도시한 도면이다.
도 3은 본 개시의 일 실시 예에 따른 전자 장치의 상세 회로를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시 예에 따른 바리스터를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시 예에 따른 전압 레벨 및 각 바리스터의 동작을 설명하기 위한 도면이다.
도 6은 본 개시의 다른 실시 예에 따른 전자 장치의 상세 회로를 설명하기 위한 도면이다.
도 7은 본 개시의 다른 실시 예에 따른 서지 감지 방법을 설명하기 위한 도면이다.
도 8a 및 도 8b는 본 개의 일 실시 예에 따른 클램핑 결과를 설명하기 위한 도면들이다.
도 9a 내지 도 9e는 본 개시의 다양한 실시 예에 따른 적용 사례를 설명하기 위한 도면들이다.
도 10은 본 개시의 다른 실시 예에 따른 적용 사례를 설명하기 위한 도면이다.
도 11은 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.

이하에서, 첨부된 도면을 이용하여 본 개시의 다양한 실시 예들에 대하여 구체적으로 설명한다.

도 2는 본 개시의 일 실시 예에 따른 전자 장치(100)를 도시한 도면이다. 도 2에 도시된 바와 같이 전자 장치(100)는 메인 회로부(110), 전원 공급부(120) 및 서지(surge) 보호부(130)를 포함한다.

전자 장치(100)는 전원 공급부를 포함하는 장치이면 어떠한 장치라도 무방하다. 예를 들어, 전자 장치(100)는 셋탑박스(STB), 서버, BD 플레이어, 디스크 플레이어, 스티리밍 Box, 데스크탑 PC, 노트북, 스마트폰, 태블릿 PC, TV 등일 수 있다.

또는, 전자 장치(100)는 전체 장치에서 전원을 공급하는 일부분일 수도 있다. 예를 들어, 전자 장치(100)는 디스플레이 장치에서 디스플레이 등을 제외한 부분으로, 디스플레이 장치에 전원을 공급하기 위한 일부분일 수 있다.

또는, 전자 장치(100)는 복수의 타 전자 장치에 전원을 공급하는 장치일 수도 있다. 예를 들어, 복수의 타 전자 장치는 각각 전원 공급부를 포함하며, 전자 장치(100)는 복수의 타 전자 장치 각각의 전원 공급부로 전원을 공급하는 장치일 수도 있다.

그 밖에, 서지(surge)가 발생하여 내부 회로의 손상 가능성이 있는 장치라면, 본원의 기술적 특징이 적용될 수 있다. 여기서, 서지는 전선 또는 전기 회로를 따라서 전달되며, 짧은 시간 급속히 증가하고 서서히 감소하는 특성을 지닌 전기적 전류, 전압 또는 전력의 과도 파형을 의미한다. 예를 들어, 번개 등에 의해 전력선에서 급격한 과전압이 발생하면, 절연 파괴나 전자 기기에 장애를 일으킬 수 있다. 전자 장치(100)는 이러한 서지의 영향을 제한하는 장치일 수 있으며, 전자 장치(100)의 구체적인 동작은 후술한다.

메인 회로부(110)는 전자 장치(100)를 제어하기 위한 회로일 수 있다.

다만, 이에 한정되는 것은 아니며, 전자 장치(100)가 전체 장치에서 전원을 공급하는 일부분인 경우, 메인 회로부(110)는 전원 공급을 위한 보조 회로일 수도 있다. 예를 들어, 메인 회로부(110)는 전원 공급부(120)로부터 공급되는 전원을 역률 보상하는 회로일 수 있다. 이 경우, 전원 공급부(120)는 전압원 또는 전류원과 같이 전원을 생성하는 구성만을 포함할 수 있다.

전원 공급부(120)는 전원을 생성하고, 생성된 전원을 메인 회로부(110)로 공급할 수 있다. 그리고, 전원 공급부(120)는 생성된 전원을 기설정된 전압 레벨에서 클램핑하여 출력할 수 있다.

예를 들어, 전원 공급부(120)는 생성된 전원을 750V로 클램핑하여 출력할 수 있다. 이때, 생성된 전원은 서지가 발생함에 따라 750V를 초과할 수 있으며, 전원 공급부(120)는 생성된 전원이 750V를 초과하더라도 생성된 전원을 750V로 클램핑하여 메인 회로부(110)로 공급할 수 있다.

다만, 생성된 전원의 크기가 서지의 발생에 따라 급격히 변경되는 경우, 클램핑이 이루어지는 전압 레벨이 달라질 수 있다. 상술한 예에서, 생성된 전원의 크기가 급격히 변경되는 경우, 전원 공급부(120)는 750V보다 높은, 예를 들어 1200V에서 생성된 전원을 클램핑할 수도 있으며, 이 경우 메인 회로부(110) 및 전자 장치(100)에 포함된 기타 회로가 손상될 수 있다. 이러한 문제점은 서지 보호부(130)를 통해 해결될 수 있다.

서지 보호부(130)는 메인 회로부(110) 및 전원 공급부(120) 사이에 배치되며, 전원 공급부(120)에서 서지가 발생하면 전원 공급부(120)에서 출력되는 전원을 전원 공급부(120)에서 자체적으로 클램핑하는 전압 레벨보다 낮은 전압 레벨에서 클램핑할 수 있다. 이하에서는 설명의 편의를 위해 서지 보호부(130)의 클램핑 전압 레벨을 제1 전압 레벨로 설명하고, 전원 공급부(120)의 클램핑 전압 레벨을 제2 전압 레벨로 설명한다. 그리고, 제1 전압 레벨은 제2 전압 레벨보다 작다.

서지 보호부(130)의 클램핑 반응 속도는 전원 공급부(120)의 클램핑 반응 속도보다 빠를 수 있다. 그에 따라, 서지의 영향을 받은 전원은 제1 전압 레벨에서 먼저 클램핑되고, 이후 제2 전압 레벨에서 클램핑될 수 있다.

이상과 같이 전자 장치(100)는 서지가 발생하여 전원 공급부(120)에 의해 생성된 전원이 제1 전압 레벨보다 커지더라도, 서지 보호부(130)가 생성된 전원을 제1 전압 레벨에서 클램핑할 수 있다. 그리고, 서지 보호부(130)의 제1 전압 레벨에서의 클램핑 동작이 정지되면, 전원 공급부(120)는 생성된 전원을 제2 전압 레벨로 클램핑하여 출력할 수 있다.

다만, 전원 공급부(120)의 클램핑 동작은 서지 보호부(130)의 클램핑 동작과 인과 관계가 있는 것은 아니다. 즉, 서지 보호부(130)의 제1 전압 레벨에서의 클램핑 동작이 정지됨에 따라 전원 공급부(120)의 클램핑 동작이 시작되는 것은 아니다.

구체적으로, 전원 공급부(120)는 생성된 전원을 항상 제2 전압 레벨로 클램핑하려고 하는 상태일 수 있다. 다만, 서지 보호부(130)의 클램핑 전압 레벨이 전원 공급부(120)의 클램핑 전압 레벨보다 낮아 서지 보호부(130)가 클램핑 동작을 수행하는 동안에는 생성된 전원이 제2 전압 레벨보다 항상 낮은 상태일 수 있다. 따라서, 전원 공급부(120)는 클램핑 동작을 수행하지 못하는 상태일 뿐이며, 서지 보호부(130)의 제1 전압 레벨에서의 클램핑 동작이 정지됨에 따라 전원 공급부(120)의 클램핑 동작이 시작되는 것은 아니다.

한편, 전자 장치(100)는 과전압 보호 회로부(미도시)를 더 포함할 수 있다. 과전압 보호 회로부는 커패시터를 포함하며, 메인 회로부(110)의 출력 전압에 의한 커패시터의 전압이 기설정된 제1 전압보다 커지면 서지 보호부(130)의 클램핑 동작을 정지시킬 수 있다. 즉, 과전압 보호 회로부는 연속적으로 서지가 발생함에 따라 서지 보호부(130)가 손상되는 것을 방지할 수 있다.

이상과 같이 전원 공급부(120)는 종래의 전원 공급부와 동일하게 구성하여 누설 전류(leakage current)의 크기를 최소화하면서도, 별도의 서지 보호부(130)를 추가로 구비함에 따라 좀더 낮은 전압 레벨에서 클램핑을 수행할 수 있다.

이하에서는 도면을 통해 전자 장치(100)의 회로 구성 및 동작을 구체적으로 설명한다.

도 3은 본 개시의 일 실시 예에 따른 전자 장치(100)의 상세 회로를 설명하기 위한 도면이다.

먼저, 전자 장치(100)는 메인 회로부(110), 전원 공급부(120), 서지(surge) 보호부(130) 및 과전압 보호 회로부(140)를 포함한다.

메인 회로부(110)는 역률 보상 회로를 도시하였으나, 출력 커패시터(111)를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 메인 회로부(110)는 전원을 공급받는 구성이라면 어떠한 회로라도 무방하다.

설명의 편의를 위해 서지 보호부(130)의 구성을 먼저 설명하면, 서지 보호부(130)는 일단이 전원 공급부(120)의 출력단과 연결되는 제1 바리스터(varistor, 131), 애노드 단자는 제1 바리스터의 타단에 연결되며, 캐소드 단자는 접지된 SCR(Silicon Controlled Rectifier, 132) 및 입력단이 전원 공급부의 양단에 연결되고, 출력단이 SCR의 게이트 단자에 연결되는 서지 감지부(133)를 포함할 수 있다. 그리고, 서지 보호부(130)는 저항 및 다이오드 등을 더 포함할 수 있다.

전원 공급부(120)는 전원을 생성하는 전원 소스(121) 및 전원 소스(121)에 병렬 연결되고, 생성된 전원을 제2 전압 레벨에서 클램핑하는 제2 바리스터(122)를 포함할 수 있다. 그리고, 전원 공급부(120)는 다이오드 등을 더 포함할 수 있다.

과전압 보호 회로부(140)는 일단이 메인 회로부(110)의 출력단에 연결되고 타단이 접지된 커패시터(141), 커패시터(141)에 병렬 연결된 저항(142) 및 제1 단자가 출력단에 연결되고, 제2 단자가 SCR(132)의 게이트 단자에 연결되며, 제3 단자가 접지된 스위칭 소자(143)을 포함할 수 있다.

이하에서는 각 구성의 동작을 순차적으로 설명한다.

먼저, 전원 소스(121)가 전원을 생성할 수 있다. 여기서, 전원 소스(121)에 의해 생성된 전원은 브리지 정류 회로(bridge rectifier)를 통해 제1 바리스터(131)에 인가될 수도 있다.

제1 바리스터(131) 및 제2 바리스터(122)는 전원 소스(121)에서 출력되는 전원을 클램핑할 수 있다. 다만, 제1 바리스터(131)는 제2 바리스터(122)보다 낮은 제1 전압 레벨에서 전원을 클램핑하며, 클램핑 반응 속도는 더 빠를 수 있다.

제1 바리스터(131)가 전원을 클램핑하기 위해서, 서지 감지부(133)는 전원 공급부(120) 양단의 전압을 감지할 수 있다. 즉, 서지 감지부(133)가 전원 공급부(120) 양단의 전압을 감지하고, 감지된 전압이 기설정된 제2 전압보다 커지면, 제1 바리스터(131)가 동작할 수 있도록 제어 신호를 생성할 수 있다. 여기서, 기설정된 제2 전압은 정상적인 전압 레벨보다 높으며, 제2 바리스터(122)의 클램핑 동작 레벨인 제2 전압 레벨보다 낮을 수 있다.

이때, 서지 감지부(133)는 전원 공급부(120) 양단에 각각 연결된 두 개의 다이오드를 통해 전원 공급부(120) 양단의 전압을 감지할 수 있다. 전원 공급부(120) 양단에 각각 연결된 두 개의 다이오드는 전류가 역류하여 전원 공급부(120)로 인가되는 것을 방지할 수 있다.

서지 감지부(133)는 서지가 발생하여 감지된 전압이 기설정된 제2 전압보다 커지면, SCR(132)의 게이트 단자에 신호를 인가하여 SCR(132)을 도통(on)시킬 수 있다. 이때, 서지 감지부(133)의 출력단과 SCR(132)의 게이트 단자 사이에는 전압 분배용 복수의 저항이 연결될 수 있다.

SCR(132)이 도통되면 제1 바리스터(131)의 타단이 접지될 수 있다. 제1 바리스터(131)는 전원 공급부(120)의 전원을 감지하고, 전원을 제1 전압 레벨로 클램핑할 수 있다. 즉, 서지 보호부(130)는 SCR(132)이 도통되어 제1 바리스터(131)의 타단이 접지되면, 제1 바리스터(131)에 의해 전원 공급부(120)의 출력단을 제1 전압 레벨 이하로 유지할 수 있다.

그리고, 서지 감지부(133)는 감지된 전압이 기설정된 제2 전압보다 작아지면, SCR(132)의 게이트 단자로 인가되는 신호의 생성을 중단하여 SCR(132)을 불통(off)시킬 수 있다.

이 경우, 제1 바리스터(131)의 타단은 오프된 상태가 될 수 있다. 즉, 서지 보호부(130)는 제1 바리스터(131)에 의한 클램핑 동작을 정지할 수 있다.

또는, 과전압 보호 회로부(140)가 제1 바리스터(131)에 의한 클램핑 동작을 정지할 수도 있다. 구체적으로, 과전압 보호 회로부(140)의 커패시터(141)는 메인 회로부(110)의 출력단에 연결되어 출력 전압에 의해 충전될 수 있다. 그리고, 서지가 기설정된 횟수 이상 발생하거나 서지의 지속 시간이 기설정된 시간 이상인 경우, 커패시터(141)의 전압이 기설정된 제1 전압보다 커질 수 있다. 커패시터(141)의 전압이 기설정된 제1 전압보다 커지면 스위칭 소자(143)의 제2 단자 및 제3 단자가 도통(on)되고, SCR(132)의 게이트 단자는 접지될 수 있다. 즉, 서지 보호부(130)는 스위칭 소자(143)가 도통되어 SCR(132)이 불통되면 제1 바리스터(131)에 의한 클램핑 동작을 정지할 수 있다.

또는, 도 3에 도시된 것은 아니나, 서지 감지부(133)는 메인 회로부(110) 내의 기설정된 노드의 전압 레벨을 감지하고, 감지된 전압 레벨에 기초하여 SCR(132)의 게이트 단자에 신호를 인가할 수도 있다. 이 경우, 서지 보호부(130)는 SCR(132)이 도통되어 제1 바리스터(131)의 타단이 접지되면, 제1 바리스터(131)에 의해 전원 공급부(120)의 출력단을 제1 전압 레벨 이하로 유지할 수도 있다.

한편, 전원 공급부(120)는 서지 보호부(130)의 제1 전압 레벨에서의 클램핑 동작이 정지되면, 생성된 전원을 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력할 수 있다. 여기서, 전원 공급부(120)는 서지 보호부(130)의 제1 전압 레벨에서의 클램핑 동작이 정지되고, 생성된 전원이 제1 전압 레벨보다 커지는 경우 클램핑 동작을 수행할 수 있다. 서지 보호부(130)의 제1 전압 레벨에서의 클램핑 동작이 정지되는 경우는 이상에서 설명한 다양한 경우가 있을 수 있다.

이상과 같이 전원 공급부(120)에 구비된 제2 바리스터(122)보다 클램핑 동작이 이루어지는 전압 레벨이 낮은 제1 바리스터(131)를 이용함에 따라, 전원 공급부(120)에서 서지가 발생하더라도 낮은 전압 레벨에서 클램핑이 가능할 수 있다. 또한, 제2 바리스터(122) 대신 제1 바리스터(131)를 전원 소스(121)에 병렬 연결할 경우 누설 전류가 커질 수 있으나, 본 개시에 따르면 제2 바리스터(122)를 그대로 이용함에 따라 누설 전류가 커질 수 있는 문제를 해결할 수 있다.

또한, 메인 회로부(110)는 출력 커패시터(111)를 포함하고, 출력 커패시터(111)는 필름(film) 커패시터로 구현될 수 있다. 서지 보호부(130)가 없는 경우, 메인 회로부(110)의 출력 커패시터(111)는 서지에 따른 파손 방지를 위해 내구도가 상대적으로 높은 전해 커패시터를 이용했어야 한다. 다만, 서지 보호부(130)로 인해 메인 회로부(110)의 파손이 방지됨에 따라, 출력 커패시터(111)가 전해 커패시터보다 수명이 긴 필름 커패시터로 구현될 수도 있다.

도 4는 본 개시의 일 실시 예에 따른 바리스터를 설명하기 위한 도면이다.

도 4에 도시된 바와 같이 바리스터는 다양한 종류가 있을 수 있다. 예를 들어, INR14D391K(410)는 390V의 전압 레벨에서 클램핑을 수행하나, 갑작스런 서지가 발생하면 최대 650V의 전압 레벨에서 클램핑을 수행하는 소자이다. 그리고, INR14D751K(420)는 750V의 전압 레벨에서 클램핑을 수행하나, 갑작스런 서지가 발생하면 최대 1240V의 전압 레벨에서 클램핑을 수행하는 소자이다.

따라서, 별도의 서지 보호부(130)가 없이 INR14D751K(420)를 제2 바리스터(122)로 이용하는 경우, 갑작스런 서지에 따라 최대 1240V의 전압이 메인 회로부(110)에 인가되어 메인 회로부(110)가 손상될 수 있다.

그에 따라, INR14D391K(410)를 제1 바리스터(131)로 포함하는 서지 보호부(130)가 메인 회로부(110)에 연결되면, 갑작스런 서지가 발생하더라도 INR14D391K(410)가 최대 650V의 전압 레벨에서 전원을 클램핑할 수 있다.

이후, INR14D391K(410)가 과전압 보호 회로부(140)에 의해 더이상 클램핑 동작을 수행하지 않게 되더라도, INR14D751K(420)가 750V의 전압 레벨에서 전원을 클램핑할 수 있다. 이때는, INR14D391K(410)에 의한 클램핑 동작이 수행된 후이고, 충분히 시간이 지연된 상태일 수 있다. 즉, INR14D391K(410)를 제1 바리스터(131)로 포함하는 서지 보호부(130)가 메인 회로부(110)에 연결됨에 따라, INR14D751K(420)가 갑작스런 서지에 대응하여 클램핑 동작을 수행하는 경우가 발생하지 않을 수 있다.

이러한 방법을 통해 메인 회로부(110)의 보호가 가능할 수 있다.

도 5는 본 개시의 일 실시 예에 따른 전압 레벨 및 각 바리스터의 동작을 설명하기 위한 도면이다.

도 5의 제1 구간(510)은 정상적인 전원의 파형의 일 예를 나타낸다.

제2 구간(511) 및 제3 구간(512)은 제1 바리스터(131)의 제1 전압 레벨에서의 클램핑 동작을 나타낸다.

제2 구간(511)은 전원 공급부(120)의 동작이 불안정하여 출력되는 전원의 진폭이 커진 상태를 나타낸다. 전원 공급부(120)는 전원 공급부(120)로 입력되는 전원이 불안정한 경우, 전원 공급부(120)가 노후된 경우 등 다양한 원인으로 동작이 불안정할 수 있다.

제3 구간(512)은 진폭이 가장 큰 시점에 서지가 발생하여 순간적으로 임펄스 형태의 전원이 출력되는 상태를 나타낸다. 다만, 이에 한정되는 것은 아니며, 서지의 발생 시점은 얼마든지 다를 수 있다.

제2 구간(511) 및 제3 구간(512)에서 전원의 파형이 제1 전압 레벨보다 높은 부분(520, 530)은 모두 클램핑되어 제1 전압 레벨로서 출력될 수 있다. 또한, 제1 전압 레벨로서 출력되는 구간은 제1 바리스터(131)가 동작하는 구간일 수 있다. 즉, 제1 전압 레벨로서 출력되는 구간에서는, 제1 바리스터(131)가 동작함에 따라 발열이 있을 수 있다.

과전압 보호 회로부(140)는 제1 바리스터(131)가 발열에 따라 열화되어 파손되는 문제를 방지하기 위해, 특정 시점에 제1 바리스터(131)의 클램핑 동작을 정지시킬 수 있다. 과전압 보호 회로부(140)는 메인 회로부(110)의 출력 전압이 기설정된 조건을 만족하는 경우, 이를 피드백하여 제1 바리스터(131)의 클램핑 동작을 정지시킬 수 있다.

다만, 이에 한정되는 것은 아니며, 과전압 보호 회로부(140)는 전원 공급부(120)의 전원을 감지하고, 감지된 전원이 기설정된 조건을 만족하면 제1 바리스터(131)의 클램핑 동작을 정지시킬 수도 있다.

과전압 보호 회로부(140)에 의해 제1 바리스터(131)의 제1 전압 레벨에서의 클램핑 동작이 정지된 이후에도 출력되는 전원이 비정상적이라면, 제2 바리스터(122)가 동작할 수 있다. 예를 들어, 제1 바리스터(131)의 제1 전압 레벨에서의 클램핑 동작이 정지된 이후에도, 전원 소스(121)에서 생성된 전원의 전압 레벨에 계속 커지는 경우, 제2 바리스터(122)는 생성된 전원을 제2 전압 레벨에서 클램핑할 수 있다.

제2 바리스터(122)는 서지가 발생한 시점부터 제1 바리스터(131)의 클램핑 동작이 정지된 시점까지의 딜레이로 인해 제2 바리스터(122)가 일반적으로 클램핑할 수 있는 전압 레벨에서 클램핑 동작을 수행할 수 있다. 예를 들어, 제2 바리스터(122)가 750V의 전압 레벨에서 클램핑을 수행하나, 갑작스런 서지가 발생하면 최대 1240V의 전압 레벨에서 클램핑을 수행하는 소자라도, 제1 바리스터(131)의 클램핑 동작으로 인한 딜레이로 인해 제2 바리스터(122)는 750V의 전압 레벨에서 클램핑을 수행할 수 있다.

도 6은 본 개시의 다른 실시 예에 따른 전자 장치(100)의 상세 회로를 설명하기 위한 도면이다.

도 6에 도시된 바와 같이, 서지 보호부(130)는 서지 감지부(133) 대신 제너 다이오드(610)를 포함할 수도 있다.

예를 들어, 제너 다이오드(610)는 전원 공급부(120)에서 출력되는 전원이 기설정된 전압 레벨 이상이면, 역방향 전류가 흐르게 된다. 역방향 전류가 전압 분배용 복수의 저항에 흐르면, SCR(132)의 게이트 단자에 전압이 인가되어 SCR(132)이 도통되며, 그에 따라 제1 바리스터(131)가 클램핑 동작을 수행하게 된다.

도 7은 본 개시의 다른 실시 예에 따른 서지 감지 방법을 설명하기 위한 도면이다.

도 7에 도시된 바와 같이, 서지 감지부(133)는 메인 회로부(110) 내의 기설정된 노드(710)의 전압 레벨을 감지하고, 감지된 전압 레벨에 기초하여 SCR(132)의 게이트 단자에 신호를 인가할 수도 있다. 이 경우, 서지 보호부(130)는 SCR(132)이 도통되어 제1 바리스터(131)의 타단이 접지되면, 제1 바리스터(131)에 의해 전원 공급부(120)의 출력단을 제1 전압 레벨 이하로 유지할 수도 있다.

즉, 서지 감지부(133)는 전원 공급부(120)의 양단의 전압 및 메인 회로부(110) 내의 기설정된 노드(710)의 전압 레벨 중 적어도 하나를 감지하여 제1 바리스터(131)가 동작하도록 제어할 수 있다.

또한, 서지 감지부(133)는 전원 공급부(120)의 양단의 전압이 기설정된 제2 전압보다 작고, 메인 회로부(110) 내의 기설정된 노드(710)의 전압 레벨이 기설정된 임계 전압 레벨보다 낮으면 제1 바리스터(131)에 의한 클램핑 동작을 정지할 수 있다.

도 8a 및 도 8b는 본 개의 일 실시 예에 따른 클램핑 결과를 설명하기 위한 도면들이다.

도 8a는 서지 보호부(130)가 구비되지 않은 경우에 서지가 발생함에 따른 결과를 나타내고, 도 8b는 서지 보호부(130)가 구비된 경우에 서지가 발생함에 따른 결과를 나타내는 도면이다.

도 8a에 따르면, 서지 보호부(130)가 없고 전원 공급부(120) 내부의 바리스터만으로 클램핑 동작이 수행되며, 바리스터의 클램핑 전압 레벨이 높기 때문에, 갑작스런 서지가 발생하는 경우 실제 클램핑되는 전압 레벨이 매우 높을 수 있다.

반면, 도 8b의 서지 보호부(130)가 구비된 경우는 도 8a의 서지 보호부(130)가 구비되지 않은 경우보다 더 낮은 전압 레벨에서 전원이 포화될 수 있다. 그에 따라, 메인 회로부(110)를 보호하고, 전원 소스(121)로의 누설 전류를 최소화하며, 출력 커패시터(111)를 필름 커패시터로 구현하여 메인 회로부(110)의 수명을 연장할 수 있다.

도 9a 내지 도 9e는 본 개시의 다양한 실시 예에 따른 적용 사례를 설명하기 위한 도면들이다.

도 9a는 디스플레이 장치의 PFC 회로에 서지 보호부(130)가 구현된 도면이며, 도 9b는 Flyback 회로에 서지 보호부(130)가 구현된 도면이고, 도 9c는 디지털 IC에 서지 보호부(130)가 구현된 도면이며, 도 9d는 Full Bridge inverter 회로에서 서지 보호부(130)가 구현된 도면이고, 도 9e는 Half Bridge inverter 회로에서 서지 보호부(130)가 구현된 도면이다.

특히, 도 9c에 도시된 바와 같이, Digital IC나 Micom 등을 이용하는 경우, 다양한 방법으로 제1 바리스터(131)의 소손을 방지할 수 있다.

예를 들어, 도 9c의 Digital IC는 제1 입력 단자(910)를 통해 메인 회로부(110)의 출력 전압을 감지할 수 있다. 그리고, Digital IC는 출력 전압이 서지가 발생된 것으로 판단되는 시간이 기설정된 시간을 초과하면, 출력 단자(930)의 출력을 High에서 Low로 변경하여 제1 바리스터(131)의 소손을 방지할 수 있다.

또는, 도 9c의 Digital IC는 제2 입력 단자(920)를 통해 전원 공급부(120)로부터 공급되는 전원을 감지할 수 있다. 그리고, Digital IC는 감지된 전원이 서지가 발생된 것으로 판단되는 시간이 기설정된 시간을 초과하면, 출력 단자(930)의 출력을 High에서 Low로 변경하여 제1 바리스터(131)의 소손을 방지할 수도 있다.

즉, Digital IC나 Micom 등을 이용하는 경우는 수동 소자만을 이용하는 경우와 비교하여 전원 공급부(120)로부터 공급되는 전원을 통해 서지 여부를 판단하고, 제1 바리스터(131)의 소손을 방지하기 위한 동작을 수행할 수도 있다.

도 9a 내지 도 9e와 같은 실시 예 외에도, 전원 공급부(120)가 구비되고, 서지가 발생할 수 있는 환경에 있는 전자 장치(100)라면, 본 개시와 같이 서지 보호부(130)를 추가하여 서지로부터 전자 장치(100)를 보호할 수 있다.

도 10은 본 개시의 다른 실시 예에 따른 적용 사례를 설명하기 위한 도면이다.

이상에서는 하나의 회로에 하나의 서지 보호부가 구비되는 것으로 설명하였으나, 이에 한정되는 것은 아니다.

예를 들어, 도 10에 도시된 바와 같이, 다수 전원이 필요한 디스플레이의 경우 하나의 전원만 외부 서지에 의해 손상이 가더라도 나머지 전원에 치명적인 영향을 미칠 수 있다.

따라서, 각각의 전원 공급부 별로 서지 보호부를 구비하거나, AC 코드 입력단 별로 서지 보호부를 구비함으로써 전자 장치를 보호할 수도 있다.

도 11은 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.

메인 회로부, 전원 공급부 및 메인 회로와 전원 공급부 사이에 배치되는 서지 보호부(surge protector)를 포함하는 전자 장치의 제어 방법은, 먼저 전원 공급부를 통해 전원을 생성하고, 생성된 전원을 메인 회로부로 공급한다(S1110). 그리고, 전원 공급부에서 서지(surge)가 발생하면, 전원 공급부에서 출력되는 전원을 서지 보호부에 의해 제1 전압 레벨에서 클램핑(clamping)한다(S1120). 그리고, 서지 보호부의 제1 전압 레벨에서의 클램핑 동작이 정지되면, 생성된 전원을 전원 공급부에 의해 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력한다(S1130).

여기서, 전자 장치는 커패시터를 포함하는 과전압 보호 회로부를 더 포함하며, 제어 방법은 메인 회로부의 출력 전압에 의한 커패시터의 전압이 기설정된 제1 전압보다 커지면 과전압 보호 회로부에 의해 서지 보호부의 클램핑 동작을 정지시키는 단계를 더 포함할 수 있다.

그리고, 서지 보호부는 일단이 전원 공급부의 출력단과 연결되는 제1 바리스터(varistor), 애노드 단자는 제1 바리스터의 타단에 연결되며, 캐소드 단자는 접지된 SCR(Silicon Controlled Rectifier) 및 입력단이 전원 공급부의 양단에 연결되고, 출력단이 SCR의 게이트 단자에 연결되는 서지 감지부를 포함하고, 클램핑하는 단계(S1120)는 제1 바리스터에 의해 전원 공급부의 출력단을 제1 전압 레벨 이하로 유지할 수 있다.

여기서, 클램핑하는 단계(S1120)는 서지 감지부가 전원 공급부의 양단의 전압을 감지하는 단계, 서지가 발생하여 감지된 전압이 기설정된 제2 전압보다 커지면, 서지 감지부가 SCR의 게이트 단자에 신호를 인가하여 SCR을 도통(on)시키는 단계 및 SCR이 도통되어 제1 바리스터의 타단이 접지되면, 제1 바리스터에 의해 전원 공급부의 출력단을 제1 전압 레벨 이하로 유지하는 단계를 포함할 수 있다.

그리고, 정지시키는 단계는 감지된 전압이 기설정된 제2 전압보다 작아지면, 감지부가 SCR의 게이트 단자로 인가하는 신호의 생성을 중단하여 SCR을 불통(off)시키는 단계 및 제1 바리스터에 의한 클램핑 동작을 정지하는 단계를 포함할 수 있다.

또는, 과전압 보호 회로부는 일단이 메인 회로부의 출력단에 연결되고 타단이 접지된 커패시터, 커패시터에 병렬 연결된 저항 및 제1 단자가 출력단에 연결되고, 제2 단자가 SCR의 게이트 단자에 연결되며, 제3 단자가 접지된 스위칭 소자를 포함하고, 정지시키는 단계는 커패시터의 전압이 기설정된 제1 전압보다 커지면 제2 단자 및 제3 단자가 도통(on)되는 단계 및 스위칭 소자가 도통되어 SCR이 불통되면 제1 바리스터에 의한 클램핑 동작을 정지하는 단계를 포함할 수 있다.

한편, 전원 공급부는 전원을 생성하는 전원 소스 및 전원 소스에 병렬 연결된 제2 바리스터를 포함하고, 출력하는 단계(S1130)는 제2 바리스터에 의해 생성된 전원을 제2 전압 레벨에서 클램핑할 수 있다.

또한, 클램핑하는 단계(S1120)는 서지 감지부가 메인 회로부 내의 기설정된 노드의 전압 레벨을 감지하는 단계 및 감지된 전압 레벨에 기초하여 SCR의 게이트 단자에 신호를 인가하는 단계를 포함할 수 있다.

한편, 메인 회로부는 출력단에 연결된 출력 커패시터를 포함하고, 출력 커패시터는 필름(film) 커패시터일 수 있다.

또한, 상술한 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.

이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

100 : 전자 장치 110 : 메인 회로부
111 : 출력 커패시터 120 : 전원 공급부
121 : 전원 소스 122 : 제2 바리스터
130 : 서지 보호부 131 : 제1 바리스터
132 : SCR 133 : 서지 감지부
140 : 과전압 보호 회로부 141 : 커패시터
142 : 저항 143 : 스위칭 소자

Claims

메인 회로부;
전원을 생성하고, 상기 생성된 전원을 상기 메인 회로부로 공급하는 전원 공급부; 및
상기 메인 회로부 및 상기 전원 공급부 사이에 배치되며, 상기 전원 공급부에서 서지(surge)가 발생하면 상기 전원 공급부에서 출력되는 전원을 제1 전압 레벨에서 클램핑(clamping)하는 서지 보호부(surge protector);를 포함하며,
상기 전원 공급부는,
상기 서지 보호부의 상기 제1 전압 레벨에서의 클램핑 동작이 정지되면, 상기 생성된 전원을 상기 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력하는, 전자 장치.
제1항에 있어서,
커패시터를 포함하며, 상기 메인 회로부의 출력 전압에 의한 상기 커패시터의 전압이 기설정된 제1 전압보다 커지면 상기 서지 보호부의 클램핑 동작을 정지시키는 과전압 보호 회로부;를 더 포함하는, 전자 장치.
제2항에 있어서,
상기 서지 보호부는,
일단이 상기 전원 공급부의 출력단과 연결되는 제1 바리스터(varistor);
애노드 단자는 상기 제1 바리스터의 타단에 연결되며, 캐소드 단자는 접지된 SCR(Silicon Controlled Rectifier); 및
입력단이 상기 전원 공급부의 양단에 연결되고, 출력단이 상기 SCR의 게이트 단자에 연결되는 서지 감지부;를 포함하는, 전자 장치.
제3항에 있어서,
상기 서지 감지부는,
상기 전원 공급부의 양단의 전압을 감지하고, 상기 서지가 발생하여 상기 감지된 전압이 기설정된 제2 전압보다 커지면, 상기 SCR의 게이트 단자에 신호를 인가하여 상기 SCR을 도통(on)시키고,
상기 서지 보호부는,
상기 SCR이 도통되어 상기 제1 바리스터의 타단이 접지되면, 상기 제1 바리스터에 의해 상기 전원 공급부의 출력단을 상기 제1 전압 레벨 이하로 유지하는, 전자 장치.
제4항에 있어서,
상기 서지 감지부는,
상기 감지된 전압이 상기 기설정된 제2 전압보다 작아지면, 상기 SCR의 게이트 단자로 인가되는 신호의 생성을 중단하여 상기 SCR을 불통(off)시키고,
상기 서지 보호부는,
상기 제1 바리스터에 의한 클램핑 동작을 정지하는, 전자 장치.
제4항에 있어서,
상기 과전압 보호 회로부는,
일단이 상기 메인 회로부의 출력단에 연결되고 타단이 접지된 상기 커패시터;
상기 커패시터에 병렬 연결된 저항; 및
제1 단자가 상기 출력단에 연결되고, 제2 단자가 상기 SCR의 게이트 단자에 연결되며, 제3 단자가 접지된 스위칭 소자;를 포함하는, 전자 장치.
제6항에 있어서,
상기 스위칭 소자는,
상기 커패시터의 전압이 상기 기설정된 제1 전압보다 커지면 상기 제2 단자 및 상기 제3 단자가 도통(on)되고,
상기 서지 보호부는,
상기 스위칭 소자가 도통되어 상기 SCR이 불통되면 상기 제1 바리스터에 의한 클램핑 동작을 정지하는, 전자 장치.
제3항에 있어서,
상기 전원 공급부는,
상기 전원을 생성하는 전원 소스; 및
상기 전원 소스에 병렬 연결되고, 상기 생성된 전원을 상기 제2 전압 레벨에서 클램핑하는 제2 바리스터;를 포함하는, 전자 장치.
제3항에 있어서,
상기 서지 감지부는,
상기 메인 회로부 내의 기설정된 노드의 전압 레벨을 감지하고, 상기 감지된 전압 레벨에 기초하여 상기 SCR의 게이트 단자에 신호를 인가하는, 전자 장치.
제1항에 있어서,
상기 메인 회로부는,
출력단에 연결된 출력 커패시터를 포함하고,
상기 출력 커패시터는, 필름(film) 커패시터인, 전자 장치.
메인 회로부, 전원 공급부 및 상기 메인 회로와 상기 전원 공급부 사이에 배치되는 서지 보호부(surge protector)를 포함하는 전자 장치의 제어 방법에 있어서,
상기 전원 공급부를 통해 전원을 생성하고, 상기 생성된 전원을 상기 메인 회로부로 공급하는 단계;
상기 전원 공급부에서 서지(surge)가 발생하면, 상기 전원 공급부에서 출력되는 전원을 상기 서지 보호부에 의해 제1 전압 레벨에서 클램핑(clamping)하는 단계; 및
상기 서지 보호부의 상기 제1 전압 레벨에서의 클램핑 동작이 정지되면, 상기 생성된 전원을 상기 전원 공급부에 의해 상기 제1 전압 레벨보다 큰 제2 전압 레벨에서 클램핑하여 출력하는 단계;를 포함하는, 제어 방법.
제11항에 있어서,
상기 전자 장치는, 커패시터를 포함하는 과전압 보호 회로부를 더 포함하며,
상기 제어 방법은,
상기 메인 회로부의 출력 전압에 의한 상기 커패시터의 전압이 기설정된 제1 전압보다 커지면 상기 과전압 보호 회로부에 의해 상기 서지 보호부의 클램핑 동작을 정지시키는 단계;를 더 포함하는, 제어 방법.
제12항에 있어서,
상기 서지 보호부는, 일단이 상기 전원 공급부의 출력단과 연결되는 제1 바리스터(varistor), 애노드 단자는 상기 제1 바리스터의 타단에 연결되며, 캐소드 단자는 접지된 SCR(Silicon Controlled Rectifier) 및 입력단이 상기 전원 공급부의 양단에 연결되고, 출력단이 상기 SCR의 게이트 단자에 연결되는 서지 감지부를 포함하고,
상기 클램핑하는 단계는,
상기 제1 바리스터에 의해 상기 전원 공급부의 출력단을 상기 제1 전압 레벨이하로 유지하는, 제어 방법.
제13항에 있어서,
상기 클램핑하는 단계는,
상기 서지 감지부가 상기 전원 공급부의 양단의 전압을 감지하는 단계;
상기 서지가 발생하여 상기 감지된 전압이 기설정된 제2 전압보다 커지면, 상기 서지 감지부가 상기 SCR의 게이트 단자에 신호를 인가하여 상기 SCR을 도통(on)시키는 단계; 및
상기 SCR이 도통되어 상기 제1 바리스터의 타단이 접지되면, 상기 제1 바리스터에 의해 상기 전원 공급부의 출력단을 상기 제1 전압 레벨 이하로 유지하는 단계;를 포함하는, 제어 방법.
제14항에 있어서,
상기 정지시키는 단계는,
상기 감지된 전압이 상기 기설정된 제2 전압보다 작아지면, 상기 감지부가 상기 SCR의 게이트 단자로 인가하는 신호의 생성을 중단하여 상기 SCR을 불통(off)시키는 단계; 및
상기 제1 바리스터에 의한 클램핑 동작을 정지하는 단계;를 포함하는, 제어 방법.
제14항에 있어서,
상기 과전압 보호 회로부는, 일단이 상기 메인 회로부의 출력단에 연결되고 타단이 접지된 상기 커패시터, 상기 커패시터에 병렬 연결된 저항 및 제1 단자가 상기 출력단에 연결되고, 제2 단자가 상기 SCR의 게이트 단자에 연결되며, 제3 단자가 접지된 스위칭 소자를 포함하고,
상기 정지시키는 단계는,
상기 커패시터의 전압이 상기 기설정된 제1 전압보다 커지면 상기 제2 단자 및 상기 제3 단자가 도통(on)되는 단계; 및
상기 스위칭 소자가 도통되어 상기 SCR이 불통되면 상기 제1 바리스터에 의한 클램핑 동작을 정지하는 단계;를 포함하는, 제어 방법.
제13항에 있어서,
상기 전원 공급부는, 상기 전원을 생성하는 전원 소스 및 상기 전원 소스에 병렬 연결된 제2 바리스터를 포함하고,
상기 출력하는 단계는,
상기 제2 바리스터에 의해 상기 생성된 전원을 상기 제2 전압 레벨에서 클램핑하는, 제어 방법.
제13항에 있어서,
상기 클램핑하는 단계는,
상기 서지 감지부가 상기 메인 회로부 내의 기설정된 노드의 전압 레벨을 감지하는 단계; 및
상기 감지된 전압 레벨에 기초하여 상기 SCR의 게이트 단자에 신호를 인가하는 단계;를 포함하는, 제어 방법.
제11항에 있어서,
상기 메인 회로부는, 출력단에 연결된 출력 커패시터를 포함하고,
상기 출력 커패시터는, 필름(film) 커패시터인, 제어 방법.