CN109840242A - 一种基于FPGA和eMMC阵列的高速数据存储与传输系统 - Google Patents
一种基于FPGA和eMMC阵列的高速数据存储与传输系统 Download PDFInfo
- Publication number
- CN109840242A CN109840242A CN201711222112.1A CN201711222112A CN109840242A CN 109840242 A CN109840242 A CN 109840242A CN 201711222112 A CN201711222112 A CN 201711222112A CN 109840242 A CN109840242 A CN 109840242A
- Authority
- CN
- China
- Prior art keywords
- module
- clock
- data
- emmc
- emmc array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 47
- 238000012545 processing Methods 0.000 title claims abstract description 11
- 239000013307 optical fiber Substances 0.000 claims abstract description 28
- 238000012546 transfer Methods 0.000 claims abstract description 24
- 230000009977 dual effect Effects 0.000 claims abstract description 11
- 230000003287 optical effect Effects 0.000 claims abstract description 4
- 230000004044 response Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 5
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 238000012795 verification Methods 0.000 claims description 3
- 238000007726 management method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 1
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 1
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Communication Control (AREA)
- Optical Communication System (AREA)
Abstract
本发明公开了一种基于FPGA和eMMC阵列的高速数据存储与传输系统，该系统包括了四路光纤传输模块、eMMC阵列传输模块、USB3.0模块、电源模块、时钟模块和双口RAM模块；四路光纤传输模块用于接收光信号并转换为高速串行电信号，通过高速串行接口将高速串行电信号转换为并行数据，并缓存至双端口RAM中；eMMC阵列传输模块用于将双端口RAM中缓存的数据存储至eMMC阵列当中；USB3.0模块用于将eMMC阵列中存储的数据传输至PC机或者其它板卡中；电源模块用于为采集与存储系统供电；时钟模块用于向光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟。本发明的数据采集与存储系统具有大容量、高速度、小尺寸的特点，实现数据的实时传输和存储。
Description
技术领域
本发明涉及通信领域，适用于高速大带宽、大容量的数据存储与传输系统。
背景技术
目前，数据存储系统的使用越来越广泛，它在科研、医疗、工业等行业中已经成为不可替代的设备。需要我们研制一套适合这样需要的高速大带宽大容量的存储设备，为了事后能导出存储设备中的数据又需要该设备具有高速的数据传输能力。在雷达领域中，传统的数据存储系统的主要介质为Nand Flash，在开发基于Nand Flash芯片的存储设备时需要耗费过多的经理及资源在坏块管理、损耗均衡以及误码率的问题。
eMMC（embedded Muti Media Card，嵌入式多媒体存储卡）是一种管理型的NandFlash。芯片在一个BGA封装内集成了Nand Flash以及Nand Flash控制器，控制器将坏块管理、ECC校验以及损耗均衡等FLASH管理功能集成在芯片的内部，而对外的接口采用标准的MMC接口（Muti Media Card，多媒体存储卡）接口，开发者只需根据协议开发控制器就能够实现芯片的使用，大量的节省了开发时间。在雷达领域当中，具有明显优势的eMMC设备可以替代传统的Flash芯片。
在此背景下，使用eMMC为基本颗粒，按并行和流水的方式进行大带宽数据存储，通过USB3.0导出存储数据的一个数据存储和传输的方案，实现数据的高速存储以及传输。
发明内容
本发明的目的在于提供基于FPGA和eMMC阵列的高速数据存储与传输系统。
实现本发明目的的技术方案为：一种基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于，包括四路光纤传输模块、双口RAM、USB3.0、eMMC阵列传输模块、电源模块和时钟模块；
所述四路光纤传输模块用于接收光纤信号并转换为高速串行电信号，再通过串并转换将高速串行电信号转换为并行数据，并缓存至双端口RAM中；
所述USB3.0模块用于把eMMC阵列中存储的数据传输至PC机或者其它板卡中；
所述eMMC阵列传输模块用于把双端口RAM中缓存的数据存储至eMMC阵列当中；
所述电源模块用于为采集与存储系统供电；
所述时钟模块用于向四路光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。
进一步，所述四路光纤传输模块包括：
光纤通道模块，将接收到的光信号转化为高速串行电信号；
高速串行收发模块，将光纤通道的高速串行电信号进行串并转换后传输至双端口RAM中。
所述USB3.0模块包括：
FIFO协议管理模块，USB3.0控制器模块，核心电压调整器模块。
FIFO协议管理模块，用于管理所有PIPE通道的数据和FIFO缓冲区内存，FIFO协议层发送和接受数据。
USB3.0控制器模块，用于控制来自USB主机的USB协议请求和FIFO功能参数的控制命令。
核心电压调整器模块，用于LDO调整器产生1V的电压为内部核心部分供电，外部不能使用该电压。
所述eMMC阵列传输模块包括：
时钟切换模块，用于切换初始化时钟和正常工作时钟。
初始化及数据传输命令产生模块，用于eMMC阵列初始化和数据传输阶段产生相应的命令。
命令发送响应接收模块，将命令产生模块的48位信号转换为串行信号。
CRC校验模块，命令和数据传输过程中，eMMC使用crc校验确保传输数据的正确。
数据发送和接收模块，实现数据读写功能。
时钟模块包括：
时钟芯片，用于产生稳定时钟；
时钟芯片配置模块，用于配置时钟芯片的工作模式；
复位模块，用于时钟芯片配置模块产生稳定时钟后使能四路光纤传输模块和eMMC阵列传输模块。
本发明与现有技术相比，其显著优点为：（1）本发明解决了传统Flash难以处理的坏块管理以及ECC校验问题。（2）本发明中单片eMMC速度可达100MB/S，多片eMMC阵列并联后速度可成倍增长，具有很强的拓展性。（3）本发明是基于FPGA硬件方式实现的eMMC存储系统，不是针对特定应用而开发的，因而可移植性强、通用性好。
附图说明
图1是本发明基于FPGA和eMMC的高速数据采集与存储系统的结构框图。
图2是图1所示本发明中时钟模块的结构框图。
图3是图1所示本发明中四路光纤传输模块的结构框图。
图4是图1所示本发明中USB3.0模块的结构框图。
图5是图1所示本发明中eMMC阵列传输模块的结构框图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
结合图1，本发明一种基于FPGA和eMMC的高速数据采集与存储系统，包括四路光纤传输模块、双口RAM模块、USB3.0模块、eMMC阵列传输模块、电源模块和时钟模块；
所述四路光纤传输模块用于接收光纤信号并转换为电信号，通过高速串行接口将高速串行数据转换为并行数据，并缓存至双端口RAM中；
所述USB3.0模块用于把eMMC阵列中存储的数据传输至PC机或者其它板卡中；
所述eMMC阵列传输模块用于把双端口RAM中缓存的数据存储至eMMC阵列当中；
所述电源模块用于为采集与存储系统供电；
所述时钟模块用于向四路光纤传输模块、 双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。
结合图2，所述时钟模块包括：
时钟芯片SI5388，25.0MHz的时钟晶振；
时钟模块的工作方式如下：
(1)系统板卡的晶振提供一个25.0MHz的时钟信号送给FPGA全局时钟管脚。
(2) FPGA将该时钟接入芯片内部的BUFG模块（全局时钟缓冲器）以增加该时钟的驱动能力；然后将该时钟做为SPI（Serial Peripheral Interface）总线上的驱动时钟，用于配置SI5338时钟芯片。
(3) 时钟芯片SI5338被配置好工作模式后，将外部输入的参考时钟信号做为输入信号，通过芯片内部的倍频和分频器，分别输出两个不同频率的时钟信号。输出的200 MHz信号给FPGA的DCM模块（FPGA芯片的时钟管理模块）。FPGA将DCM倍频或分频的输出用于FPGA内部电路的工作时钟。
结合图3，所述四路光纤传输模块包括：
光纤通道模块，将接收到的光信号转化为高速串行电信号；
高速串行收发模块，在FPGA内部将光纤通道接收到的高速串行电信号进行降速处理。
（1）FPGA将光纤通道转换后的高速串行电信号通过SERDES转换为并行数据。
（2）FPGA将高速串行通道转换后的并行数据存入双口RAM中。
结合图4，所述USB3.0模块包括：
FIFO协议管理模块，USB3.0控制器模块，核心电压调整器模块。
FIFO协议管理模块，用于管理所有PIPE通道的数据和FIFO缓冲区内存，FIFO协议层发送和接受数据。
USB3.0控制器模块，用于控制来自USB主机的USB协议请求和FIFO功能参数的控制命令。
核心电压调整器模块，用于LDO调整器产生1V的电压为内部核心部分供电，外部不能使用该电压。
USB3.0模块工作方式如下：
（1）FIFO协议管理模块用来管理所有PIPE通道的数据和FIFO缓冲区内存，FIFO协议层发送和接受数据。通过FIFO协议管理部分，FIFO内存可以给每个通道分配任何尺寸的内存空间，只要分配所有通道的内存空间总共尺寸不超过16k字节。并且FIFO信号有一个高配置的能力，线上的电阻阻值可以多种选择。
（2）USB3.0协议控制器管理着设备端点的数据流，按照USB3.0的协议规定，它操控着来自USB主机的USB协议请求和FIFO功能参数的控制命令。
（3）LDO调整器产生1V的电压为内部核心部分供电，外部不能使用该电压。
结合图5，eMMC阵列传输模块包括：
时钟切换模块，用于切换初始化时钟和正常工作时钟。
初始化及数据传输命令产生模块，用于eMMC阵列初始化和数据传输阶段产生相应的命令。
命令发送响应接收模块，将命令产生模块的48位信号转换为串行信号。
CRC校验模块，命令和数据传输过程中，eMMC使用crc校验确保传输数据的正确。
数据发送和接收模块，实现数据读写功能。
各模块实现的具体功能如下：
（1）时钟切换模块的时钟源采用时钟芯片提供的200MHz时钟，使用ISE自带的ClockingWizard IP核。在eMMC初始化阶段提供250KHz时钟，正常工作时提供100MHz时钟。
（2）初始化及数据传输命令产生模块控制eMMC阵列的初始化，以及根据TCFIFO的指令进行擦写读等操作。eMMC协议，初始化操作需要顺序发送CMD0,CMD1,CMD2,CMD3,CMD9,CMD7,CMD8,CMD6以及CMD13，命令产生模块顺序产生所有命令。初始化完成后，发送CMD25（写数据）或CMD18（读数据）至数据发送和接收模块使其发送或者接收命令，完成数据传输之后，发送CMD12至命令发送响应接收模块停止设备传输。
（3）命令发送响应接收模块：命令产生模块负责将各种命令按照特定的顺序产生，由命令发送响应接收模块将48位命令信号转换为串行信号；eMMC的CMD信号是双向的，来自eMMC的串行回应通过该模块转换为48位信号，回传给命令产生模块。
（4）CRC校验模块：在命令以及数据的传输过程中，eMMC分别使用CRC7和CRC16校验确保传输数据是否准确。
（5）数据发送和接收模块：本模块实现数据的读写功能，eMMC的data信号也是双向的。在写入数据过程中，接收到命令产生模块的发送数据命令之后，读取双口RAM中数据，将数据按照512B单位进行传输，通过8位data线写入eMMC中。在读取数据过程中，通过data线接收来自eMMC的数据，存入双口RAM中，等待USB3.0模块的读取。
Claims (5)
1.一种基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：包括四路光纤传输模块、双口RAM、USB3.0、eMMC阵列传输模块、电源模块和时钟模块；
四路光纤传输模块，用于接收光纤信号并转换为高速串行电信号，再通过串并转换将高速串行电信号转换为并行数据，并缓存至双端口RAM中；
USB3.0模块，用于将eMMC阵列中存储的数据传输至PC机或者其它板卡中；
eMMC阵列传输模块，用于将双端口RAM中缓存的数据存储至eMMC阵列当中；
电源模块，用于为存储与传输系统供电；
时钟模块，用于向四路光纤传输模块、双口RAM模块、eMMC阵列传输模块提供工作时钟以及时钟切换。
2.根据权利要求1所述的基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：所述四路光纤传输模块包括：
光纤通道模块，将接收到的光信号转化为高速串行电信号；
高速串行收发模块，将光纤通道的高速串行电信号进行串并转换后传输至双端口RAM中。
3.根据权利要求1所述的基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：所述USB3.0模块包括：
FIFO协议管理模块，USB3.0控制器模块和核心电压调整器模块；
FIFO协议管理模块，用于管理所有PIPE通道的数据和FIFO缓冲区内存、FIFO协议层发送和接受数据；
USB3.0控制器模块，用于控制来自USB主机的USB协议请求和FIFO功能参数的控制命令；
核心电压调整器模块，用于LDO调整器产生1V的电压为内部核心部分供电，外部不能使用该电压。
4.根据权利要求1所述的基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：所述eMMC阵列传输模块包括eMMC控制器和eMMC阵列；
eMMC控制器包括：
时钟切换模块，用于切换初始化时钟和正常工作时钟；
初始化及数据传输命令产生模块，用于eMMC阵列初始化和数据传输阶段产生相应的命令；
命令发送响应接收模块，将命令产生模块的48位信号转换为串行信号；
CRC校验模块，命令和数据传输过程中，eMMC使用crc校验确保传输数据的正确；
数据发送和接收模块，实现数据读写功能。
5.根据权利要求1所述的基于FPGA和eMMC阵列的高速数据存储与传输系统，其特征在于：所述时钟模块包括：
时钟芯片，用于产生稳定时钟；
时钟芯片配置模块，用于配置时钟芯片的工作模式；
复位模块，用于时钟芯片配置模块产生稳定时钟后使能光纤传输模块和eMMC阵列传输模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711222112.1A CN109840242A (zh) | 2017-11-29 | 2017-11-29 | 一种基于FPGA和eMMC阵列的高速数据存储与传输系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711222112.1A CN109840242A (zh) | 2017-11-29 | 2017-11-29 | 一种基于FPGA和eMMC阵列的高速数据存储与传输系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109840242A true CN109840242A (zh) | 2019-06-04 |
Family
ID=66881686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711222112.1A Pending CN109840242A (zh) | 2017-11-29 | 2017-11-29 | 一种基于FPGA和eMMC阵列的高速数据存储与传输系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109840242A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110532215A (zh) * | 2019-09-11 | 2019-12-03 | 中国科学院声学研究所南海研究站 | 无人机载极化干涉合成孔径雷达的高速信号采集存储系统 |
| CN113946297A (zh) * | 2021-11-14 | 2022-01-18 | 南京理工大学 | 基于FPGA和PCIe的光纤数据采集存储系统及方法 |
| CN114966618A (zh) * | 2022-06-29 | 2022-08-30 | 威健国际贸易(上海)有限公司 | 一种使用mipi与hssl通信接口的daniellin型汽车激光雷达系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204028901U (zh) * | 2014-08-08 | 2014-12-17 | 浙江大学 | 一种高速数据录取存储与回放系统 |
| CN204331700U (zh) * | 2014-12-08 | 2015-05-13 | 北京润科通用技术有限公司 | 一种数据存储设备 |
| CN104811643A (zh) * | 2015-04-27 | 2015-07-29 | 哈尔滨工程大学 | 基于sd卡阵列的图像数据高速存储系统 |
-
2017
- 2017-11-29 CN CN201711222112.1A patent/CN109840242A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204028901U (zh) * | 2014-08-08 | 2014-12-17 | 浙江大学 | 一种高速数据录取存储与回放系统 |
| CN204331700U (zh) * | 2014-12-08 | 2015-05-13 | 北京润科通用技术有限公司 | 一种数据存储设备 |
| CN104811643A (zh) * | 2015-04-27 | 2015-07-29 | 哈尔滨工程大学 | 基于sd卡阵列的图像数据高速存储系统 |
Non-Patent Citations (1)
| Title |
|---|
| 李元亨: "基于PXIe总线的高速固态存储卡研制", 《万方学位论文数据库》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110532215A (zh) * | 2019-09-11 | 2019-12-03 | 中国科学院声学研究所南海研究站 | 无人机载极化干涉合成孔径雷达的高速信号采集存储系统 |
| CN110532215B (zh) * | 2019-09-11 | 2023-05-02 | 中国科学院声学研究所南海研究站 | 无人机载极化干涉合成孔径雷达的高速信号采集存储系统 |
| CN113946297A (zh) * | 2021-11-14 | 2022-01-18 | 南京理工大学 | 基于FPGA和PCIe的光纤数据采集存储系统及方法 |
| CN114966618A (zh) * | 2022-06-29 | 2022-08-30 | 威健国际贸易(上海)有限公司 | 一种使用mipi与hssl通信接口的daniellin型汽车激光雷达系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10108373B2 (en) | Host, system, and methods for transmitting commands to non-volatile memory card | |
| Kwak et al. | Cosmos+ OpenSSD: Rapid prototype for flash storage systems | |
| KR101969883B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR102140592B1 (ko) | 데이터 저장 장치 | |
| US9734118B2 (en) | Serial bus interface to enable high-performance and energy-efficient data logging | |
| JP2013515992A (ja) | Ｕｓｂ２．０インターフェイスを有するモバイルプラットフォームにおけるｕｓｂ３．０のサポート | |
| KR102114109B1 (ko) | 데이터 저장 장치 | |
| CN109840242A (zh) | 一种基于FPGA和eMMC阵列的高速数据存储与传输系统 | |
| KR20150012518A (ko) | 데이터 전송 속도를 변경하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법 | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| US9164804B2 (en) | Virtual memory module | |
| KR101857911B1 (ko) | 가상채널을 이용한 다중 채널 메모리 제어기 | |
| US20140047159A1 (en) | Enterprise server with flash storage modules | |
| KR102595233B1 (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
| US10095432B2 (en) | Power management and monitoring for storage devices | |
| KR102100707B1 (ko) | 데이터 저장 장치 | |
| JP2016058063A (ja) | 半導体記憶装置 | |
| US20220222011A1 (en) | Processor using host memory buffer and storage system including the processor | |
| US20230244394A1 (en) | Gradually Reclaim Storage Space Occupied by a Proof of Space Plot in a Solid State Drive | |
| US20220147254A1 (en) | Ufs device, method of operating the ufs device, and system including the ufs device | |
| CN109710186A (zh) | 一种基于eMMC阵列的高速数据存储与传输系统 | |
| KR20200129700A (ko) | 컨트롤러 및 이를 포함하는 메모리 시스템 | |
| KR20200029085A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
| US11016914B2 (en) | Data processing system including memory systems coupled through internal channel | |
| KR20150041873A (ko) | 데이터 처리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190604 |