CN113946297A - 基于FPGA和PCIe的光纤数据采集存储系统及方法 - Google Patents

基于FPGA和PCIe的光纤数据采集存储系统及方法 Download PDF

Info

Publication number
CN113946297A
CN113946297A CN202111343995.8A CN202111343995A CN113946297A CN 113946297 A CN113946297 A CN 113946297A CN 202111343995 A CN202111343995 A CN 202111343995A CN 113946297 A CN113946297 A CN 113946297A
Authority
CN
China
Prior art keywords
data
module
optical fiber
fifo
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111343995.8A
Other languages
English (en)
Other versions
CN113946297B (zh
Inventor
高振翔
杨建超
陆星宇
孙望
虞文超
戴峥
顾红
苏卫民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Ganghe Keyi Electronic Technology Co ltd
Nanjing University of Science and Technology
Original Assignee
Nanjing Ganghe Keyi Electronic Technology Co ltd
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Ganghe Keyi Electronic Technology Co ltd, Nanjing University of Science and Technology filed Critical Nanjing Ganghe Keyi Electronic Technology Co ltd
Priority to CN202111343995.8A priority Critical patent/CN113946297B/zh
Publication of CN113946297A publication Critical patent/CN113946297A/zh
Application granted granted Critical
Publication of CN113946297B publication Critical patent/CN113946297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

本发明公开了一种基于FPGA和PCIe的光纤数据采集存储系统及方法，系统包括光纤数据发送模块、光纤数据接收模块、光模块、FIFO对齐缓存模块、倒置模块、PCIe传输模块和工控机存储模块；光纤数据发送模块用于将雷达采集的AD原始数据封装成指定的数据格式，经过光模块连接光纤发送；光纤数据接收模块处理接收光纤传输过来的数据，并对数据作填充以及给出数据的使能信号；FIFO对齐缓存模块使用多级FIFO对光纤数据作缓存、数据拼接和并串转换等处理。本发明能够采集传输多路光纤数据，并对数据做填充、缓存对齐、拼接和倒置等处理，最终通过PCIe3.0传输至工控机的磁盘阵列，得到一个易于读写和处理的数据文件。

Description

基于FPGA和PCIe的光纤数据采集存储系统及方法
技术领域
本发明涉及光纤数据采集与存储技术，特别是一种基于FPGA和PCIe的光纤数据采集存储系统及方法。
背景技术
近年来，随着雷达技术的不断发展，雷达系统的体积不断减小，但数据处理能力却大幅提升，这促使雷达的功能更全、性能更高。更高的性能带来的是对信号传输速率与信号存储容量更高的要求，雷达天线不断接收回波信号，需要实时进行雷达信号处理，实现对目标的探测与跟踪，也需要实时对数据进行采集和存储。
目前雷达信号处理主要包括信号采样、数字滤波、数字下变频、数字波束形成、脉冲压缩、动目标显示、动目标检测、恒虚警和目标凝聚等过程，出于满足恶劣环境及保障人员安全需要，雷达信号处理机往往并不与雷达天线等一体化设计。通常是由雷达天线接收雷达回波数据后，经过AD采样，将数字信号传输给信号采集板卡，实现数据的采集和存储，同时也传送至后方雷达信号处理机完成雷达信号处理任务。
高速大量数据采集对数据的完整性及数据处理和高速实时存储要求极高，而其应用环境又往往十分复杂，在目前的实际应用中，很难找到一种远距离的既能采集大量高速的数据、又能大容量存储的数据采集系统，以保证能够进行长时间的数据采集。
发明内容
本发明的目的在于提供一种基于FPGA和PCIe的光纤数据采集存储系统及方法。
实现本发明目的的技术方案为：一种基于FPGA和PCIe的光纤数据采集存储系统，包括光纤数据发送模块、光纤数据接收模块、FIFO缓存对齐模块、倒置模块、PCIe传输模块、光模块和工控机存储模块：
所述光纤数据发送模块用于将雷达的原始AD采样数据按照一定的帧数据格式通过光纤进行发送；
所述光纤数据接收模块，用于接收光纤传输过来的数据，并进行填充和给出对应的使能信号；
所述FIFO缓存对齐模块，用于多路光纤数据的缓存对齐，并且拼接信号，将多路并行数据转化为单路串行数据；
所述倒置模块，用于将单路串行数据进行一定位数的倒置输出；
所述PCIe传输模块，用于将倒置后的单路串行数据通过乒乓结构的2组DDR3、金手指和工控机的PCIe3.0插槽传输到工控机的内存；
所述光模块用于两端光纤和板卡的连接，且进行光信号和电信号的转换；
所述工控机存储模块，通过上位机控制将内存中的数据通过DMA的方式存储到磁盘阵列。
一种基于FPGA和PCIe的光纤数据采集与存储方法，包括：
光纤数据发送模块将雷达的原始AD采样数据按照一定的帧数据格式通过光纤进行发送；
光纤数据接收模块接收光纤传输过来的数据，并进行填充和给出对应的使能信号；
FIFO缓存对齐模块将多路光纤数据的缓存对齐，并且拼接信号，将多路并行数据转化为单路串行数据；
倒置模块将单路串行数据进行一定位数的倒置输出；
PCIe传输模块将倒置后的单路串行数据通过乒乓结构的2组DDR3、金手指和工控机的PCIe3.0插槽传输到工控机的内存；
工控机存储模块通过上位机控制将内存中的数据通过DMA的方式存储到磁盘阵列。
本发明与现有技术相比，其显著优点为：(1)本发明通过数据填充、FIFO对齐缓存、数据位拼接、并串转换、倒置处理和PCIe3.0接口能够实现对高速大量的光纤数据采集并存储数据；(2)本发明可以动态地填充数据，保证后续位拼接后不同轮次传输数据的隔离；(3)本发明可以对于多路光纤数据进行对齐缓存，保证多路信号最终的有效性，并使用位拼接提升数据在缓存处理时的传输速度，同时也保证并串转化的时间可行性；(4)本发明可以对数据做倒置处理，以便提高对于最终存储文件的处理速度。
附图说明
图1是本发明基于FPGA和PCIe的光纤数据采集存储系统的结构框图。
图2是图1所示系统中光纤数据发送模块的结构框图。
图3是图1所示系统中光纤数据接收模块的结构框图。
图4是图1所示系统中FIFO缓存对齐模块的结构框图。
图5是图1所示系统中倒置模块的结构框图。
图6是图1所示系统中PCIe传输模块的结构框图。
具体实施方式
结合图1，本发明的一种基于FPGA和PCIe的光纤数据采集与存储系统，包括光纤数据发送模块、光纤数据接收模块、FIFO缓存对齐模块、倒置模块、PCIe传输模块、光模块和工控机存储模块：
所述光纤数据发送模块用于将雷达的原始AD采样数据按照一定的帧数据格式通过光纤进行发送；
所述光纤数据接收模块，用于接收光纤传输过来的数据，并进行填充和给出对应的使能信号；
所述FIFO缓存对齐模块，用于多路光纤数据的缓存对齐，并且拼接信号，把多路并行数据转化为单路串行数据；
所述倒置模块，用于将光纤传输的单路串行数据进行一定位数的倒置输出，使得在工控机上存储的数据文件，易于逐行读取，减少数据处理的时间；
所述PCIe传输模块，用于将倒置后的单路串行数据传输至工控机内存中；
所述光模块用于两端光纤和板卡的连接，且进行光信号和电信号的转换；
所述工控机存储模块，通过上位机控制将内存中的数据通过DMA的方式存储到磁盘阵列。
进一步的，所述光纤数据发送模块包括：
数据封装模块，用于给需要通过光纤发送的数据封装，添加帧头、帧尾、数据长度、数据类型等信息；
GTX发送模块，负责12路光纤数据的发送。
进一步的，所述光纤数据接收模块包括：
填充模块，负责读取光纤数据中的数据长度信息，并以此进行数据填充，保证每轮传输的数据量是8的倍数，64bit为1个数据；
使能模块，根据传输的数据同步给出数据的使能信息，代表该时间下传输的是数据，而不是bc码等其他信息。
进一步的，所述FIFO缓存对齐模块，使用多级FIFO对高速的光纤数据作缓存、数据拼接和并串转换等处理，该模块具体包括：
1级缓存模块，主要用于存储12路光纤的数据，并互相等待，只有12路本轮次都传输完毕，才会释放数据，且将数据从64bit拼接成512bit；
2级缓存模块，主要配合1级缓存模块，形成一个整体上的2级缓存，二级缓存的后续操作，不影响1级缓存模块接收新的光纤数据；
并串转换模块，在此模块将12路的并行光纤数据按照光纤通道排序，转换成1路串行数据；
控制模块，负责上述3个模块的逻辑控制，具体包括FIFO的读写使能。
进一步的，所述倒置模块用于将传输的512bit数据每64bit一组进行倒序输出。使得存储的数据文件可以逐行读取解析，大大降低数据文件的处理时间。
进一步的，所述PCIe传输模块包括：
双口RAM，用于映射bar空间，使得工控机可以和FPGA进行简单交互通信；
DDR模块，两组DDR组成乒乓结构，交替从FIFO中取出数据，再送入XDMA模块；
XMDA模块，主要是配置PCIe3.0的参数，以及提供接口，使得数据可以通过金手指到PCIe3.0插槽，再到工控机并最终存储到文件中。
下面结合附图和具体实施例进一步阐述本发明。
实施例
结合图1，本实施例提供一种基于FPGA和PCIe的光纤数据采集与存储系统，包括光纤数据发送模块、光纤数据接收模块、FIFO缓存对齐模块、倒置模块、PCIe传输模块、光模块和工控机存储系统：
所述光纤数据发送模块用于将雷达的原始AD采样数据按照一定的帧数据格式进行封装并通过光纤进行发送；
所述光纤数据接收模块，用于接收光纤传输过来的数据，并进行校验、填充和给出和数据对应的使能信号；
所述FIFO缓存对齐模块，用于多路光纤数据的缓存对齐，并且拼接信号，2级缓存结构保证后续操作不影响1级缓存接收新的光纤数据，并把多路并行数据转化为单路串行数据；
所述倒置模块，用于将单路串行数据进行倒置输出，512bit数据每64bit一位进行倒置；
所述PCIe传输模块，用于将倒置后的单路串行数据通过PCIe3.0接口传输存储至磁盘阵列中，方便后续的信号处理；
所述光模块用于两端光纤和板卡的连接，且进行光信号和电信号的转换，本发明中，选用高性能微型可插拔12路并行光发送模块HTG8507和光接收模块HTG8508，单通道速率高达10.3125Gbps，满足系统传输速率要求；
所述工控机存储模块，通过上位机控制将内存中的数据通过DMA的方式存储到磁盘阵列。
结合图2，所述光纤数据发送模块包括：
数据封装模块，用于给需要通过光纤发送的数据封装，添加帧头、帧尾、数据长度、数据类型等信息；
GTX发送模块，负责12路光纤数据的发送。
光纤数据发送模块实现具体功能如下：
S11，将AD采集的原始64bit数据，添加以下的帧信息，包括：帧头7FFFFFFE_7FFFFFFE、数据长度、每个CPI的PRF计数、PRF总数、AD通道号、数据类型、宽窄指示和固定帧尾7BABABAB_7C3C3C3C；这是1路光纤信号的封装过程，其余11路与此一样；
S12，封装完成后将数据交与对应光纤通道的FIFO，该FIFO读时钟与后续GTX模块对应通道时钟同源，保证数据的准确性；
S13，每个GTX通道将数据(64bit)从对应通道的FIFO中取出，并转化为串行方式(1bit)发送，并交付给采集卡的光模块且将电信号转化为光信号在光纤中传输。
结合图3，光纤数据接收模块包括：
填充模块，负责读取光纤数据中的数据长度信息，并以此进行数据填充，保证每轮传输的数据量是8的倍数(64bit为1个数据)；
使能模块，根据传输的数据同步给出数据的使能信息，代表该时间下传输的是数据，而不是bc码等其他信息。
光纤数据接收模块的工作方式如下：
S21，配置FPGA的IP核，使用GTX接收模块从采集卡的光模块中接收光纤传输的数据，包括还原成64bit数据；
S22，对传输的数据进行处理，验证帧头后，确定当前传输数据的数据长度，根据此数据长度，对原数据进行填充，填充内容为固定帧尾7BABABAB_7C3C3C3C，即在当前数据传输完毕后补传填充内容，使得本次整体传输数据量为8的倍数(64bit为1个数据)；
主要为了防止后续位拼接步骤中，拼接完成后数据有剩余，导致后一轮数据帧头和上一轮数据帧尾合并在同一个512bit的最终数据中。
S23，根据传输的数据给出对应的使能信号，从本轮传输的帧头开始，使能信号拉高，直到填充后的帧尾发送完毕，使能信号拉低，且其中传输bc码时，使能拉低；保证传输数据时使能信号为高，其余情况，使能拉低。
结合图4，所述FIFO缓存对齐模块包括：
1级缓存模块，主要用于存储12路光纤的数据，并互相等待，只有12路本轮次都传输完毕，才会释放数据，且将数据从64bit拼接成128bit；
2级缓存模块，主要配合1级缓存模块，形成一个整体上的2级缓存，二级缓存的后续操作，不影响1级缓存模块接收新的光纤数据，且将数据从128bit拼接成512bit；
并串转换模块，在此模块将12路的并行光纤数据按照光纤通道排序，转换成1路串行数据；
控制模块，负责上述3个模块的逻辑控制，具体包括FIFO的读写使能。
FIFO缓存对齐模块的具体工作方式如下：
S31，1级缓存模块用12个FIFO完成对12路光纤信号的存储，使能信号连接FIFO写使能，保证写入FIFO的都是最终要存储的数据。FIFO输入数据位宽为64bit，输出数据位宽为512bit，降低数据在后续模块中传输所需的时间，保证实时性。考虑到12路光纤数据到达的时间可能不同，所以1级FIFO主要做一个存储等待的功能，12路光纤信后本轮都传输完毕时，数据交给2级FIFO；
S32，2级缓存模块主要是配合1级缓存完成一个整体2级缓存的架构，2级缓存操作数据时，1级缓存仍然可以接收数据，保证实时性；
S33，并串转化模块主要是用于接收2级缓存的数据，并且是依次接收，从FIFO2_1读取数据，读空后读取FIFO2_2的数据，直到FIFO2_12的数据读取完毕，而此模块FIFO只要非空，数据就向后续的模块中传输；
S34，控制模块起整体逻辑控制的作用，1级缓存控制是有2个状态(1，2)的状态机，状态1为只要有光纤数据使能就接收光纤数据，使能信号全低后进入状态2，将数据交给2级缓存，交付完毕后进入状态1，以此循环；2级缓存和并串转换模块状态控制是有13个状态(z，a-l)的状态机，状态z为接收1级缓存的状态，接收完毕后进入状态a，此时FIFO2_1将数据传输给FIFO3，传输完毕进入状态b，此时FIFO2_2将数据传输给FIFO3，直到状态l，FIFO2_12数据传输完毕，状态机重新回到状态z；以此完成12路光纤数据的并串转换。
结合图5，所述倒置模块的具体实现方式如下：
S41，接收到S34处理后的512bit数据，按照64bit分割数据，并按照1-8的编号前后倒置，使得传输的原数据低位变换到高位，这样在存储至工控机的文件中时，因为512bit数据分为4行存储，原始数据存储时需要4行1读再解析，而倒置后数据可以逐行读取解析，加快了数据处理速度。
结合图6，所述PCIe传输模块包括：
双口RAM，用于映射bar空间，使得工控机可以和FPGA进行简单交互通信；
DDR模块，两组DDR组成乒乓结构，交替从FIFO中取出数据，再送入XDMA模块；
XMDA模块，主要是配置PCIe3.0的参数，以及提供接口，使得数据可以通过金手指到PCIe3.0插槽，再到工控机的内存。
PCIe传输模块的具体工作方式如下：
S51，采用8片型号为MT41K256M16的DDR芯片，4片一组构成两个DDR组，每组DDR数据位宽64bit，共用12根地址线。DDR组从FIFO中读取256M的数据，再送入XDMA模块；
S52，两组DDR形成乒乓结构，1组DDR往XDMA中传输数据的时候，另一组DDR就从FIFO中读取数据，随后再交替进行，乒乓结构保证数据的读取和写入可以同时进行；
S53，通过FPGA配置XDMA核，时钟为250MHz，传输速率为PCIe3.0，通道为8，设备号为7038，该IP核负责将数据通过金手指传输给工控机的PCIe3.0卡槽，再送入工控机，上位机每次DMA读取的数据大小就是256M，对应DDR读取的数据大小；
S54，整体的逻辑控制通过双口RAM和控制模块进行，双口RAM映射bar空间，当工控机的上位机发出开始采集的指令，会写入bar空间，控制模块也能从双口RAM中读到该信号，并开始对应的逻辑；切换DDR通道也是如此进行。
所述工控机采集模块，其中固态磁盘阵列和RAID阵列卡构成系统的数据存储模块；RAID阵列卡选用LSI公司的RAID9271CV-8IRAID阵列卡，通过PCIe3.0插槽和工控机互联，通过SATA线与固态磁盘阵列相连，组合方式为RAID0，实现高速大容量的存储要求；固态磁盘阵列由8块三星850PRO256GB固态硬盘组成阵列，单块固态硬盘的读写速率为500MB/s，通过RAID0的方式组成磁盘阵列的读写速率高达4GB/s，满足系统数据传输的速率要求。上位机在工控机中开辟两块内存A和B，与PCIe传输模块中的DDR3乒乓结构对应，当A组DDR3通过PCIe传输模块向内存A中写数据时，上位机通过DMA从B内存中读数据到磁盘阵列进行存储，该操作接收后，B组DDR3通过PCIe传输模块向内存B中写数据时，上位机通过DMA将之前A内存中的数据读取到磁盘阵列进行存储，保证上位机内存与DDR3不会出现对一块空间进行同时读写。至此完成光纤数据的采集和存储。

Claims (10)

1.一种基于FPGA和PCIe的光纤数据采集存储系统，其特征在于，包括光纤数据发送模块、光纤数据接收模块、FIFO缓存对齐模块、倒置模块、PCIe传输模块、光模块和工控机存储模块：
所述光纤数据发送模块用于将雷达的原始AD采样数据按照一定的帧数据格式通过光纤进行发送；
所述光纤数据接收模块，用于接收光纤传输过来的数据，并进行填充和给出对应的使能信号；
所述FIFO缓存对齐模块，用于多路光纤数据的缓存对齐，并且拼接信号，将多路并行数据转化为单路串行数据；
所述倒置模块，用于将单路串行数据进行一定位数的倒置输出；
所述PCIe传输模块，用于将倒置后的单路串行数据通过乒乓结构的2组DDR3、金手指和工控机的PCIe3.0插槽传输到工控机的内存；
所述光模块用于两端光纤和板卡的连接，且进行光信号和电信号的转换；
所述工控机存储模块，通过上位机控制将内存中的数据通过DMA的方式存储到磁盘阵列。
2.根据权利要求1所述的基于FPGA和PCIe的光纤数据采集存储系统，其特征在于，所述光纤数据发送模块包括：
数据封装模块，用于给需要通过光纤发送的数据封装，添加帧头、帧尾、数据长度、数据类型；
GTX发送模块，负责光纤数据的发送。
3.根据权利要求1所述的基于FPGA和PCIe的光纤数据采集存储系统，其特征在于，所述光纤数据接收模块包括：
填充模块，根据传输的数据帧中的数据长度，进行数据填充，为后续数据位拼接做准备；
使能模块，根据光纤链路中传输数据的时刻给出同步的使能信号。
4.根据权利要求1所述的基于FPGA和PCIe的光纤数据采集存储系统，其特征在于，所述FIFO缓存对齐模块包括：
1级缓存模块，针对多路光纤数据可能不同时到达的情况，采用FIFO进行对齐等待处理，本轮传输完毕再同时释放数据，并完成位拼接；
2级缓存模块和并串转换模块，整体采用2级FIFO缓存设计，在2级FIFO与并串转换模块完成并串转换时，1级FIFO可同时接收新的数据；
控制模块，负责上述3个模块的逻辑控制，具体包括FIFO的状态判断和读写使能的控制。
5.根据权利要求1所述的基于FPGA和PCIe的光纤数据采集存储系统，其特征在于，所述PCIe传输模块包括：
双口RAM，用于映射bar空间，使工控机和FPGA进行交互通信；
DDR模块，两组DDR组成乒乓结构，交替从FIFO中取出数据，再送入XDMA模块；
XMDA模块，用于配置PCIe3.0的参数，以及提供接口，使得数据通过金手指到PCIe3.0插槽，再到工控机并最终存储到文件中。
6.一种基于权利要求1-5任一项所述系统的光纤数据采集与存储方法，其特征在于，包括：
光纤数据发送模块将雷达的原始AD采样数据按照一定的帧数据格式通过光纤进行发送；
光纤数据接收模块接收光纤传输过来的数据，并进行填充和给出对应的使能信号；
FIFO缓存对齐模块将多路光纤数据的缓存对齐，并且拼接信号，将多路并行数据转化为单路串行数据；
倒置模块将单路串行数据进行一定位数的倒置输出；
PCIe传输模块将倒置后的单路串行数据通过乒乓结构的2组DDR3、金手指和工控机的PCIe3.0插槽传输到工控机的内存；
工控机存储模块通过上位机控制将内存中的数据通过DMA的方式存储到磁盘阵列。
7.根据权利要求6所述的方法，其特征在于，所述的光纤数据发送模块将雷达的原始AD采样数据按照一定的帧数据格式通过光纤进行发送，具体方法如下：
S11，将AD采集的原始64bit数据，添加以下的帧信息：帧头7FFFFFFE_7FFFFFFE、数据长度、每个CPI的PRF计数、PRF总数、AD通道号、数据类型、宽窄指示和固定帧尾7BABABAB_7C3C3C3C；
S12，封装完成后将数据交与对应光纤通道的FIFO，该FIFO读时钟与后续GTX模块对应通道时钟同源；
S13，每个GTX通道将数据从对应通道的FIFO中取出，并转化为串行方式发送，并交付给采集卡的光模块且将电信号转化为光信号在光纤中传输。
8.根据权利要求6所述的方法，其特征在于，所述的光纤数据接收模块的工作方式如下：
S21，配置FPGA的IP核，使用GTX接收模块从采集卡的光模块中接收光纤传输的数据，包括还原成64bit数据；
S22，对传输的数据进行处理，验证帧头后，确定当前传输数据的数据长度，根据此数据长度，对原数据进行填充，填充内容为固定帧尾7BABABAB_7C3C3C3C，即在当前数据传输完毕后补传填充内容，使得本次整体传输数据量为8的倍数；
S23，根据传输的数据给出对应的使能信号，从本轮传输的帧头开始，使能信号拉高，直到填充后的帧尾发送完毕，使能信号拉低，且其中传输bc码时，使能拉低。
9.根据权利要求6所述的方法，其特征在于，所述的FIFO缓存对齐模块的具体工作方式如下：
1级缓存模块用12个FIFO完成对12路光纤信号的存储，使能信号连接FIFO写使能，保证写入FIFO的均是最终要存储的数据；FIFO输入数据位宽为64bit，输出数据位宽为512bit；12路光纤信后本轮都传输完毕时，数据交给2级FIFO；
2级缓存模块配合1级缓存完成一个整体2级缓存的架构，2级缓存操作数据时，1级缓存仍可接收数据；
并串转化模块用于接收2级缓存的数据，并且为依次接收，从FIFO2_1读取数据，读空后读取FIFO2_2的数据，直到FIFO2_12的数据读取完毕，而此模块FIFO只要非空，数据就向后续的模块中传输；
控制模块起整体逻辑控制的作用，1级缓存控制是有2个状态的状态机，状态1为只要有光纤数据使能就接收光纤数据，使能信号全低后进入状态2，将数据交给2级缓存，交付完毕后进入状态1，以此循环；2级缓存和并串转换模块状态控制是有13个的状态机，状态z为接收1级缓存的状态，接收完毕后进入状态a，此时FIFO2_1将数据传输给FIFO3，传输完毕进入状态b，此时FIFO2_2将数据传输给FIFO3，直到状态l，FIFO2_12数据传输完毕，状态机重新回到状态z；以此完成12路光纤数据的并串转换。
10.根据权利要求6所述的方法，其特征在于，所述的PCIe传输模块的具体工作方式如下：
采用8片DDR芯片，4片一组构成两个DDR组，每组DDR数据位宽64bit，共用12根地址线；DDR组从FIFO中读取256M的数据，再送入XDMA模块；
两组DDR形成乒乓结构，1组DDR往XDMA中传输数据时，另一组DDR从FIFO中读取数据，随后再交替进行；
通过FPGA配置XDMA核，时钟为250MHz，传输速率为PCIe3.0，通道为8，该IP核负责将数据通过金手指传输给工控机的PCIe3.0卡槽，再送入工控机，上位机每次DMA读取的数据大小为256M，对应DDR读取的数据大小。
CN202111343995.8A 2021-11-14 2021-11-14 基于FPGA和PCIe的光纤数据采集存储系统及方法 Active CN113946297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111343995.8A CN113946297B (zh) 2021-11-14 2021-11-14 基于FPGA和PCIe的光纤数据采集存储系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111343995.8A CN113946297B (zh) 2021-11-14 2021-11-14 基于FPGA和PCIe的光纤数据采集存储系统及方法

Publications (2)

Publication Number Publication Date
CN113946297A true CN113946297A (zh) 2022-01-18
CN113946297B CN113946297B (zh) 2024-06-11

Family

ID=79337974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111343995.8A Active CN113946297B (zh) 2021-11-14 2021-11-14 基于FPGA和PCIe的光纤数据采集存储系统及方法

Country Status (1)

Country Link
CN (1) CN113946297B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070868A (zh) * 2021-11-16 2022-02-18 四川九洲空管科技有限责任公司 一种二次雷达及防撞系统的高速数据传输系统和方法
CN114706807A (zh) * 2022-04-28 2022-07-05 天津光电聚能专用通信设备有限公司 一种高速易失性可扩展存储设备及其存储方法
CN114780471A (zh) * 2022-04-20 2022-07-22 湖南艾科诺维科技有限公司 一种数据采集存储系统及方法
CN114785932A (zh) * 2022-04-29 2022-07-22 北京控制工程研究所 一种基于光纤的虚拟高速相机阵列数据缓冲逻辑设计方法
CN115328433A (zh) * 2022-08-10 2022-11-11 电子科技大学 基于fpga+dsp架构的功率分析仪数据传输系统
CN115378504A (zh) * 2022-07-27 2022-11-22 中国船舶重工集团公司第七二四研究所 基于pcie总线内存轮询的多路光纤数据传输方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105224482A (zh) * 2015-10-16 2016-01-06 浪潮(北京)电子信息产业有限公司 一种fpga加速卡高速存储系统
CN109710186A (zh) * 2018-12-21 2019-05-03 南京理工大学 一种基于eMMC阵列的高速数据存储与传输系统
CN109840242A (zh) * 2017-11-29 2019-06-04 南京理工大学 一种基于FPGA和eMMC阵列的高速数据存储与传输系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105224482A (zh) * 2015-10-16 2016-01-06 浪潮(北京)电子信息产业有限公司 一种fpga加速卡高速存储系统
CN109840242A (zh) * 2017-11-29 2019-06-04 南京理工大学 一种基于FPGA和eMMC阵列的高速数据存储与传输系统
CN109710186A (zh) * 2018-12-21 2019-05-03 南京理工大学 一种基于eMMC阵列的高速数据存储与传输系统

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070868A (zh) * 2021-11-16 2022-02-18 四川九洲空管科技有限责任公司 一种二次雷达及防撞系统的高速数据传输系统和方法
CN114780471A (zh) * 2022-04-20 2022-07-22 湖南艾科诺维科技有限公司 一种数据采集存储系统及方法
CN114706807A (zh) * 2022-04-28 2022-07-05 天津光电聚能专用通信设备有限公司 一种高速易失性可扩展存储设备及其存储方法
CN114706807B (zh) * 2022-04-28 2024-06-04 天津光电聚能通信股份有限公司 一种高速易失性可扩展存储设备及其存储方法
CN114785932A (zh) * 2022-04-29 2022-07-22 北京控制工程研究所 一种基于光纤的虚拟高速相机阵列数据缓冲逻辑设计方法
CN114785932B (zh) * 2022-04-29 2023-08-11 北京控制工程研究所 一种基于光纤的虚拟高速相机阵列数据缓冲逻辑设计方法
CN115378504A (zh) * 2022-07-27 2022-11-22 中国船舶重工集团公司第七二四研究所 基于pcie总线内存轮询的多路光纤数据传输方法
CN115328433A (zh) * 2022-08-10 2022-11-11 电子科技大学 基于fpga+dsp架构的功率分析仪数据传输系统

Also Published As

Publication number Publication date
CN113946297B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
CN113946297B (zh) 基于FPGA和PCIe的光纤数据采集存储系统及方法
CN105468547B (zh) 一种基于axi总线的便捷可配置帧数据存取控制系统
CN206557767U (zh) 一种基于乒乓操作结构控制数据缓存的缓存系统
CN109412914A (zh) 流数据与axi接口通信装置
CN102098562B (zh) 高速图像实时无损记录存储回放装置
CN107168644B (zh) 基于sfp光纤接口的高速大容量宽带i/q数据记录仪
CN111314641B (zh) 一种高帧频图像的采集存储显示系统及方法
CN102520892A (zh) 多功能固态数据存储回放仪
CN103517085B (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN114640902B (zh) 一种多接口高速光纤传输装置及方法
CN105446699A (zh) 数据帧队列管理方法
CN116737624B (zh) 一种高性能数据存取装置
CN103309981A (zh) 一种具有高存储效率的adc数据组织系统及其方法
CN101793557A (zh) 高分辨率成像仪数据实时采集系统及方法
CN109800195A (zh) 一种基于fpga的光纤通道适配器及数据传输方法
CN103136146A (zh) 信号采集系统及方法
CN102012948B (zh) 基于usb的数据实时采集和存储系统及方法
CN110399323B (zh) 一种基于srio的高速信息通道
CN110851390B (zh) 一种基于fpga实现4m 1553b总线协议的方法及系统
CN102645647A (zh) 雷达成像信号模拟器
CN114721983B (zh) 一种ddr4加速读写装置
CN111131217B (zh) 基于sd卡的高速光纤数据记录仪
CN215376139U (zh) 基于arm和fpga的高效数据采集系统
CN211791821U (zh) 一种视频数据对地直传的星载视频压缩装置
CN210627896U (zh) 一种高速信号采集回放系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Yang Jianchao

Inventor after: Lu Xingyu

Inventor after: Sun Wang

Inventor after: Yu Wenchao

Inventor after: Dai Zheng

Inventor after: Gu Hong

Inventor after: Su Weimin

Inventor after: Gao Zhenxiang

Inventor before: Gao Zhenxiang

Inventor before: Yang Jianchao

Inventor before: Lu Xingyu

Inventor before: Sun Wang

Inventor before: Yu Wenchao

Inventor before: Dai Zheng

Inventor before: Gu Hong

Inventor before: Su Weimin

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant