CN109830525B - 纳米线器件的制作方法 - Google Patents

纳米线器件的制作方法 Download PDF

Info

Publication number
CN109830525B
CN109830525B CN201910073955.2A CN201910073955A CN109830525B CN 109830525 B CN109830525 B CN 109830525B CN 201910073955 A CN201910073955 A CN 201910073955A CN 109830525 B CN109830525 B CN 109830525B
Authority
CN
China
Prior art keywords
layer
gesi
substrate
silicon oxide
germanium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910073955.2A
Other languages
English (en)
Other versions
CN109830525A (zh
Inventor
李永亮
马雪丽
李俊杰
王晓磊
杨红
王文武
李超雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910073955.2A priority Critical patent/CN109830525B/zh
Publication of CN109830525A publication Critical patent/CN109830525A/zh
Application granted granted Critical
Publication of CN109830525B publication Critical patent/CN109830525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种纳米线器件的制作方法，该制作方法包括：步骤S1，在衬底的表面上形成叠层部和假栅，叠层部位于衬底的表面上且包括交替设置的GeSi层和Ge层，假栅位于叠层部的远离衬底的表面上；步骤S2，采用氧化工艺，使得GeSi层的两端生成硅氧化物，Ge层的两端生成锗氧化物，且去除Ge层中被氧化生成的锗氧化物，使得剩余的Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙；步骤S3，在填充空隙中设置内侧墙材料，形成内侧墙。该制作方法可以较容易地形成预定长度的内侧墙。

Description

纳米线器件的制作方法
技术领域
本申请涉及半导体领域，具体而言，涉及一种纳米线器件的制作方法。
背景技术
随着纳米器件进入到7nm及以下技术节点，纳米线成为了最有希望的器件结构。其中，内侧墙工艺是实现纳米线集成的关键工艺之一。如果无内侧墙工艺，当纳米线释放时形成的栅长较宽，影响器件性能；即使采用S/D的选择性刻蚀和外延工艺，由于纳米线释放时，会释放假栅的长度与假栅两侧的侧墙的长度之和，后续得到栅长仍会变大。
因此，只有采用源漏腐蚀+内侧墙工艺+源漏选择性外延的工艺才能形成可控的最小栅长，实现器件性能的优化。
目前，内侧墙形成工艺一般在选择性去除叠层结构的源漏区后，先采用干法刻蚀(例如HCl气体)或湿法腐蚀先进行选择性去除叠层结构中的部分牺牲层，比如Ge层的部分，形成凹口，然后采用ALD或其它低温工艺实现高保形的覆盖SiO2或SIN材料，再通过高选择比刻蚀去除SiO2或SIN材料且使得凹口处的填充材料得以保留，从而形成内侧墙工艺。该方案对内侧墙材料的淀积(如温度，保形性)和刻蚀(如在刻蚀形成凹口以及刻蚀内侧墙材料形成内侧墙的过程中，刻蚀精度非常重要，最好采用原子层刻蚀ALE)工艺要求较高，非常难于实现。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种纳米线器件的制作方法，以解决现有技术中的纳米器件中的内侧墙的制作工艺要求较高的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种纳米线器件的制作方法，该制作方法包括：步骤S1，在衬底的表面上形成叠层部和假栅，所述叠层部位于所述衬底的表面上且包括交替设置的GeSi层和Ge层，所述假栅位于所述叠层部的远离所述衬底的表面上；步骤S2，采用氧化工艺，使得所述GeSi层的两端生成硅氧化物，所述Ge层的两端生成锗氧化物，且去除所述Ge层中被氧化生成的所述锗氧化物，使得剩余的所述Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙；步骤S3，在所述填充空隙中设置内侧墙材料，形成内侧墙。
进一步地，所述步骤S2包括：步骤S21，采用所述氧化工艺，使得所述叠层部中的所述GeSi层的两端生成硅氧化物，使得所述Ge层的两端生成所述预定长度的锗氧化物；步骤S22，去除所述Ge层的两端的锗氧化物，使得剩余的所述Ge层和相邻的且两端具有硅氧化物的GeSi层之间具有所述填充空隙。
进一步地，所述步骤S21包括：步骤S220，在700～900℃下，且在氧气的氛围中，采用快速热处理法执行所述氧化工艺3～7min；步骤S221，重复执行上述步骤S220至少一次，使得所述叠层部中的所述GeSi层的两端生成硅氧化物，使得所述Ge层的两端生成锗氧化物。
进一步地，所述步骤S2包括：步骤S21’，在200～400℃下，且在臭氧的氛围中对所述GeSi层以及Ge层氧化5～30min，使得所述叠层部中的所述GeSi层的两端生成硅氧化物，使得所述Ge层的两端生成锗氧化物；步骤S22’，去除所述锗氧化物，保留所述硅氧化物；步骤S23’，依次重复所述步骤S21’和所述步骤S22’至少一次，形成所述预定长度的所述填充空隙。
进一步地，所述步骤S22’中,采用水去除所述锗氧化物。
进一步地，所述步骤S3包括：步骤S31，在所述填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料；步骤S32，刻蚀去除所述填充空隙之外的所述内侧墙材料，形成所述内侧墙。
进一步地，采用干法刻蚀工艺执行所述步骤S32。
进一步地，所述步骤S3之后，所述制作方法还包括：步骤S4，去除所述硅氧化物；步骤S5，在所述衬底的裸露表面上外延源漏材料层，所述源漏材料层的远离所述衬底的表面至少与所述叠层部的远离所述衬底的表面平齐；步骤S6，释放所述叠层部中剩余的所述Ge层，形成纳米线容纳腔；步骤S7，在所述纳米线容纳腔内填充依次高k介质和金属栅材料，形成纳米线器件。
进一步地，所述步骤S1包括：在所述衬底上形成鳍，所述鳍包括交替设置的GeSi层和Ge层；在所述鳍的部分裸露表面上设置假栅；在所述假栅的两侧设置侧墙；刻蚀去除所述鳍中位于所述侧墙两侧的部分，得到所述叠层部。
进一步地，在所述步骤S1之前，所述制作方法还包括：在所述衬底的表面上设置应变缓冲层，所述叠层部位于所述应变缓冲层的远离所述衬底的表面上，优选所述应变缓冲层的材料为GeSi，且所述应变缓冲层中，Ge的重量占10％～50％。
进一步地，所述GeSi层中，Ge的重量占30％～70％。
应用本申请的技术方案，上述的制作方法中，采用氧化工艺，使得GeSi层的两端生成硅氧化物，Ge层的两端生成锗氧化物，且去除Ge层中被氧化生成的所述锗氧化物，使得剩余的Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙，最后在填充空隙中填充内侧墙材料，形成内侧墙。该方法中，通过优化氧化的工艺条件，在GeSi层和Ge层两个材料层上自对准的得到两种不同的氧化物，其中，锗氧化物GeOy的稳定性较差，可以在水或其它酸性溶液中高选择比去除，且可以通过一次或者多次氧化的方案精确控制Ge层中用于填充内侧墙的填充间隙的长度，使其精确地达到预定长度，进而后续可以形成精确长度的内侧墙。与现有技术中的湿法腐蚀形成凹口的方案比，本申请的工艺的可控性更强，对工艺的要求更低。而且，生成的硅氧化物还可以避免横向去除部刻蚀以及内侧墙刻蚀时造成的损伤，便于提高器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图12示出了本申请的纳米线器件的制作过程的结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、应变缓冲层；30、叠层部；41、假栅；42、侧墙；31、Ge层；32、GeSi层；310、锗氧化物；320、硅氧化物；311、填充空隙；50、内侧墙材料；51、内侧墙；60、源漏材料层；70、纳米线容纳腔；71、高k介质；72、金属栅材料。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中的纳米线器件的内侧墙的制作工艺要求较高，为了解决如上的技术问题，本申请提出了一种纳米线器件的制作方法。
本申请的一种典型的实施方式中，提供了一种纳米线器件的制作方法，该制作方法包括：
步骤S1，在衬底10的表面上形成叠层部30和假栅41，如图4所示，上述叠层部30位于上述衬底10的表面上且包括交替设置的GeSi层32和Ge层31，上述假栅41位于上述叠层部30的远离上述衬底10的表面上；
步骤S2，采用氧化工艺，使得上述叠层部30中的上述GeSi层32的两端生成硅氧化物320，上述Ge层31的两端生成锗氧化物310，且去除上述Ge层中被氧化生成的上述锗氧化物310，使得剩余的上述Ge层31和相邻的且两端具有硅氧化物320的GeSi层32之间形成预定长度的填充空隙311，如图6所示；
步骤S3，在上述填充空隙311中设置内侧墙材料50，形成内侧墙51，如图8所示。
上述的制作方法中，采用氧化工艺使得GeSi层32的两端生成硅氧化物320，Ge层31的两端生成锗氧化物310，且去除Ge层中被氧化生成的上述锗氧化物310，使得剩余的Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙311，最后在填充空隙311中填充内侧墙材料50，形成内侧墙51。该方法中，通过优化氧化的工艺条件，在GeSi层和Ge层两个材料层上自对准的得到两种不同的氧化物，其中，锗氧化物GeOy的稳定性较差，可以在水或其它酸性溶液中高选择比去除，且可以通过一次或者多次氧化的方案精确控制Ge层中用于填充内侧墙的填充间隙的长度，使其精确地达到预定长度，进而后续可以形成精确长度的内侧墙。与现有技术中的湿法腐蚀形成凹口的方案比，本申请的工艺的可控性更强。而且，生成的硅氧化物还可以避免横向去除部刻蚀以及内侧强刻蚀时造成的损伤，便于提高器件的性能。
需要说明的是，上述的叠层部中，可以是依次叠置的GeSi层、Ge层以及GeSi层等，也可以为依次叠置的Ge层、GeSi层以及Ge层等。具体要根据实际情况选择先沉积GeSi层或者先沉积Ge层。另外，叠层部中的结构层的个数至少为三个，具体的结构层的数量还需要根据实际情况来设置，具体根据堆叠纳米线的数量来确定。一种具体的实施例中，如图4所示的结构中，叠层部30中的结构层的数量为6，堆叠纳米线为3根。
另外，需要说明的是，上述的步骤S2中的氧化工艺，可以为一个氧化步骤，也可以为多个氧化步骤，去除上述Ge层中被氧化生成的上述锗氧化物可以为一个去除步骤执行，也可以分多个去除步骤执行，以下将针对这两种方式进行详细阐述。
上述的步骤S1中的叠层部和假栅可以采用现有技术中的任意可行的方法形成，本领域技术人员可以根据实际情况选择合适的方法形成上述步骤S1中的叠层部和假栅。本申请的一种具体的实施例中，上述步骤包括：在上述衬底10上形成鳍，如图2所示，上述鳍包括交替设置的GeSi层32和Ge层31；在上述鳍的部分裸露表面上设置假栅41，如图3所示；在上述假栅的两侧设置侧墙42，如图3所示；刻蚀去除上述鳍中位于上述侧墙42两侧的部分，得到上述叠层部30，如图4所示。
图2的鳍的形成过程可以为在衬底10上依次叠置设置GeSi材料和Ge材料，形成面积较大的GeSi层32和Ge层31，如图1所示，然后通过刻蚀，形成图2所示的鳍。具体地，GeSi材料和Ge材料可以采用现有技术中任何可行的方法设置，本申请的一种具体的实施例中，采用减压外延工艺或分子束外延工艺来设置。刻蚀形成鳍的过程可以通过侧墙转移技术(Sidewall transfer lithography，简称STL)或者其他的光刻技术形成硬掩膜图形，该硬掩膜可以是氮化硅层，也可以二氧化硅层，还可以是二氧化硅层和氮化硅层的叠层，后续采用干法刻蚀工艺刻蚀形成鳍。
需要说明的是，图3和图4沿图2的鳍的长度方向(垂直于纸面或者屏幕的方向)的截面图。
上述的步骤S2有也可以采用任意可行的方法实施，本申请的一种具体的实施例中，上述步骤S2包括：步骤S21，采用上述氧化工艺，使得上述叠层部30中的上述GeSi层32的两端生成硅氧化物320，使得上述Ge层31的两端生成上述预定长度的锗氧化物310，如图5所示；步骤S22，去除上述Ge层31的两端的锗氧化物310，使得剩余的上述Ge层31和相邻的且两端具有硅氧化物320的GeSi层32之间具有填充空隙311，如图6所示。
上述的氧化工艺可以仅包括低温氧化工艺，也可以仅包括等离子氧化工艺，还可以同时包括低温氧化工艺和等离子氧化工艺，本领域技术人员可以根据实际情况选择合适的氧化工艺。
具体地，上述步骤S21包括：步骤S220，在700～900℃下，且在氧气的氛围中，采用快速热处理法(RTP)执行上述氧化工艺3～7min；步骤S221，重复执行上述步骤S220至少一次，使得上述叠层部30中的上述GeSi层32的两端生成硅氧化物320，使得上述Ge层31的两端生成锗氧化物310。该工艺步骤中，采用低温氧化工艺且多次重复生长，进一步保证了GeSi层32的两端生成硅氧化物320，即SiOx，使得上述Ge层31的两端生成锗氧化物310，即GeOy，且保证了GeSi层32和Ge层31不会互扩。一种具体的实施例中，上述步骤S220中的温度为800℃，每次RTP的时间为5min，且重复执行上述步骤S220两次或者三次。
当然，本申请的步骤S2并不限于上述的过程，还可以包括：步骤S21’，在200～400℃下，且在臭氧的氛围中对上述GeSi层32以及Ge层31氧化5～30min，使得上述叠层部30中的上述GeSi层32的两端生成硅氧化物320，使得上述Ge层31的两端生成锗氧化物310；步骤S22’，去除上述锗氧化物310，保留上述硅氧化物320；步骤S23’，依次重复上述步骤S21’和上述步骤S22’至少一次，不断生成锗氧化物和硅氧化物，保留硅氧化物，去除锗氧化物，使得剩余的上述Ge层31和相邻的且两端具有硅氧化物320的GeSi层32之间形成预定长度的填充空隙311，如图6所示的结构。一种具体的实施例中，上述步骤S21’中的温度为300℃，经过多次的氧化-腐蚀，最终Ge层31的横向腐蚀深度为10nm左右，即预定长度为10nm左右。
由于锗氧化物是可以溶于水的，所以非常好去除，为了进一步简化步骤S22’，本申请的一种实施例中，上述步骤S22’中,采用水去除上述锗氧化物310。
当然，本申请的上述步骤S22’中并不限于用水去除锗氧化物，而保留硅氧化物，还可以采用其他的能够去除锗氧化物且保留硅氧化物的干法刻蚀工艺或者湿法刻蚀工艺。
本申请的一种具体的实施例中，上述步骤S3包括：步骤S31，在上述填充空隙311中以及其他结构层的裸露表面上沉积内侧墙材料50，如图7所示，内侧墙51的材料可以根据实际情况选择任何可用的材料，例如氮化硅，具体的沉积工艺可以为ALD、LPCVD或PECVD等，这几种工艺可以满足低温和保形覆盖；步骤S32，刻蚀去除上述填充空隙311之外的上述内侧墙材料50，形成上述内侧墙51，如图8所示，该步骤中，由于如图7所示的结构中，GeSi层32的两端有硅氧化物320保护，所以可以降低该步刻蚀工艺的要求，不必采用现有技术中的原子层刻蚀(ALE)等先进刻蚀工艺，降低了工艺难度，减少了工艺成本。
为了进一步确保步骤S32去除上述填充空隙311之外的上述内侧墙材料50，保留填充空隙311内的内侧墙材料50，本申请的一种实施例中，采用干法刻蚀工艺执行上述步骤S32。
在形成内侧墙51后，上述的纳米线器件的制作方法还包括：步骤S4，去除上述硅氧化物320，如图9所示，具体可以采用湿法腐蚀，例如采用DHF腐蚀溶液，也可以采用干法刻蚀工艺；步骤S5，在上述衬底10的裸露表面上外延源漏材料层60，如图10所示，上述源漏材料层60的远离上述衬底10的表面至少与上述叠层部30的远离上述衬底10的表面平齐；步骤S6，释放上述叠层部30中剩余的上述Ge层31，形成纳米线容纳腔70，如图11所示；步骤S7，在上述纳米线容纳腔70内填充高k介质71和金属栅材料72，形成纳米线器件，其中，剩余的GeSi层为纳米线，如图12所示。
在上述步骤S5和步骤S6之间，上述制作方法包括：去除假栅41，形成如图11所示的结构。步骤S5中，外延的源漏材料层60材料可以为任何可形成源区和漏区的材料，本领域技术人员可以根据实际情况选择，一种具体的实施例中，上述源漏材料层60的材料为GeSi。并且在后续的步骤S7中，不仅在纳米线容纳腔内填充高k介质71、金属栅材料72，还在假栅去除后形成的空间中填充了高k介质71以及金属栅材料72。
需要说明的是，本申请的纳米线器件制作方法中，在形成内侧墙后的工艺均与现有技术中的相同，包括源漏外延(对应步骤S5)、纳米线释放(对应步骤S6)以及后段制程(对应步骤S7以及后续工艺)。
为了给后续的叠层部30的GeSi层32和Ge层31提供应力，本申请的一种实施例中，在上述步骤S1之前，上述制作方法还包括：在上述衬底10的表面上设置应变缓冲层20，上述叠层部30位于上述应变缓冲层20的远离上述衬底10的表面上。在后续形成鳍的过程中，部分的应力缓冲层被刻蚀去除，如图2所示。
本申请的应力缓冲层的材料可以根据实际情况来选择，具体要选择与叠层部中最底层(即叠层部中与衬底距离最小的结构层)的材料存在明显Ge浓度差异的材料，一般差距在20～90％之间，本申请的一种实施例中，上述应变缓冲层的材料为GeSi，且上述应变缓冲层中，Ge的重量占10％～50％。这样可以为叠层部提供必需的应力，来提高器件性能。
为了进一步优化叠层部中沟道材料的性能，本申请的一种实施例中，上述叠层部中的GeSi层，Ge的重量占30％～70％。
需要说明的是，本申请的衬底可以为任意可行的材料形成，比如硅衬底或者SOI衬底，本领域技术人员可以根据实际情况选择具体的材料形成本申请的衬底。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
本申请的制作方法中，采用氧化工艺，使得GeSi层的两端生成硅氧化物，Ge层的两端生成锗氧化物，且去除Ge层中被氧化生成的上述锗氧化物，使得剩余的Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙，最后在填充空隙中填充内侧墙材料，形成内侧墙。该方法中，通过优化氧化的工艺条件，在GeSi层和Ge层两个材料层上自对准的得到两种不同的氧化物，其中，锗氧化物GeOy的稳定性较差，可以在水或其它酸性溶液中高选择比去除，且可以通过一次或者多次氧化的方案精确控制Ge层中用于填充内侧墙的填充间隙的长度，使其精确地达到预定长度，进而后续可以形成精确长度的内侧墙。与现有技术中的湿法腐蚀形成凹口的方案比，本申请的工艺的可控性更强。而且，生成的硅氧化物还可以避免横向去除部刻蚀以及内侧强刻蚀时造成的损伤，便于提高器件的性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种纳米线器件的制作方法，其特征在于，包括：
步骤S1，在衬底的表面上形成叠层部和假栅，所述叠层部位于所述衬底的表面上且包括交替设置的GeSi层和Ge层，所述假栅位于所述叠层部的远离所述衬底的表面上；
步骤S2，采用氧化工艺，使得所述GeSi层的两端生成硅氧化物，所述Ge层的两端生成锗氧化物，且去除所述Ge层中被氧化生成的所述锗氧化物，使得剩余的所述Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙；
步骤S3，在所述填充空隙中设置内侧墙材料，形成内侧墙。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤S2包括：
步骤S21，采用所述氧化工艺，使得所述叠层部中的所述GeSi层的两端生成硅氧化物，使得所述Ge层的两端生成所述预定长度的锗氧化物；
步骤S22，去除所述Ge层的两端的锗氧化物，使得剩余的所述Ge层和相邻的且两端具有硅氧化物的GeSi层之间具有所述填充空隙。
3.根据权利要求2所述的制作方法，其特征在于，所述步骤S21包括：
步骤S220，在700~900℃下，且在氧气的氛围中，采用快速热处理法执行所述氧化工艺3~7min；
步骤S221，重复执行上述步骤S220至少一次，使得所述叠层部中的所述GeSi层的两端生成硅氧化物，使得所述Ge层的两端生成锗氧化物。
4.根据权利要求1所述的制作方法，其特征在于，所述步骤S2包括：
步骤S21’，在200~400℃下，且在臭氧的氛围中对所述GeSi层以及Ge层氧化5~30min，使得所述叠层部中的所述GeSi层的两端生成硅氧化物，使得所述Ge层的两端生成锗氧化物；
步骤S22’，去除所述锗氧化物，保留所述硅氧化物；
步骤S23’，依次重复所述步骤S21’和所述步骤S22’至少一次，形成所述预定长度的所述填充空隙。
5.根据权利要求4所述的制作方法，其特征在于，所述步骤S22’中,采用水去除所述锗氧化物。
6.根据权利要求1所述的制作方法，其特征在于，所述步骤S3包括：
步骤S31，在所述填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料；
步骤S32，刻蚀去除所述填充空隙之外的所述内侧墙材料，形成所述内侧墙。
7.根据权利要求6所述的制作方法，其特征在于，采用干法刻蚀工艺执行所述步骤S32。
8.根据权利要求1所述的制作方法，其特征在于，所述步骤S3之后，所述制作方法还包括：
步骤S4，去除所述硅氧化物；
步骤S5，在所述衬底的裸露表面上外延源漏材料层，所述源漏材料层的远离所述衬底的表面至少与所述叠层部的远离所述衬底的表面平齐；
步骤S6，释放所述叠层部中剩余的所述Ge层，形成纳米线容纳腔；
步骤S7，在所述纳米线容纳腔内依次填充高k介质和金属栅材料，形成纳米线器件。
9.根据权利要求1所述的制作方法，其特征在于，所述步骤S1包括：
在所述衬底上形成鳍，所述鳍包括交替设置的GeSi层和Ge层；
在所述鳍的部分裸露表面上设置假栅；
在所述假栅的两侧设置侧墙；
刻蚀去除所述鳍中位于所述侧墙两侧的部分，得到所述叠层部。
10.根据权利要求1至9中任一项所述的制作方法，其特征在于，在所述步骤S1之前，所述制作方法还包括：
在所述衬底的表面上设置应变缓冲层，所述叠层部位于所述应变缓冲层的远离所述衬底的表面上。
11.根据权利要求10所述的制作方法，其特征在于，所述应变缓冲层的材料为GeSi，且所述应变缓冲层中，Ge的重量占10%~50%。
12.根据权利要求1至9中任一项所述的制作方法，其特征在于，所述GeSi层中，Ge的重量占30%~70%。
CN201910073955.2A 2019-01-25 2019-01-25 纳米线器件的制作方法 Active CN109830525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910073955.2A CN109830525B (zh) 2019-01-25 2019-01-25 纳米线器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910073955.2A CN109830525B (zh) 2019-01-25 2019-01-25 纳米线器件的制作方法

Publications (2)

Publication Number Publication Date
CN109830525A CN109830525A (zh) 2019-05-31
CN109830525B true CN109830525B (zh) 2022-02-22

Family

ID=66862518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910073955.2A Active CN109830525B (zh) 2019-01-25 2019-01-25 纳米线器件的制作方法

Country Status (1)

Country Link
CN (1) CN109830525B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110938434B (zh) * 2019-12-05 2021-02-02 中国科学院微电子研究所 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法
CN112151386B (zh) * 2020-09-27 2023-01-06 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
EP4398307A4 (en) * 2021-10-08 2024-10-30 Huawei Tech Co Ltd SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287358B2 (en) * 2014-03-21 2016-03-15 International Business Machines Corporation Stressed nanowire stack for field effect transistor
US9431512B2 (en) * 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
US9502673B2 (en) * 2015-03-31 2016-11-22 International Business Machines Corporation Transistor devices with tapered suspended vertical arrays of carbon nanotubes
US10756174B2 (en) * 2017-04-26 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-stacked semiconductor nanowires and source/drain spacers

Also Published As

Publication number Publication date
CN109830525A (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
JP6950096B2 (ja) 半導体装置の製造方法及びプラズマ処理装置
CN107887439B (zh) 鳍状场效晶体管结构及其形成方法
CN109830525B (zh) 纳米线器件的制作方法
US8936972B2 (en) Epitaxially thickened doped or undoped core nanowire FET structure and method for increasing effective device width
KR100996072B1 (ko) 반도체 장치 제조 방법
CN110931482A (zh) 半导体结构
US20170141212A1 (en) Method for fabricating a nanowire semiconductor transistor having an auto-aligned gate and spacers
TW201926706A (zh) 半導體裝置結構及其製造方法
US20150064891A1 (en) Stacked nanowire
CN109904074A (zh) 全包围栅场效应晶体管及其制造方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN107564859B (zh) 半导体装置及其制造方法
CN112992669B (zh) 半导体结构及其形成方法
TW202011487A (zh) 半導體裝置的形成方法
CN111403403B (zh) 三维存储器及其制造方法
CN109192731B (zh) 三维存储器的制造方法及三维存储器
US11362181B2 (en) Method for manufacturing an electronic component having multiple quantum dots
JP2006054411A (ja) 半導体素子及びその製造方法
CN110938434B (zh) 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法
CN114914159A (zh) Gaa晶体管制备方法、器件的制备方法、器件以及设备
CN110676325B (zh) 半导体结构与其制作工艺
CN110729248B (zh) 一种堆叠纳米线或片cmos器件制备方法
US9147750B2 (en) Process for fabricating a transistor comprising nanoscale semiconductor features using block copolymers
CN104979172B (zh) 一种etox结构的闪存的浮栅及其制作方法
CN108831926B (zh) 半导体器件与其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant