CN109818485B - 可重新配置的低功率和低功率栅极引导电路 - Google Patents

可重新配置的低功率和低功率栅极引导电路 Download PDF

Info

Publication number
CN109818485B
CN109818485B CN201811396100.5A CN201811396100A CN109818485B CN 109818485 B CN109818485 B CN 109818485B CN 201811396100 A CN201811396100 A CN 201811396100A CN 109818485 B CN109818485 B CN 109818485B
Authority
CN
China
Prior art keywords
circuit
boost
gate
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811396100.5A
Other languages
English (en)
Other versions
CN109818485A (zh
Inventor
沈军华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN109818485A publication Critical patent/CN109818485A/zh
Application granted granted Critical
Publication of CN109818485B publication Critical patent/CN109818485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本公开涉及可重新配置的低功率和低功率栅极引导电路。采样电路包括开关电路和栅极升压电路。开关电路包括开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出。栅极升压电路为开关电路的栅极输入提供升压时钟信号。升压时钟信号的升压电压通过电压偏移跟踪所述输入电压。栅极升压电路包括耦合在第一电路节点和第二电路节点之间的单个升压电容。高电源电压施加到第一电路节点并且输入电压施加到所述第二电路节点，以在单个升压电容上产生升压电压。

Description

可重新配置的低功率和低功率栅极引导电路
背景技术
信号采集可以是离散时间信号处理的重要步骤。获得的信号的完整性通常限制了离散时间信号调理电路、模数转换器、开关帽滤波器等的整体电路性能。图1A是基本开关电容器(或开关电容器)采样电路105的电路图，其中开关是传输栅极(T栅极)，其容纳从轨到轨的输入信号。T栅极包括n型金属氧化物半导体(NMOS)晶体管102和p型金属氧化物半导体(PMOS)晶体管104。电容器代表T栅极的负载，并且信号Q代表采样时钟信号。图1B是图1A中的T栅极的导通阻抗RON的图示。理想情况下，RON很小，输入电压VIN的变化尽可能平坦，因此采样信号的失真最小。实际上，当输入信号VIN恰好处于低VIN和高VIN之间的中间值时，T栅极RON要高得多，其中PMOS和NMOS晶体管由于相对大的阈值电压VTH而几乎不导通。当供电电压低时，如在先进的互补金属氧化物半导体(CMOS)技术中那样，尤其如此。因此，需要改进采样电路的性能。
发明内容
本发明一般涉及用于电子信号的离散时间信号处理的采样电路。采样电路例子包括开关电路和栅极升压电路。开关电路包括开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出。栅极升压电路为开关电路的栅极输入提供升压时钟信号。升压时钟信号的升压电压通过电压偏移跟踪所述输入电压。栅极升压电路包括耦合在第一电路节点和第二电路节点之间的单个升压电容。高电源电压施加到第一电路节点并且输入电压施加到所述第二电路节点，以在单个升压电容上产生升压电压。
该部分旨在提供本专利申请的主题的概述。其目的不是提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
在附图中，不一定按比例绘制，相同的附图标记可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非限制的方式示出了本文件中讨论的各种实施例。
图1A是采样电路的基本开关电容器的电路图。
图1B是图1A的传输门的ON阻抗的图示。
图2是采样电路的示例的电路图。
图3是与图2的采样电路的操作相关的波形的图示。
图4是采样电路的另一个例子的电路图。
图5是逐次逼近模数转换器的示例的功能框图。
具体实施方式
如前所述，采样电路的导通阻抗不理想。图2是采样电路的示例的电路图，该采样电路使得开关的导通阻抗RON在预期输入电压的范围内更平坦。采样电路205包括三个升压电容器206、208和210。时钟信号Q和反相时钟信号QB被提供给两个升压电容器。使用电容器210将输入电压VIN与时钟信号组合以产生升压电压Q-BST。升压电压驱动NMOS采样开关212(MN1)的栅极。由于升压电压，晶体管214、216、218、220和222是更高电压、厚栅极器件，如图中由晶体管栅极的较暗线所示。
图3是与图2的采样电路的操作相关的波形的图示。从图3中可以看出，升压时钟Q_BST主要跟踪输入信号VIN。因此，图2中的电路的采样开关MN1具有稳定的栅极-源极电压，而与输入电压VIN的值无关。稳定的栅极-源极电压使RON相对恒定。尽管图2的电路205在图1A的电路上提供了采集线性度的显着改善，但是由于三个升压电容器并且由于与厚栅极器件相关的若干寄生电路效应而导致功耗和面积饥饿。
图4是采样电路405的改进方法的示例的电路图。采样电路405包括开关电路412和栅极升压电路。开关电路412包括用于接收输入电压VIN的开关输入、栅极输入和连接到示为电容424的负载的开关输出。开关电路412和电容424可以包括在开关电路中。栅极升压电路向开关电路412的栅极输入端提供升压时钟信号Q_BST。电路的操作遵循图3的波形。升压时钟信号的升压电压通过偏移电压追踪输入电压VIN。理想地，升压时钟信号的升压电压通过较高的电源电压VDD从输入电压VIN偏移，但实际上由于寄生效应，电压偏移将低于VDD。
栅极升压电路包括耦合在第一电路节点N1和第二电路节点N2之间的单个升压电容410，而不是图2中的示例的方法中的三个单独的升压电容器。单个升压电容410可包括一个电容器或多个单元尺寸的电容器，其耦合在一起形成单个升压电容。高电源电压(VDD)施加到N1电路节点，VIN施加到N2电路节点，以在单个升压电容上产生升压电压。
相反，图2中的电路方法使用三个升压电容器206、208、210来产生升压时钟，以在图3中Q为低时导通NMOS晶体管MN2。此外，非升压时钟信号的电压(Q或QB)不应用于图4中的升压电容410以产生升压电压。在图4中，栅极升压电路输出时钟Q_BST用于控制连接到升压电容410顶部的PMOS晶体管(MP2)。晶体管MP2是替换图2中的NMOS晶体管MN2的开关。在图4中，MP2的晶体管主体连接到电路节点N1而不是高电源电压VDD。在这种配置中，当Q为低电平时，Q_BST在非升压阶段为低电平，并且当图3中的Q为高电平时，电路节点N1将充电至VDD以为下一次采集或升压阶段做好准备。在随后的采集阶段，N1的电压将被VIN的量提升。晶体管MP2没有过载，因为它的栅极也被提升了。此外，MP2没有晶体管主体泄漏，因为晶体管主体(晶体管n阱)连接到N1，N1是升压电压电路节点。
图4中的栅极升压电路包括缓冲电路，其包括第一逆变器和第二逆变器。第一逆变器包括晶体管MP4和MN3，并且耦合在高电源电压VDD和电路节点N2之间。第二逆变器包括晶体管MP3和MN2，并且耦合在电路节点N1和电路节点N2之间。第一逆变器在其输入端接收未升压时钟信号Q，第二逆变器输出升压时钟信号Q_BST。
图4中的晶体管MN2和MN3不是像图2中的晶体管216和222那样接地(VSS)，而是连接到升压电容410的底部的电路节点N2。因此在升压阶段期间，因为MN2的漏源电压(Vds)不会超过VDD，所以MN2不会过载。第二逆变器的MP3也没有过载，因为它的栅极输入处于VIN，因此MP3的栅极-源极电压|Vgs|或栅极-漏极电压|Vgd|也不会超过VDD。因为器件不会过载，所以可以将低压器件用于晶体管MP4、MN3、MP3和MN2，而不是图2的较高电压厚栅极器件214、216、220和222，以显着降低寄生电容并因此降低功耗。
也不需要用于图2的VIN的厚栅极器件218开关，并且图4可以将低压器件T栅极418用于VIN。这是因为T栅极418的栅极控制没有升压，因为升压电容410底板电压(电路节点N2)的精度对于第一阶并不重要。栅极控制可由未升压时钟信号Q提供，T栅极418不受过载，低压器件可用于T栅极418。或者，升压时钟信号Q_BST可用于代替Q来控制连接VIN和升压电容410的底板的NMOS开关。
图4的采样电路405牺牲了开关电路412的阻抗RON的一些均匀性，但是该电路比图2的方法消耗更小的面积和功率，这对于许多应用来说是关键的。
栅极升压电路的时钟模式可重新配置，电路开销最小。根据一些实施例，栅极升压电路包括用于接收使能信号的使能输入EN_BST。栅极升压电路根据使能信号的状态向开关电路412的栅极输入端提供升压时钟信号或未升压时钟信号。
在图4中，PMOS晶体管MP1耦合到高电源电压VDD和电路节点N1。MP1的栅极耦合到使能信号，以根据需要启用/禁用升压时钟模式。在某些实施例中，晶体管MP1是高阈值器件，以防止在升压时钟模式下电路节点N1处的泄漏。
可以使用使能信号EN_BST和未升压时钟信号Q来控制T栅极418。当使能信号有效并且栅极升压电路处于升压时钟模式时，T栅极418向电路节点N2(以及升压电容410的底部)提供VIN。晶体管MN4耦合在电路节点N2和低电源电压VSS之间，并且MN4的栅极连接到使能信号和未升压时钟信号的逻辑AND的倒数，并且MN4在未升压时钟模式时始终为ON。当使能信号无效时，连接到VIN的T栅极418被禁用，晶体管MN4导通，以向电路节点N2提供VSS。
这种可重配置性提供了可忽略的电路开销，并允许用户选择升压时钟模式或正常非加速时钟模式进行采样。这在诸如模数转换器(ADC)的电路中是期望的，其中可以使用连续和脉冲操作。在连续模式中，用户可以选择升压时钟以通过更高频率输入改善采集线性度。在脉冲模式中，ADC可以在下一次转换发生之前保持无源采集一段延长的时间，只允许正常时钟模式，否则，图2中的Q_BST可能在被动采集期间向地面泄漏。
图5是逐次逼近模数转换器(SAR ADC)500的示例的功能框图。SARADC包括采样电路405、可操作地耦合到采样电路405的数模转换器(DAC)电路530、比较器电路535和逻辑电路540。采样电路405可以是如图4所示的采样电路，并且可以包括开关电路和栅极升压电路。
在图5的示例中，使用采样电路405对输入电压VIN进行采样。使用比较器电路535将DAC电路530的差分输出电压与采样电压进行比较。基于比较器电路的输出对DAC电路530的比特值进行调整。转换可以从DAC设置为中间电平开始。比较器电路535确定DAC输出是大于还是小于指定的阈值电压，并且对于DAC的该位，结果存储为1或0。然后转换进入下一个比特值，直到确定了数字值的所有比特。改变DAC输出并将电压与采样输入进行比较的一次迭代可以称为比特试验。逻辑电路540在位试验期间控制ADC操作。当位试验完成时，在输出DOUT处可获得采样和保持电压的数字值。
采样电路可以包括使能输入以启用升压模式。当ADC电路以连续模式工作且使能信号有效时，采样电路以升压模式工作。当ADC以脉冲模式工作且使能信号无效时，采样电路以正常的未升压模式工作。
通常，与图2的方法相比，图4的采样电路方法占据约1/3的面积。仅使用一个升压电容，并且升压电容可以比图2的升压电容小得多，因为与图4的低压器件相关的寄生效应小得多，减小了升压电容器的负载。同样，通过简化电路和使用低压设备，动态功耗在图2的方法的动态功率上成比例地减小。此外，由于晶体管MN2和MP3是低压器件而不是厚栅极输入/输出IO器件，所以改善了栅极升压电路的驱动能力。
在缺点方面，图4中的采样电路基本上是稳健的，但是当处理非常接近奈奎斯特速率的输入信号时，需要注意潜在的瞬态毛刺，这些毛刺可能短暂超过低压器件的Vgs/d限值。例如，在升压阶段期间，如果VIN突然上升，则升压电容410(电路节点N2)的底板将上升，因此电路节点N1将上升(尽管衰减)。MP3的栅极输入应该在N2的变化(MN3在升压阶段为ON)之后足够快地增加，以确保MP3的Vgs没有受到压力。另一个潜在的缺点是升压电压Q_BST可能不跟踪VIN以及图2的方法，因为可能希望在升压阶段期间限制电路节点N1处的电压，使得晶体管MP1不会导通和泄漏。如果不需要，可以通过升高使能信号EN_BST的电压或者完全去除栅极升压电路的可重新配置来克服这一点。
其他说明和方面
方面1可包括主旨(例如采样电路)，包括开关电路和栅极升压电路。开关电路包括开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出。栅极升压电路为开关电路的栅极输入提供升压时钟信号。升压时钟信号的升压电压通过电压偏移跟踪所述输入电压。栅极升压电路包括耦合在第一电路节点和第二电路节点之间的单个升压电容。高电源电压施加到所述第一电路节点并且所述输入电压施加到所述第二电路节点，以在所述单个升压电容上产生升压电压。
在方面2中，方面1的主旨任选地包括：栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的晶体管，其中升压时钟信号也被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容器。
在方面3中，方面2的主旨任选地包括：第一晶体管是p型金属氧化物半导体(PMOS)晶体管，并且所述第一晶体管的晶体管主体耦合到所述第一电路节点。
在方面4中，方面1-3中一项或任意组合的主旨任选地包括：包括低压装置的第一逆变器和第二逆变器，其中第一逆变器连接在所述高电源电压和所述第二电路节点之间并且被配置为接收未升压时钟信号；和第二逆变器耦合在所述第一电路节点和所述第二电路节点之间并且被配置为输出所述升压时钟信号。
在方面5中，方面1-4中一项或任意组合的主旨任选地包括：栅极升压电路包括用于接收使能信号的使能输入，并且栅极升压电路根据所述使能信号提供升压时钟信号或未升压时钟信号到所述开关电路的栅极输入。
在方面6中，方面5的主旨任选地包括：所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的第二晶体管，其中第二晶体管包括耦合到所述使能信号的栅极输入，并且所述第二晶体管根据所述使能信号将所述高电源电压提供给所述第一电路节点。
在方面7中，方面6的主旨任选地包括：耦合在所述第二电路节点和低电源电压之间的第三晶体管，其中所述第三晶体管根据所述使能信号和所述未升压时钟信号向所述第二电路节点施加低电源电压。
在方面8中，方面5-7中一项或任意组合的主旨任选地包括：耦合到所述输入电压和所述第二电路节点的传输门电路，其中传输门被配置为根据使能信号和未升压时钟信号向所述第二电路节点提供输入电压。
在方面9中，方面1-8中一项或任意组合的主旨任选地包括：ADC电路，其中所述采样电路的输出施加于所述ADC电路的输入。
在方面10中，方面1-9中一项或任意组合的主旨任选地包括：开关电路，包含在开关电容器电路中。
方面11包括主旨(例如模数转换器(ADC)电路)，或者可以任选地与方面1-10的一个或任何组合组合以包括这样的主旨，包括采样电路、数模转换(DAC)电路、比较器电路和逻辑电路。采样电路为所述ADC电路的输入电压采样并且包括开关电路和栅极升压电路。开关电路包括开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出。栅极升压电路为所述开关电路的栅极输入提供升压时钟信号，并且所述升压时钟信号的升压电压通过电压偏移跟踪所述输入电压。栅极升压电路包括耦合在第一电路节点和第二电路节点之间的单个升压电容，其中高电源电压施加到第一电路节点，并且所述输入电压施加到第二电路节点以在单个升压电容上产生升压电压，从而提供升压时钟信号。DAC电路可操作地耦合到所述采样电路。比较器电路在所述ADC电路的位试验期间将DAC的输出电压与指定的阈值电压进行比较，并且逻辑电路执行ADC电路的位试验。
在方面12中，方面11的主旨任选地包括：栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的第一晶体管，其中所述升压时钟信号被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容，并且所述第一晶体管的晶体管主体耦合到所述第一电路节点。
在方面13中，方面11和12中一项或两项的主旨任选地包括：栅极升压电路包括耦合在所述第一电路节点和所述第二电路节点之间的缓冲电路，其中所述缓冲电路接收未升压时钟信号并输出升压时钟信号，并且其中所述缓冲电路包括作为低压器件的多个晶体管。
在方面14中，方面11-13中一项或任意组合的主旨任选地包括：栅极升压电路包括用于接收使能信号的使能输入，并且所述栅极升压电路根据所述使能信号提供升压时钟信号或未升压时钟信号到所述开关电路的栅极输入。
在方面15中，方面14的主旨任选地包括：栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的第二晶体管，其中所述第二晶体管包括耦合到使能信号的栅极输入，并且所述第二晶体管根据所述使能信号向所述第一电路节点提供高电源电压。
在方面16中，方面15的主旨任选地包括：耦合在所述第二电路节点和低电源电压之间的第三晶体管，其中所述第三晶体管根据所述使能信号和所述未升压时钟信号将低电源电压施加到所述第二电路节点。
在方面17中，方面14-16中一项或任意组合的主旨任选地包括：耦合到所述输入电压和所述第二电路节点的传输门电路，其中所述传输门被配置为根据所述使能信号和所述未升压时钟信号向所述第二电路节点提供输入电压。
在方面18中，方面14-17中一项或任意组合的主旨任选地包括：采样电路被配置为当ADC电路被配置为以连续模式操作且所述使能信号有效时以升压模式操作，并且当ADC被配置为以脉冲模式工作且所述使能信号无效时以未升压模式操作。
方面19包括主旨(例如电子电路)，或者可以任选地与方面1-18中的一个或任意组合组合以包括这样的主旨，包括：开关电容器电路，包括用于接收输入电压的输入、栅极输入和开关输出；和栅极升压电路，为通过电压偏移跟踪所述输入的开关电容器电路的栅极输入提供升压时钟信号。栅极升压电路包括耦合在第一电路节点和第二电路节点之间的单个升压电容，并且包括接收未升压时钟信号并输出升压时钟信号的缓冲电路，其中缓冲电路耦合在第一电路节点和第二电路节点之间，并且包括作为低压器件的多个晶体管。
在方面20中，方面19的主旨任选地包括：栅极升压电路，包括耦合到高电源电压和第一电路节点的第一晶体管，其中所述升压时钟信号被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容。
这些非限制性方面可以以任何排列或组合组合。以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施方案在本文中也称为“实施例”。本文件中提及的所有出版物、专利和专利文献均通过引用整体并入本文，如同通过引用单独并入一样。如果本文件与通过引用并入的那些文件之间的使用不一致，则所引用的参考文献中的用法应被视为对本文件的使用的补充，对于不可调和的不一致性，以本文档中的用法控制。
在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”、“A和B”，除非另有说明表示。在所附权利要求中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，除了在权利要求中的该术语之后列出的元件之外的元件的系统、装置、物品或过程仍被认为属于该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。这里描述的方法示例可以至少部分地是机器或计算机实现的。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述后，例如本领域普通技术人员可以使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，各种特征可以组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，创造性主旨可能少于特定公开实施例的所有特征。因此，以下权利要求在此并入具体实施方式中，每个权利要求自身作为单独的实施例。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。

Claims (18)

1.一种采样电路，包括：
开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出；和
栅极升压电路，为所述开关电路的栅极输入提供升压时钟信号，其中所述升压时钟信号的升压电压通过电压偏移跟踪所述输入电压；
其中所述栅极升压电路包括：
耦合在第一电路节点和第二电路节点之间的单个升压电容，其中高电源电压施加到所述第一电路节点并且所述输入电压施加到所述第二电路节点，以在所述单个升压电容上产生升压电压；以及
用于接收使能信号的使能输入，并且所述栅极升压电路根据所述使能信号提供升压时钟信号或未升压时钟信号到所述开关电路的栅极输入。
2.根据权利要求1所述的采样电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的晶体管，其中所述升压时钟信号也被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容。
3.根据权利要求2所述的采样电路，其中所述晶体管是p型金属氧化物半导体(PMOS)晶体管，并且所述第一晶体管的晶体管主体耦合到所述第一电路节点。
4.根据权利要求1所述的采样电路，包括：包括低压装置的第一逆变器和第二逆变器，其中所述第一逆变器耦合在所述高电源电压和所述第二电路节点之间并且被配置为接收未升压时钟信号；以及所述第二逆变器耦合在所述第一电路节点和所述第二电路节点之间并且被配置为输出所述升压时钟信号。
5.根据权利要求1所述的采样电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的第一晶体管，其中所述晶体管包括耦合到所述使能信号的栅极输入，并且所述第一晶体管根据所述使能信号将所述高电源电压提供给所述第一电路节点。
6.根据权利要求1所述的采样电路，包括耦合在所述第二电路节点和低电源电压之间的第二晶体管，其中所述第二晶体管根据所述使能信号和所述未升压时钟信号向所述第二电路节点施加低电源电压。
7.根据权利要求1所述的采样电路，包括耦合到所述输入电压和所述第二电路节点的传输门电路，其中所述传输门被配置为根据所述使能信号和所述未升压时钟信号向所述第二电路节点提供输入电压。
8.根据权利要求1所述的采样电路，包括ADC电路，其中所述采样电路的输出施加于所述ADC电路的输入。
9.根据权利要求1所述的采样电路，其中所述开关电路包含在开关电容器电路中。
10.一种模数转换器ADC电路，包括：
采样电路，被配置为采样所述ADC电路的输入电压，其中所述采样电路包括：
开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出；和
栅极升压电路，为所述开关电路的栅极输入提供升压时钟信号，其中所述升压时钟信号的升压电压通过电压偏移跟踪所述输入电压，其中所述栅极升压电路包括：耦合在第一电路节点和第二电路节点之间的单个升压电容，其中高电源电压施加到第一电路节点并且所述输入电压施加到第二电路节点以在单个升压电容上产生升压电压，从而提供升压时钟信号，以及耦合在所述第一电路节点和所述第二电路节点之间的缓冲电路，其中所述缓冲电路接收未升压时钟信号并输出升压时钟信号，并且其中所述缓冲电路包括作为低压器件的多个晶体管；
数模转换器(DAC)电路，可操作地耦合到所述采样电路；
比较器电路，被配置为在所述ADC电路的位试验期间将DAC的输出电压与指定的阈值电压进行比较；和
逻辑电路，被配置为执行所述ADC电路的位试验。
11.根据权利要求10所述的ADC电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的晶体管，其中所述升压时钟信号被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容，并且所述晶体管的晶体管主体耦合到所述第一电路节点。
12.根据权利要求10所述的ADC电路，其中所述栅极升压电路包括用于接收使能信号的使能输入，并且所述栅极升压电路根据所述使能信号提供升压时钟信号或未升压时钟信号到所述开关电路的栅极输入。
13.根据权利要求12所述的ADC电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的第一晶体管，其中所述第一晶体管包括耦合到使能信号的栅极输入，并且所述第一晶体管根据所述使能信号向所述第一电路节点提供高电源电压。
14.根据权利要求13所述的ADC电路，包括耦合在所述第二电路节点和低电源电压之间的第二晶体管，其中所述第二晶体管根据所述使能信号和所述未升压时钟信号将低电源电压施加到所述第二电路节点。
15.根据权利要求12所述的ADC电路，包括耦合到所述输入电压和所述第二电路节点的传输门电路，其中所述传输门被配置为根据所述使能信号和所述未升压时钟信号向所述第二电路节点提供输入电压。
16.根据权利要求12所述的ADC电路，其中采样电路被配置为当ADC电路被配置为以连续模式操作且所述使能信号有效时以升压模式操作，以及当ADC被配置为以脉冲模式操作且所述使能信号无效时以未升压模式操作。
17.一种电子电路，包括：
开关电容器电路，包括用于接收输入电压的输入、栅极输入和开关输出；和
栅极升压电路，为通过电压偏移跟踪所述输入电压的开关电容器电路的栅极输入提供升压时钟信号，其中所述栅极升压电路包括耦合在第一电路节点和第二电路节点之间的单个升压电容，并且包括接收未升压时钟信号并输出升压时钟信号的缓冲电路，其中所述缓冲电路耦合在所述第一电路节点和所述第二电路节点之间，并且包括作为低压器件的多个晶体管。
18.根据权利要求17所述的电子电路，其中所述栅极升压电路包括耦合到高电源电压和第一电路节点的晶体管，其中所述升压时钟信号被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容。
CN201811396100.5A 2017-11-22 2018-11-22 可重新配置的低功率和低功率栅极引导电路 Active CN109818485B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589897P 2017-11-22 2017-11-22
US62/589,897 2017-11-22
US16/166,858 US10547308B2 (en) 2017-11-22 2018-10-22 Reconfigurable low power and low area gate bootsrapping circuit
US16/166,858 2018-10-22

Publications (2)

Publication Number Publication Date
CN109818485A CN109818485A (zh) 2019-05-28
CN109818485B true CN109818485B (zh) 2021-03-30

Family

ID=66533457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811396100.5A Active CN109818485B (zh) 2017-11-22 2018-11-22 可重新配置的低功率和低功率栅极引导电路

Country Status (2)

Country Link
US (1) US10547308B2 (zh)
CN (1) CN109818485B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897263B1 (en) * 2020-05-14 2021-01-19 Telefonaktiebolaget Lm Ericsson (Publ) Multiple paths bootstrap configuration for sample and hold circuit
CN115800728B (zh) * 2021-09-10 2024-08-20 圣邦微电子（北京）股份有限公司 一种配置输出电压的时钟电荷泵电路
US11804836B1 (en) 2022-05-20 2023-10-31 Analog Devices, Inc. Bootstrapped switch with fast turn off

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821852A (zh) * 2007-08-08 2010-09-01 先进模拟科技公司 用于分立功率半导体器件的共源共栅电流传感器
US8232904B2 (en) * 2009-07-21 2012-07-31 Samsung Electronics Co., Ltd. Folding analog-to-digital converter
CN103259392A (zh) * 2012-02-17 2013-08-21 英飞凌科技奥地利有限公司 用于igbt的自举电路系统
CN103532197A (zh) * 2013-10-24 2014-01-22 山东大学 基于升压变换和软开关的动力电池组均衡电路及实现方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020769A (en) 1997-10-17 2000-02-01 Lucent Technologies, Inc. Low voltage sample and hold circuits
US6118326A (en) 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
US6724239B2 (en) 2001-07-24 2004-04-20 Analog Devices, Inc. Voltage boost circuit and low supply voltage sampling switch circuit using same
US6667707B2 (en) * 2002-05-02 2003-12-23 Analog Devices, Inc. Analog-to-digital converter with the ability to asynchronously sample signals without bias or reference voltage power consumption
KR101254652B1 (ko) * 2006-07-05 2013-04-15 재단법인서울대학교산학협력재단 직류/직류 컨버팅 회로, 이를 갖는 표시장치 및 이의구동방법
US8581636B2 (en) 2011-12-24 2013-11-12 St-Ericsson Sa Sample-and-hold circuit arrangement
US8866652B2 (en) * 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
US9484905B1 (en) 2016-01-22 2016-11-01 Freescale Semiconductor, Inc. Voltage sampling switch and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821852A (zh) * 2007-08-08 2010-09-01 先进模拟科技公司 用于分立功率半导体器件的共源共栅电流传感器
US8232904B2 (en) * 2009-07-21 2012-07-31 Samsung Electronics Co., Ltd. Folding analog-to-digital converter
CN103259392A (zh) * 2012-02-17 2013-08-21 英飞凌科技奥地利有限公司 用于igbt的自举电路系统
CN103532197A (zh) * 2013-10-24 2014-01-22 山东大学 基于升压变换和软开关的动力电池组均衡电路及实现方法

Also Published As

Publication number Publication date
US10547308B2 (en) 2020-01-28
CN109818485A (zh) 2019-05-28
US20190158087A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN109818485B (zh) 可重新配置的低功率和低功率栅极引导电路
US6992509B2 (en) Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements
US8674863B2 (en) Distributed bootstrap switch
US8130133B2 (en) A/D converter using isolation switches
US20150188533A1 (en) Bootstrapped Sampling Switch Circuits and Systems
US10295572B1 (en) Voltage sampling switch
US8779839B2 (en) Constant Vgs switch
CN105187039A (zh) 一种cmos栅压自举开关电路
CN112953503B (zh) 一种高线性度的栅压自举开关电路
Lotfi et al. A 1-V MOSFET-only fully-differential dynamic comparator for use in low-voltage pipelined A/D converters
US10439572B1 (en) Analog-to-digital converter using discrete time comparator and switched capacitor charge pump
US8610489B2 (en) Depletion-mode circuit
CN107104669B (zh) 采样电压的集成电路、方法和系统
Jun et al. IC Design of 2Ms/s 10-bit SAR ADC with Low Power
CN117215361A (zh) 一种斜坡电压产生电路及波形数字化系统
US10374607B2 (en) Voltage conversion circuit and electronic device
KR20230138663A (ko) 스트롱암 래치 비교기
KR100838402B1 (ko) 부트스트래핑 기법을 이용하는 샘플-앤-홀드 증폭기 및이를 구비하는 ｃｍｏｓ ａ／ｄ 변환기
US11804836B1 (en) Bootstrapped switch with fast turn off
US11264111B2 (en) Reduced-leakage apparatus for sampling electrical signals and associated methods
US12040787B2 (en) Isolated bootstrapped switch circuit
JP2007243656A (ja) Ａ／ｄ変換器
US7187319B1 (en) Bulk-compensated sampling network for wide range of signals
US11979151B2 (en) Integrated circuit (IC) having an analog multiplexer (MUX)
CN100472966C (zh) 数字模拟转换单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant