显示面板的驱动电路和图像显示装置
技术领域
本发明涉及图像显示技术领域,特别涉及一种显示面板的驱动电路和图像显示装置。
背景技术
与常规的液晶显示(Liquid Crystal Display,简称LCD)相比,有机发光二极管(Organic Light-Emitting Diode,简称OLED)拥有不同的发光机理,具有自发光、广视角、几乎无穷高的对比度、较低耗电和极高反应速度等优点。OLED显示器中包括OLED形成的元件阵列,对比于LCD受电压驱动,OLED是电流驱动型器件,因此,一般为阵列中的每一OLED设置一驱动电路,至少可以将OLED和所述驱动电路称为OLED像素电路。具体地,采用数据电压控制驱动电路产生的驱动电流大小,所述驱动电流用于驱动所述OLED发光。其中,所述图像数据电压的有效取值范围越宽,意味着OLED发光强度的精细度越细,则OLED显示器的每英寸所拥有的像素数目(Pixels Per Inch,简称PPI)以及分辨率越高。
一般来说,显示面板上显示图像或者视频,其中,每一帧图像或者视频均靠图像传感器输出的数字视频信号进行更新。需要为所述显示面板设置驱动电路,来将所述数字视频信号转换为对应的数据电压。所述驱动电路也可被称为源驱动(Source Driver)电路,其原因是所述数据电压用于输入至各个OLED像素电路中的传输晶体管的源极。
在现有技术中,所述显示面板的驱动电路采用电阻和开关组合型的数模转换器(Digital-to-Analog Converter,简称DAC)(例如权电阻网络DAC)对所述数字视频信号进行转换。进一步地,为了提高转换效率,所述驱动电路并行地对多个数字视频信号进行转换处理,例如并行地转换出像素阵列中一行的所有列OLED像素电路中的数据电压。由于每一个DAC输出的数据电压对应于一个像素电路,需要一组DAC,因此,导致所述驱动电路中的面积非常大。
发明内容
本发明解决的技术问题是如何降低显示面板的驱动电路的面积。
为解决上述技术问题,本发明实施例提供一种显示面板的驱动电路,所述驱动电路包括:斜坡DAC,适于输出第一斜坡电压,所述第一斜坡电压在预设的电压范围内随时间按预设步进线性变化;数据选通电路,接入i个数字视频信号,适于根据各个数字视频信号分别在与其数值相关联的时刻生成对应的数据选通信号,所述数据选通信号用于选通所述第一斜坡电压以直接或者间接地作为数据电压,所述数据电压用于控制所述显示面板中像素电路的显示状态;其中,所述斜坡DAC为M位,各个数字视频信号的位数为N,M≤N,i、M和N为正整数。
可选地,M=N,所述第一斜坡电压线性递增变化;所述数据选通电路包括:计数器;i个数值比较器,适于分别对所述计数器的计数结果和对应的数字视频信号的数值进行比较,在二者相等时生成对应的数据选通信号;i个第一开关,各个第一开关的第一端接入所述第一斜坡电压,各个第一开关的第二端输出所述数据电压,响应于所述数据选通信号,所述第一开关导通。
可选地,M<N,所述驱动电路还包括:第一步进调整模块,适于对所述第一斜坡电压进行幅度调节,以得到2N-M个第二斜坡电压,首个第二斜坡电压的幅度等于所述第一斜坡电压,其他2N-M-1个第二斜坡电压的幅度在所述第一斜坡电压的基础上依次增加所述第一斜坡电压的1/2N-M倍;i个译码器,适于根据所述各个数字视频信号的低N-M位的数值生成对应的译码信号,所述译码信号用于从所述2N-M个第二斜坡电压中选择一个并传输至对应的译码器的输出端;其中,所述数据选通信号用于选通译码器的输出端输出的电压作为所述数据电压。
可选地,所述第一步进调整模块包括:2N-M个放大电路,各个放大电路的输入端接入所述第一斜坡电压,首个放大电路的放大倍数为1,第二放大电路的放大倍数为1+1/2N-M,其他2N-M-1个放大电路的放大倍数在1+1/2N-M的基础上依次增加1/2N-M,所述2N-M个放大电路的输出端各自输出对应的第二斜坡电压。
可选地,所述第一斜坡电压线性递增变化;所述数据选通电路包括:计数器;i个数值比较器,适于分别对所述计数器的计数结果和对应的数字视频信号的高M位的数值进行比较,在二者相等时生成对应的数据选通信号;i个第一开关,各个第一开关的第一端与所述i个译码器的输出端一一对应耦接,各个第一开关的第二端输出所述数据电压,响应于所述数据选通信号,所述第一开关导通。
可选地,M<N,所述驱动电路还包括:i个第二步进调整模块,适于分别对所述第一斜坡电压进行幅度调节,以得到对应的第三斜坡电压,所述第三斜坡电压与对应的第一斜坡电压的幅度比为(1+1/2N-M×P),P为对应的数字视频信号的低N-M位的数值;i个译码器,适于根据所述各个数字视频信号的低N-M位的数值生成对应的译码信号,所述译码信号用于控制对应的第二步进调整模块中所述第三斜坡电压与对应的第一斜坡电压的幅度比;其中,所述数据选通信号用于选通所述第三斜坡电压作为所述数据电压。
可选地,所述第二步进调整模块包括:加法器,其输入端接入所述第一斜坡电压,所述加法器包括反馈电阻和2N-M个输入支路,每一输入支路中串联有输入电阻,各个输入电阻的阻值与所述反馈电阻相等;所述译码器包括2N-M个第二开关,其中,所述2N-M个输入支路中各自串联有所述第二开关,所述译码信号用于控制各个第二开关导通或者关断。
可选地,所述第一斜坡电压线性递增变化;所述数据选通电路包括:计数器;i个数值比较器,适于分别对所述计数器的计数结果和对应的数字视频信号的高M位的数值进行比较,在二者相等时生成对应的数据选通信号;i个第一开关,各个第一开关的第一端接入所述第三斜坡电压,各个第一开关的第二端输出所述数据电压,响应于所述数据选通信号,所述第一开关导通。
可选地,所述数据选通电路还包括:数值提取模块,适于对各个数字视频信号的高M位和低N-M位的数值进行提取。
为解决上述技术问题,本发明实施例还提供一种图像显示装置,所述图像显示装置包括所述驱动电路和显示面板。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明实施例提供了一种显示面板的驱动电路,该驱动电路可以包括斜坡DAC和数据选通电路。由于本发明方案中的驱动电路架构可以并行地对i个数字视频信号进行转换处理,以对应得到i个数据电压,且所述斜坡DAC数量可以只有一个;在所述显示面板的分辨率增加时,依然可以维持所述斜坡DAC的数量不变。相比于现有技术,本实施例方案结构简单,可有效地降低占用的芯片面积;此外,由于不存在电阻架构,因此不存在大量的电阻阻值偏差引起的数据电压的不均,使得显示面板的显示均一性好。
进一步而言,M<N;所述驱动电路还可以进一步地包括第一步进调整模块和i个译码器。其中,所述斜坡DAC的精度为M,所述第一步进调整模块贡献了对所述斜坡DAC输出的第一斜坡电压的N-M位精度的步进调整,二者的级联共同实现了N位精度的数据电压的输出。首先,采用级联的方式可以提高得到的数据电压的精度,以允许高精度的数字视频信号的输入,有利于实现显示面板的高精度显示效果;其次,由于在单纯采用斜坡DAC实现N位转换精度且N较大时,斜坡DAC的1个LSB可以小于其内部运算放大器的失调电压,使得斜坡DAC无法保证实现N位精度,而采用级联的方式,即采用了低精度的斜坡DAC和第一步进调整模块的架构,更有利于保证N位转换精度的实现;再次,随着分辨率的提高,斜坡DAC的输出负载变大,且输入信号的精度越高,响应时间越慢,而采用级联的方式可以有效解决高精度输入信号下斜坡DAC负载过大、响应过慢的问题。
进一步而言,M<N;所述驱动电路还可以进一步地包括第二步进调整模块和i个译码器。其中,所述斜坡DAC的精度为M,所述第二步进调整模块贡献了对所述斜坡DAC输出的第一斜坡电压的N-M位精度的步进调整,二者的级联共同实现了N位精度的数据电压的输出。本实施例方案也可以实现高精度的数字视频信号的输入,有利于实现显示面板的高精度显示效果,有利于保证N位转换精度的实现,还可以有效解决高精度输入信号下斜坡DAC负载过大、响应过慢的问题。
进一步而言,本发明实施例还公开了一种图像显示装置,该图像显示装置可以包括所述驱动电路。由于所述驱动电路可以有效地降低所占电路的面积,因此,在其在所述图像显示装置中进行装配时,可以向所述显示面板的两边或任意方向进行布线,较为灵活,并不限于单一方向,可以降低单边布线的面积。
附图说明
图1是现有技术中的一种显示面板的驱动电路的电路结构示意图。
图2是本发明实施例的一种显示面板的驱动电路的示意性结构框图。
图3是本发明实施例的一种显示面板的驱动电路的电路结构示意图。
图4是本发明实施例的另一种显示面板的驱动电路的电路结构示意图。
图5是本发明实施例的再一种显示面板的驱动电路的电路结构示意图。
具体实施方式
如背景技术部分所述,目前,显示面板的驱动电路的面积非常大。本申请发明人针对现有技术中的一种显示面板的驱动电路进行了分析。
参见图1所示,现有技术中的一种显示面板的驱动电路100可以包括有预处理电路、多个数模转换器(Digital-to-Analog Converter,简称DAC)、多个跟随器以及多个开关。假设显示面板的分辨率为1024×720,也即所述显示面板具有1024行×720列像素电路形成的阵列。所述驱动电路100并行地对阵列中每行的所有列像素电路对应的数字视频信号,也即720个数字视频信号,进行转换处理。在所述驱动电路100中,所述预处理电路适于对多个数字视频信号进行初步处理后锁存,并经由多个DAC分别对所述数字视频信号进行数模转换,并在所述跟随器的阻抗匹配作用下,将转换得到的各个数据电压分别传输至各个开关的一端。系统可以以预设的更新频率控制各个开关导通,将各个数据电压传输至显示面板。其中,所述驱动电路100每次对显示面板中的一行进行更新,在完成1024次更新后,显示面板获取到并显示一帧图像。在具体实施中,上述更新频率可以达到60Hz,因此,人眼是无法识别到上述按行更新的过程。
由于每一个DAC输出的数据电压需要一组DAC对数字视频信号进行转换,因此,DAC的数量为720个,这导致了所述驱动电路100的面积非常大。所述显示面板的分辨率越高,所述驱动电路100中的DAC所占面积越大,降低了芯片集成度。此外,当所述DAC为现有技术中较常规的电阻和开关组合型的DAC(如权电阻网络DAC)时,由于电阻占用芯片的面积较大,这更进一步地加大了所述驱动电路100的面积。
除导致所述驱动电路100的面积过大之外,所述驱动电路100还具有以下缺陷:首先,由于所述驱动电路100并行输出的数据电压数量(以720为例)较多,这使得驱动电路100要依靠众多的IO口并行传输所述数据电压,使得显示面板的布线密集,无法降低显示面板的显示尺寸;这也与现有尺寸的显示面板的分辨率不断提高、数据电压线的数量不断提升的变化趋势是相悖的。其次,在采用电阻和开关组合型的DAC时,由于集成电路(IntegratedCircuit,简称IC)工艺制作流程中存在不均匀性,因此大量的电阻阻值之间会存有偏差,而该偏差会直接影响数据电压的一致性,导致显示面板显示不均。
本发明提出一种显示面板的驱动电路,该驱动电路可以包括斜坡DAC和数据选通电路,可以并行地对多个数字视频信号进行转换处理,以对应得到多个数据电压,且所述斜坡DAC数量可以只有一个;在所述显示面板的分辨率增加时,依然可以维持所述斜坡DAC的数量不变,因此,本发明方案可以有效地降低显示面板的驱动电路的面积。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2示出了根据本发明实施例的一种显示面板的驱动电路的示意性结构框图。
本发明实施例的显示面板1的驱动电路200可以包括斜坡DAC10和数据选通电路20。
其中,所述斜坡DAC10适于输出第一斜坡电压Vp1,所述第一斜坡电压Vp1在预设的电压范围内随时间按预设步进线性变化。假设所述斜坡DAC10为M位,M为正整数,所述步进与M相关联。所述第一斜坡电压Vp1可以按照线性递增或线性递减的趋势变化。所述电压范围一般与所述斜坡DAC10的参考电压相关联。
此处以所述第一斜坡电压Vp1线性递增变化为例进行说明。假设所述第一斜坡电压Vp1在0~5V之间线性变化,进一步假设M=8,则所述步进等于5V/28=5V/256≈19.5mV。假设所述驱动电路200中采用的系统时钟频率为100kHz,也即每两个时钟节拍之间的时间间隔为10μs,则所述第一斜坡电压Vp1从0变化至5V所需的时间为10μs×256=2.56ms。因此,所述斜坡DAC10输出的第一斜坡电压Vp1每隔2.56ms从0变化至5V一次,循环往复。
所述数据选通电路20接入i个数字视频信号VideoSignal[1,…,i],适于根据各个数字视频信号VideoSignal分别在与其数值相关联的时刻生成对应的数据选通信号(图未示),所述数据选通信号用于选通所述第一斜坡电压Vp1以直接或者间接地作为数据电压Data[1,…,i],所述数据电压Data[1,…,i]用于控制所述显示面板1中像素电路的显示状态;其中,各个数字视频信号VideoSignal的位数为N,M≤N,i和N为正整数。
在具体实施中,i可以为任意数值;优选地,i与所述显示面板1的分辨率相关联。假设显示面板1的分辨率为1024×720,也即所述显示面板1具有1024行×720列像素电路形成的阵列。例如,所述驱动电路200可并行地对所述阵列中每行的所有列像素电路对应的数字视频信号VideoSignal,也即720个数字视频信号VideoSignal,进行转换处理,也即i可以为720,所述驱动电路200进行1024次将720个数字视频信号VideoSignal转换为对应的数据电压Data的过程。当然,所述驱动电路200可并行地对所述阵列中每列的所有行像素电路对应的数字视频信号VideoSignal,也即1024个数字视频信号VideoSignal,进行转换处理,也即i可以为1024。
本文即以第一种情况,i=720,也即等于所述显示面板1中像素阵列的列数为例进行说明。
在具体实施中,720个数字视频信号VideoSignal一并传输至所述数据选通电路20。所述数据选通电路20适于在相同或不同的时刻生成720个数据选通信号,该时机与各个数字视频信号VideoSignal的数值相关。由于所述第一斜坡电压Vp1线性变化,例如线性递增,在所述数据选通信号产生时,可以选通所述第一斜坡电压Vp1以直接或者间接地作为各数字视频信号VideoSignal对应的数据电压Data。以所述数字视频信号VideoSignal为10010011(十进制139)为例,由于参考电压为5V,则所述数字视频信号VideoSignal经数模转换后得到的数据电压Data应该为2.71V,则所述数据选通电路20可以在所述第一斜坡电压Vp1为2.71V时生成对应的数据选通信号。进一步而言,所述数据选通电路20可以对所述数字视频信号VideoSignal的数值(十进制139)进行识别,并识别出所述第一斜坡电压Vp1为2.71V的时刻来生成所述数据选通信号。
本领域技术人员了解的是,所述数据电压Data适于驱动所述显示面板1中像素电路中的发光元件,如有机发光二极管(Organic Light-Emitting Diode,简称OLED),所述数据电压Data的幅度与驱动OLED的驱动电流大小相关,因此,所述数据电压Data[1,…,i]可以控制所述显示面板1中像素电路的显示状态。需要说明的是,本实施例中的驱动电路200并不限于为OLED像素电路提供数据电压Data[1,…,i],其可以为任意适当的显示面板1提供数据电压Data[1,…,i],显示面板1中可以具有任意可实施的发光元件。
需要说明的是,所述第一斜坡电压Vp1可以线性递减变化。在具体实施中,所述数据选通电路20可以对所述数字视频信号VideoSignal[1,…,i]的二进制数值的补码(十进制116)进行识别,并根据其补码识别出所述第一斜坡电压Vp1为2.71V的时刻来生成所述数据选通信号。
在显示面板1中,一般采用像素数目(或称像素密度)衡量显示面板1的拟真度。像素数目所表示的是每英寸所拥有的像素数量(Pixels Per Inch,简称PPI),PPI数值越高,代表显示面板1能够以越高的密度显示图像,拟真度越高。一般来说,PPI越高,显示面板1的分辨率也越高。因此,显示面板1的分辨率必然会不断地增加,现有技术中的驱动电路是无法满足这一需求的。
进一步而言,本实施例中的驱动电路200的架构可以并行地对i个数字视频信号VideoSignal[1,…,i]进行转换处理,以对应得到i个数据电压Data[1,…,i],且所述斜坡DAC10数量可以只有一个;在所述显示面板1的分辨率增加时,依然可以维持所述斜坡DAC10的数量不变。相比于现有技术,本实施例方案结构简单,可有效地降低占用的芯片面积;此外,由于不存在电阻架构,因此不存在大量的电阻阻值偏差引起的数据电压Data[1,…,i]的不均,使得显示面板1的显示均一性好。
实施例一
图3是本发明实施例的一种显示面板的驱动电路的电路结构示意图。
本实施例中的显示面板1的驱动电路200可以包括斜坡DAC10和数据选通电路(图中未标示)。关于所述斜坡DAC10和数据选通电路的更多信息请参见前文对图2所示的驱动电路200的相关描述,此处不予赘述。
在本实施例中,M=N,例如,所述斜坡DAC10和各个数字视频信号VideoSignal[1,…,i]的位数均等于8,但不限于此,M和N可以为其他任意适当的正整数。
优选地,所述第一斜坡电压Vp1线性递增变化。所述数据选通电路可以包括计数器201、i个数值比较器202和i个第一开关203。
其中,所述i个数值比较器202适于分别对所述计数器201的计数结果(图未示)和对应的数字视频信号VideoSignal[1,…,i]的数值进行比较,在二者相等时生成对应的数据选通信号S[1,…,i];各个第一开关203的第一端接入所述第一斜坡电压Vp1,各个第一开关203的第二端输出所述数据电压Data[1,…,i],响应于所述数据选通信号S[1,…,i],所述第一开关203导通。
继续以显示面板1的分辨率为1024×720,i=720,所述第一斜坡电压Vp1在0~5V之间线性变化,所述步进等于19.5mV,系统时钟频率为100kHz,所述第一斜坡电压Vp1从0变化至5V所需的时间为10μs×256=2.56ms为例进行说明。
在所述第一斜坡电压Vp1从0开始上升时,所述计数器201开始计数。所述第一斜坡电压Vp1每10μs上升19.5mV。以720个数字视频信号VideoSignal中的第一个VideoSignal[1]为10010011(十进制139)为例,在所述计数器201的计数结果与10010011(十进制139)相等时,所述第一斜坡电压Vp1从0按照步进19.5mV上升了139次,历经1.39ms,其幅度为139×19.5mV≈2.71V,此时生成对应的数据选通信号S[1],对应的第一开关203导通,则所述数字视频信号VideoSignal[1]经数模转换后得到的数据电压Data[1]为2.71V。经验证,以5V为参考电压,10010011(十进制139)对应的模拟电压幅度为2.71V。假设第二个数字视频信号VideoSignal[2]为10010100(十进制140),则在所述计数器201的计数结果与10010100(十进制140)相等时,生成对应的数据选通信号S[2],历经1.40ms,对应的第一开关203导通,得到的数据电压Data[2]约为2.73V。
同理,其余718个数字视频信号VideoSignal[3,…,720]与第一个数字视频信号VideoSignal[1]和第二个数字视频信号VideoSignal[2]具有相同的转换过程,且对应的各个第一开关203的导通时机可能相同也可能不同。在所述第一斜坡电压Vp1从0变化至5V的2.56ms内,720个数字视频信号VideoSignal全部完成到模拟电压的转换。
在本实施例一变化例中,所述第一斜坡电压Vp1可以线性递减变化,例如,所述第一斜坡电压Vp1由5V变化为0,其他与前例相同。当所述数字视频信号VideoSignal为10010011(十进制139)时,可以在所述计数器201的计数结果等于其二进制数值的补码为01101100(十进制116)时,生成对应的数据选通信号S,此时的第一斜坡电压Vp1为5V-116×19.5mV≈2.71V,选通该电压作为数据电压Data进行输出。
在本实施例另一变化例中,所述第一斜坡电压Vp1在线性递增时的起点可以不为0,例如从1V开始上升至6V。所述数据选通电路还可以进一步包括偏置电路(图未示),所述偏置电路适于在得到对应的数据电压Data的基础上减掉1V,也即减掉所述第一斜坡电压Vp1在线性递增时的起点相对于0的偏差。
实施例二
图4是本发明实施例的另一种显示面板1的驱动电路的电路结构示意图。
图4所示的显示面板1的驱动电路300可以包括斜坡DAC10和数据选通电路(图中未标示)。关于所述斜坡DAC10和数据选通电路的更多信息请参见前文对图2所示的驱动电路200的相关描述,此处不予赘述。
在本实施例中,M<N。所述驱动电路300还可以进一步地包括第一步进调整模块30和i个译码器40。
其中,所述第一步进调整模块30适于对所述第一斜坡电压Vp1进行幅度调节,以得到2N-M个第二斜坡电压Vp2[1,…,2N-M],首个第二斜坡电压Vp2[1]的幅度等于所述第一斜坡电压Vp1,其他2N-M-1个第二斜坡电压Vp2[2,…,2N-M]的幅度在所述第一斜坡电压Vp1的基础上依次增加所述第一斜坡电压Vp1的1/2N-M倍。
例如,M=5,也即所述斜坡DAC10为5位,各个数字视频信号VideoSignal[1,…,i]的位数均等于8,则N-M=3。则所述第一步进调整模块30对所述第一斜坡电压Vp1进行幅度调节得到8个第二斜坡电压Vp2[1,…,8],它们的幅度分别是所述第一斜坡电压Vp1的1倍、9/8倍、10/8倍、11/8倍、12/8倍、13/8倍、14/8倍和15/8倍。也就是说,在当前第一斜坡电压Vp1的基础上,在其加上步进之间的电压再进行细分。M和N不限于上述例子中的取值,可以为其他任意适当的正整数。
其中,所述i个译码器40适于根据所述各个数字视频信号VideoSignal[1,…,i]的低N-M位的数值生成对应的译码信号(图未示),所述译码信号用于从所述2N-M个第二斜坡电压Vp2[1,…,2N-M]中选择一个并传输至对应的译码器40的输出端;其中,所述数据选通信号S[1,…,i]用于选通译码器40的输出端输出的电压作为所述数据电压Data[1,…,i]。
在具体实施中,每个译码器40可以包括有2N-M个第三开关(图未示),各第三开关的一端各自接入对应的第二斜坡电压Vp2,各第三开关的另一端耦接该译码器40的输出端。
在具体实施中,所述第一步进调整模块30可以包括2N-M个放大电路301,各个放大电路301的输入端接入所述第一斜坡电压Vp1,首个放大电路301的放大倍数为1,第二放大电路301的放大倍数为1+1/2N-M,其他2N-M-1个放大电路301的放大倍数在1+1/2N-M的基础上依次增加1/2N-M,所述2N-M个放大电路301的输出端各自输出对应的第二斜坡电压Vp2。
由于所述放大电路301是本领域技术人员所熟知的,为了简化,此处不展开描述。在具体实施中,所述放大电路301可以为加法器电路。
需要说明的是,所述第一步进调整模块30可以采用其他任意适当的电路结构对所述第一斜坡电压Vp1进行幅度调节,不限于所述放大电路301,例如,其还可以采用纯电阻网络进行实现。
优选地,所述第一斜坡电压Vp1线性递增变化。所述数据选通电路可以包括计数器201、i个数值比较器202和i个第一开关203。
其中,所述i个数值比较器202适于分别对所述计数器201的计数结果和对应的数字视频信号VideoSignal[1,…,i]的高M位的数值进行比较,在二者相等时生成对应的数据选通信号S[1,…,i];各个第一开关203的第一端与所述i个译码器40的输出端一一对应耦接,各个第一开关203的第二端输出所述数据电压Data,响应于所述数据选通信号S[1,…,i],所述第一开关203导通。
继续以M=5,N=8为例,假设所述数字视频信号VideoSignal仍为10010011,则其低3位的数值为011,其高5位为10010。本实施例中,所述数据选通电路根据所述数字视频信号VideoSignal的高M位(也即高5位)的数值10010生成所述数据选通信号S,也即在上述数值比较器202在比较时所述高5位的数值与所述计数结果相等时,生成所述数据选通信号S。而低3位的数值为011,为000至111之间的“第4个”,则对应的译码器40应该将幅度为第一斜坡电压Vp1的11/8倍的第二斜坡电压Vp2选通作为对应的数据电压Data进行输出;具体地,可以控制译码器中的“第4个”第三开关导通。
也就是说,所述数字视频信号VideoSignal中的高M位的数值决定了在何时将所述第一斜坡电压Vp1选通,高M位的数值决定了在所述斜坡DAC10将预设的电压范围进行“粗调”的基础上在哪一档选出。而所述数字视频信号VideoSignal中的低N-M位的数值生成的译码信号决定了所述第一步进调整模块30在对第一斜坡电压Vp1进行“细调”的基础上进行选择。
总体而言,本实施例的驱动电路300的工作原理如下:M位精度的斜坡DAC10的输出耦接N-M位精度的第一步进调整模块30。其中,所述斜坡DAC10输出的最低有效位(LeastSignificant Bit,简称LSB)为V/2M,V为所述第一斜坡电压Vp1的电压范围;所述第一步进调整模块30输出的第二斜坡电压Vp2的LSB是所述斜坡DAC10的1个LSB再除以2N-M。所述第二斜坡电压Vp2进入译码器40;所述数字视频信号VideoSignal的低N-M位生成的译码信号选中其中一个第二斜坡电压Vp2,使得译码器40将M位精度的信号进一步解码,最终将N位的数据电压Data传入所述数据选通电路中。所述数据选通电路中的各个第一开关203由数值比较器202的输出控制,即当M精度的第一斜坡电压Vp1中的一个被选中时,数值比较器202控制所述第一开关203导通,使得N位高精度的数据电压Data传入显示面板1的像素电路中,以控制显示面板1中的发光元件发光。
在本实施例中,所述斜坡DAC10的精度为M,所述第一步进调整模块30贡献了对所述斜坡DAC10输出的第一斜坡电压Vp1的N-M位精度的步进调整,二者的级联共同实现了N位精度的数据电压Data[1,…,i]的输出。进一步而言,首先,采用级联的方式可以提高得到的数据电压Data[1,…,i]的精度,以允许高精度的数字视频信号VideoSignal的输入,优选地,N≥8,有利于实现显示面板1的高精度显示效果;其次,由于在单纯采用斜坡DAC10实现N位转换精度且N较大时,斜坡DAC10的1个LSB可以小于其内部运算放大器的失调电压,使得斜坡DAC10无法保证实现N位精度,而采用级联的方式,即采用了低精度的斜坡DAC10和第一步进调整模块30的架构,更有利于保证N位转换精度的实现;再次,随着分辨率的提高,斜坡DAC10的输出负载变大,且输入信号的精度越高,响应时间越慢,而采用级联的方式可以有效解决高精度输入信号下斜坡DAC10负载过大、响应过慢的问题。
在本实施例中,为了防止采用一个斜坡DAC10时其负载过大,在电路面积允许的情况下,可以采用多个斜坡DAC(图未示)进行负载的均衡。其中,多个斜坡DAC可以受控分段生成所述第一斜坡电压Vp1,此处不再展开介绍。
在本实施例中,所述数据选通电路还可以包括数值提取模块50,适于对各个数字视频信号VideoSignal[1,…,i]的高M位和低N-M位的数值进行提取。
在具体实施中,所述数值提取模块50还可以首先对各个数字视频信号VideoSignal[1,…,i]进行缓存,以使得在对一批(例如一行像素电路对应的)数字视频信号VideoSignal[1,…,i]缓存后对其进行转换处理的同时,所述驱动电路300可以接受下一批数字视频信号VideoSignal[1,…,i],以提高系统响应速率。进一步而言,所述数值提取模块50可以采用移位寄存器(Shift Register,简称SR)(图未示)进行高M位和低N-M位的数值提取,所述数值提取模块50还可以包括锁存器(Latch)(图未示),以使得将所述高M位的数值进行锁存。其中,经过提取的低N-M位的数值传入所述译码器40。
在本实施例一变化例中,各个第一开关203和各个译码器40在电路中的位置不限于图4所示出的先后顺序。例如,在所述驱动电路300中,各个第二斜坡电压Vp2可以首先传输至各个第一开关203,而后在相应的第一开关203受控导通后,再由对应的译码器40进一步解码选出最终的数据电压Data[1,…,i]。
关于本实施例的更多信息可以参见前文对实施例一的相关描述,此处不再赘述。
实施例三
图5是本发明实施例的再一种显示面板1的驱动电路的电路结构示意图。
图5所示的显示面板1的驱动电路400可以包括斜坡DAC10和数据选通电路(图中未标示)。关于所述斜坡DAC10和数据选通电路的更多信息请参见前文对图2所示的驱动电路200的相关描述,此处不予赘述。
在本实施例中,M<N。所述驱动电路400还可以进一步地包括i个第二步进调整模块60和i个译码器70。
其中,所述i个第二步进调整模块60适于分别对所述第一斜坡电压Vp1进行幅度调节,以得到对应的第三斜坡电压Vp3[1,…,i],所述第三斜坡电压Vp3[1,…,i]与对应的第一斜坡电压Vp1的幅度比为(1+1/2N-M×P),P为对应的数字视频信号VideoSignal[1,…,i]的低N-M位的数值。
例如,M=5,也即所述斜坡DAC10为5位,各个数字视频信号VideoSignal[1,…,i]的位数均等于8,则N-M=3。假设显示面板1的分辨率为1024×720,i=720。则720个第二步进调整模块60输出的720个第三斜坡电压Vp3[1,…,720]。上述幅度比取决于数字视频信号VideoSignal[1,…,i]的低N-M位的数值。假设所述数字视频信号VideoSignal仍为10010011,则其低3位的数值为011(十进制3),则上述幅度比为(1+1/8×3)。也就是说,在当前第一斜坡电压Vp1的基础上,在其加上步进之间的电压再进行细分。M和N不限于上述例子中的取值,可以为其他任意适当的正整数。
其中,所述i个译码器70适于根据所述各个数字视频信号VideoSignal[1,…,i]的低N-M位的数值生成对应的译码信号(图未示),所述译码信号用于控制对应的第二步进调整模块60中所述第三斜坡电压Vp3[1,…,i]与对应的第一斜坡电压Vp1的幅度比;其中,所述数据选通信号S[1,…,i]用于选通所述第三斜坡电压Vp3[1,…,i]作为所述数据电压Data[1,…,i]。
在具体实施中,所述译码器70包括2N-M个第二开关701。所述第二步进调整模块60可以包括加法器601,其输入端接入所述第一斜坡电压Vp1,所述加法器601包括反馈电阻(图未示)和2N-M个输入支路(图未示),每一输入支路中串联有输入电阻(图未示),各个输入电阻的阻值与所述反馈电阻相等。其中,所述2N-M个输入支路中各自串联有所述第二开关701,所述译码信号用于控制各个第二开关701导通或者关断。
由于加法器是本领域技术人员所熟知的,为了简化,此处不展开描述。需要说明的是,所述第二步进调整模块60可以采用其他任意适当的电路结构对所述第一斜坡电压Vp1进行幅度调节,不限于所述加法器601,例如,其还可以采用纯电阻网络,配合所述译码器70中的第二开关701进行切换实现。
优选地,所述第一斜坡电压Vp1线性递增变化。所述数据选通电路可以包括计数器201、i个数值比较器202和i个第一开关203。
其中,所述i个数值比较器202适于分别对所述计数器201的计数结果(图未示)和对应的数字视频信号VideoSignal的高M位的数值进行比较,在二者相等时生成对应的数据选通信号S[1,…,i];各个第一开关203的第一端接入所述第三斜坡电压Vp3[1,…,i],各个第一开关203的第二端输出所述数据电压Data[1,…,i],响应于所述数据选通信号S[1,…,i],所述第一开关203导通。
也就是说,所述数字视频信号VideoSignal[1,…,i]中的高M位的数值决定了在何时将所述第一斜坡电压Vp1选通,高M位的数值决定了在所述斜坡DAC10将预设的电压范围进行“粗调”的基础上在哪一档选出。而所述数字视频信号VideoSignal[1,…,i]中的低N-M位的数值生成的译码信号决定了所述第二步进调整模块60在对第一斜坡电压Vp1进行“细调”的基础上进行选择。
总体而言,本实施例的驱动电路400的工作原理如下:M位精度的斜坡DAC10的输出耦接N-M位精度的第二步进调整模块60。其中,所述斜坡DAC10输出的最低有效位(LeastSignificant Bit,简称LSB)为V/2M,V为所述第一斜坡电压Vp1的电压范围;所述第一步进调整模块30输出的第二斜坡电压Vp2的LSB是所述斜坡DAC10的1个LSB再除以2N-M。所述第二斜坡电压Vp2进入译码器70;所述数字视频信号VideoSignal的低N-M位生成的译码信号决定了对应的第二步进调整模块60中加法器有多少个输入电阻接入加法器的输入支路,以决定加法器的增益,生成对应的第三斜坡电压Vp3,并传输至对应的第一开关203的第一端。所述数据选通电路中的各个第一开关203由数值比较器202的输出控制,即当M精度的第一斜坡电压Vp1中的一个被选中时,数值比较器202控制所述第一开关203导通,使得N位高精度的数据电压Data传入显示面板1的像素电路中,以控制显示面板1中的发光元件发光。
在本实施例中,所述斜坡DAC10的精度为M,所述第二步进调整模块60贡献了对所述斜坡DAC10输出的第一斜坡电压Vp1的N-M位精度的步进调整,二者的级联共同实现了N位精度的数据电压Data[1,…,i]的输出。进一步而言,首先,采用级联的方式可以提高得到的数据电压Data[1,…,i]的精度,以允许高精度的数字视频信号VideoSignal的输入,优选地,N≥8,有利于实现显示面板1的高精度显示效果;其次,由于在单纯采用斜坡DAC10实现N位转换精度且N较大时,斜坡DAC10的1个LSB可以小于其内部运算放大器的失调电压,使得斜坡DAC10无法保证实现N位精度,而采用级联的方式,即采用了低精度的斜坡DAC10和第二步进调整模块60的架构,更有利于保证N位转换精度的实现;再次,随着分辨率的提高,斜坡DAC10的输出负载变大,且输入信号的精度越高,响应时间越慢,而采用级联的方式可以有效解决高精度输入信号下斜坡DAC10负载过大、响应过慢的问题。
在本实施例中,为了防止采用一个斜坡DAC10时其负载过大,在电路面积允许的情况下,可以采用多个斜坡DAC(图未示)进行负载的均衡。其中,多个斜坡DAC可以受控分段生成所述第一斜坡电压Vp1,此处不再展开介绍。
在本实施例中,所述数据选通电路还可以包括数值提取模块50,适于对各个数字视频信号VideoSignal[1,…,i]的高M位和低N-M位的数值进行提取。
在具体实施中,所述数值提取模块50还可以首先对各个数字视频信号VideoSignal[1,…,i]进行缓存,以使得在对一批(例如一行像素电路对应的)数字视频信号VideoSignal[1,…,i]缓存后对其进行转换处理的同时,所述驱动电路400可以接受下一批数字视频信号VideoSignal[1,…,i],以提高系统响应速率。进一步而言,所述数值提取模块50可以采用移位寄存器(Shift Register,简称SR)(图未示)进行高M位和低N-M位的数值提取,所述数值提取模块50还可以包括锁存器(Latch)(图未示),以使得将所述高M位的数值进行锁存。其中,经过提取的低N-M位的数值传入所述译码器70。
在本实施例一变化例中,各个第一开关203和各个译码器70在电路中的位置不限于图5所示出的先后顺序。例如,在所述驱动电路400中,可以先采用各个第一开关203在适当的时机将所述第一斜坡电压Vp1选通,再利用对应的译码器70对所述第二步进调整模块60中的幅度比进行调节,并直接输出最终的数据电压Data[1,…,i]。
关于本实施例的更多信息可以参见前文对实施例一和实施例二的相关描述,此处不再赘述。
需要说明的是,本文中的第一开关203、第二开关701和第三开关均可以包括晶体管,可以为NMOS管或PMOS管,相应地对其控制端施加逻辑高电平或逻辑低电平以使其导通,但不限于此。例如,各个开关还可以是三极管或其他开关器件。
其中,所述“逻辑高电平”和“逻辑低电平”是相对的逻辑电平。“逻辑高电平”指的是可被识别为数字信号“1”的电平范围,“逻辑低电平”指的是可被识别为数字信号“0”的电平范围,其具体电平范围并不做具体限制。
还需要说明的是,本文中涉及的标号VideoSignal表示i个数字视频信号VideoSignal[1,…,i]中的一个,标号Data表示i个数据电压Data[1,…,i]中的一个,标号S表示数据选通信号S[1,…,i]中的一个,标号Vp3表示第三斜坡电压Vp3[1,…,i]中的一个,标号Vp2表示2N-M个第二斜坡电压Vp2[1,…,2N-M]中的一个。其中,标号VideoSignal、Data、S、Vp3和Vp2未单独在本申请的附图中示出。
本发明实施例还公开了一种图像显示装置,该图像显示装置可以包括上述图2或图3所示的驱动电路200、图4所示的驱动电路300或者图5所示的驱动电路400。由于本发明实施例中的驱动电路200、300或400可以有效地降低所占电路的面积,因此,在所述驱动电路200、300或400在所述图像显示装置中进行装配时,可以向所述显示面板的两边或任意方向进行布线,较为灵活,并不限于单一方向,可以降低单边布线的面积。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。