CN206163102U - 一种像素驱动电路、阵列基板及显示装置 - Google Patents

Abstract

本实用新型提供了一种像素驱动电路、阵列基板及显示装置，涉及显示技术领域，可在保证高分辨率的前提下，减少数据线和源信号驱动IC的数量，降低显示装置制作成本。其中，像素驱动电路包括：N个子像素驱动模块，每个子像素驱动模块包括充放电节点、以及分别与充放电节点相连的导通驱动单元、关断驱动单元、充放电单元和数据信号写入控制单元；所述电路还包括与导通驱动单元相连的控制信号输入端、与数据信号写入控制单元相连的数据信号输出端、与各数据信号写入控制单元和充放电单元相连的数据信号输入端以及接地端；关断驱动单元与除其所属子像素驱动模块外的其余各控制信号输入端相连。上述像素驱动电路用于降低显示装置的制作成本。

Description

一种像素驱动电路、阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素驱动电路、阵列基板及显示装置。

背景技术

平板显示器，例如薄膜晶体管液晶显示器、有机电致发光显示器，具有重量轻、厚度薄以及低功耗等优点，广泛应用于电视、手机等电子产品中。

以液晶显示器为例，如图1所示，液晶显示器通常包括阵列基板1、栅极驱动器2和数据驱动器3，其中，阵列基板1包括呈矩阵式排列的多个像素单元，每个像素单元包括红子像素(图中用R表示)、绿子像素(图中用G表示)和蓝子像素(图中用B表示)，每行子像素均对应地与一条栅极线(图中用Gate表示)相连，每列子像素均对应地与一条数据线(图中用Date表示)相连。栅极驱动器2将需要输入的时钟信号经移位寄存器进行转换，切换成开启/关断电压，顺次施加到阵列基板1的Gate线上，通过Gate线对各子像素进行逐行扫描。数据驱动器3将需要输入的显示信号及时钟信号定时顺序锁存，转换成模拟信号后输入到阵列基板1的Date线上，通过Date线向各子像素提供所需的显示信号。

对于数据驱动器3及Date线，通常每一根Date线的端部均通过一源信号驱动IC(Integrated Circuit，集成电路)与数据驱动器3相连，源信号驱动IC压合在阵列基板1上，该源信号驱动IC用于将数据驱动器3所提供的显示信号传输至Date线。

随着对显示器所显示的画面的清晰度要求越来越高，显示器的分辨率也从FHD全高清提升至4K2K超高清，即阵列基板中所需的子像素个数也就越来越多，这就需要更多数量的数据线以及源信号驱动IC来实现画面的显示。由于源信号驱动IC的制作成本较高，因此源信号驱动IC数量的增加无疑会引起显示器制作成本的增加。

实用新型内容

本实用新型提供了一种像素驱动电路、阵列基板及显示装置，可在保证高分辨率的前提下，减少数据线以及源信号驱动IC的数量，进而降低显示装置的制作成本。

为达到上述目的，本实用新型采用如下技术方案：

本实用新型的第一方面提供了一种像素驱动电路，所述像素驱动电路包括：N个子像素驱动模块，每个所述子像素驱动模块包括导通驱动单元、关断驱动单元、充放电单元、数据信号写入控制单元、充放电节点、控制信号输入端以及数据信号输出端；其中，所述导通驱动单元、所述关断驱动单元、所述充放电单元和所述数据信号写入控制单元均连接至所述充放电节点，所述导通驱动单元与所述控制信号输入端相连，所述数据信号写入控制单元与所述数据信号输出端相连，所述关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连；其中，N≥2；与各子像素驱动模块中的关断驱动单元相连的接地端；与各子像素驱动模块中的数据信号写入控制单元和充放电单元相连的数据信号输入端；其中，所述导通驱动单元用于在所述控制信号输入端所输出的控制信号的作用下打开所述数据信号写入控制单元，使所述数据信号输入端所提供的数据信号传输至所述数据信号输出端；所述关断驱动单元用于在所述控制信号的作用下关闭所述数据信号写入控制单元，禁止所述数据信号传输至所述数据信号输出端。

在本实用新型的第一方面所提供的像素驱动电路中，由于每个子像素驱动模块中的导通驱动单元与控制信号输入端相连，关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连。因而，当某一控制信号输入端输入控制信号时，仅能驱动所属子像素驱动模块向对应的子像素输出数据信号，其余子像素驱动模块禁止输出数据信号。基于上述工作原理，数据信号输入端所提供的数据信号在不同时段内分别传输至不同子像素驱动模块中的数据信号输出端，因而就能实现向一个像素单元中每个子像素驱动模块对应的子像素输出数据信号。即一个像素单元中的全部的子像素仅需对应于一个数据信号输入端，即对应一根数据线。相对于现有的像素驱动电路中每一个子像素都需要对应一根数据线来说，采用本实用新型所提供的像素驱动电路，减少了N-1/N数量的数据线，同时也就减少了N-1/N数量的源信号驱动IC，进而降低了显示装置的制作成本。

本实用新型的第二方面提供了一种阵列基板，所述阵列基板包括本实用新型的第一方面所述的像素驱动电路。

本实用新型的第二方面所提供的阵列基板的有益效果与本实用新型的第一方面所提供的像素驱动电路的有益效果相同，此处不再赘述。

本实用新型的第三方面提供了一种显示装置，所述显示装置包括本实用新型的第三方面所述的阵列基板。

本实用新型的第三方面所提供的显示装置的有益效果与本实用新型的第一方面所提供的像素驱动电路的有益效果相同，此处不再赘述。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中液晶显示器的结构示意图；

图2为本实用新型实施例一所提供的像素驱动电路的结构示意图一；

图3为本实用新型实施例一所提供的像素驱动电路的结构示意图二；

图4为本实用新型实施例一所提供的像素驱动电路的结构示意图三；

图5为本实用新型实施例二所提供的像素驱动方法对应的时序图。

附图标记说明：

1-阵列基板； 2-栅极驱动器；

3-数据驱动器； 4-子像素驱动模块；

41-导通驱动单元； 42-关断驱动单元；

421-关断驱动子单元； 43-充放电单元；

44-数据信号写入控制单元； In_x-控制信号输入端；

Out_y-数据信号输出端； Gnd-接地端；

Data-数据信号输入端。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本实用新型保护的范围。

需要说明的是，以下实施例结合的附图中所示出的像素驱动模块的具体数量仅仅为示意说明，并不构成对其实际数量的限定。

实施例一

如图2所示，本实施例提供了一种像素驱动电路，像素驱动电路包括N个子像素驱动模块4，N≥2。每个子像素驱动模块4包括导通驱动单元41、关断驱动单元42、充放电单元43、数据信号写入控制单元44、充放电节点、控制信号输入端(图中用In_x表示，x＝1～N)以及数据信号输出端(图中用Out_y表示，y＝1～N)。

其中，导通驱动单元41、关断驱动单元42、充放电单元43和数据信号写入控制单元44均连接至充放电节点。导通驱动单元41与In_x端相连，数据信号写入控制单元44与Out_y端相连，关断驱动单元42与除其所属子像素驱动模块4外的其余各子像素驱动模块4的In_x端相连。前述连接关系具体而言就是：像素驱动电路包括N个子像素驱动模块4，分别为第1～第N子像素驱动模块，对于其中的第i子像素驱动模块，其导通驱动单元与In_i端相连，其数据信号写入控制单元与Out_i端相连，其关断驱动单元42与第1～第i-1子像素驱动模块的In_1～In_i端及第i+1～第N子像素驱动模块的In_i+1～In_N端相连。

像素驱动电路还包括与各子像素驱动模块4中的关断驱动单元42相连的接地端(图中用Gnd表示)，以及与各子像素驱动模块4中的数据信号写入控制单元44和充放电单元43相连的数据信号输入端(图中用Data表示)。

导通驱动单元41用于在In_x端所输出的控制信号的作用下打开数据信号写入控制单元44，使Data端所提供的数据信号传输至Out_y端。关断驱动单元42用于在In_x端所输出的控制信号的作用下关闭数据信号写入控制单元44，禁止数据信号传输至Out_y端。

参考图2，当第i个子像素驱动模块中的In_i端输出控制信号时，第i个子像素驱动模块中导通驱动单元41工作，数据信号写入控制单元44打开，Data端所提供的数据信号传输至Out_i端，在此过程中，第i个子像素驱动模块中关断驱动单元42不工作。与此同时，在除第i个子像素驱动模块以外的其余各子像素驱动模块中，关断驱动单元42在In_i端输出的控制信号的作用下工作，关闭数据信号写入控制单元44，禁止数据信号传输至其余各子像素驱动模块所对应的Out_y端，在此过程中，除第i个子像素驱动模块以外的其余各子像素驱动模块中的导通驱动单元41不工作。其中，i＝1～N。

在实施例一所提供的像素驱动电路中，由于每个子像素驱动模块4中的导通驱动单元41与In_x端相连，关断驱动单元42与除其所属子像素驱动模块4外的其余各子像素驱动模块4的In_x端相连。因而，当某一In_x端输入控制信号时，仅能驱动所属子像素驱动模块4向对应的子像素输出数据信号，其余子像素驱动模块4禁止输出数据信号。基于上述工作原理，Data端所提供的数据信号在不同时段内分别传输至不同子像素驱动模块4中的Out_y端，因而就能实现向一个像素单元中每个子像素驱动模块4对应的子像素输出数据信号。一个像素单元中的全部的子像素仅需对应于一个Data端，即对应一根数据线。相对于现有的像素驱动电路中每一个子像素都需要对应一根数据线来说，采用本实用新型所提供的像素驱动电路，减少了N-1/N数量的数据线，同时也就减少了N-1/N数量的源信号驱动IC，进而降低了显示装置的制作成本。

如图3所示，数据信号写入控制单元44具体包括第一薄膜晶体管T₁，第一薄膜晶体管T₁的栅极与充放电节点相连，第一薄膜晶体管T₁的源极与Data端相连，第一薄膜晶体管T₁的漏极与Out_y端相连。

导通驱动单元41具体包括第二薄膜晶体管T₂，第二薄膜晶体管T₂的栅极和源极与In_x端相连，第二薄膜晶体管T₂的栅极和源极还与除其所属子像素驱动模块4外的其余各子像素驱动模块4的In_x端相连，第二薄膜晶体管T₂的漏极与充放电节点相连。

关断驱动单元42具体包括N-1个关断驱动子单元421和第三薄膜晶体管T₃。其中，各关断驱动子单元421一一对应地与除其所属子像素驱动模块4外的其余N-1个子像素驱动模块4的In_x端相连。第三薄膜晶体管T₃的栅极与N-1个关断驱动子单元421相连，第三薄膜晶体管T₃的源极与Gnd端相连，第三薄膜晶体管T₃的漏极与充放电节点相连。

参考图2，当第i个子像素驱动模块中的In_i端输出控制信号时，第i个子像素驱动模块中第二薄膜晶体管T₂导通，进而控制第一薄膜晶体管T₁导通，Data端所提供的数据信号传输至Out_i端，在此过程中，第i个子像素驱动模块中由N-1个关断驱动子单元421和第三薄膜晶体管T₃所构成的关断驱动单元42不工作。与此同时，在除第i个子像素驱动模块以外的其余各子像素驱动模块中，由N-1个关断驱动子单元421和第三薄膜晶体管T₃所构成的关断驱动单元42在In_i端输出的控制信号的作用下工作，关断第一薄膜晶体管T₁，禁止数据信号传输至其余各子像素驱动模块所对应的Out_y端，在此过程中，除第i个子像素驱动模块以外的其余各子像素驱动模块中的第二薄膜晶体管T₂是处于关断状态的，即导通驱动单元41不工作。

优选的，每一个像素中包括红子像素、绿子像素和蓝子像素。相应的，如图4所示，像素驱动电路包括红子像素驱动模块、绿子像素驱动模块和蓝子像素驱动模块。

当像素驱动电路包括三个子像素驱动模块时，关断驱动单元包括两个关断驱动子单元，第一个关断驱动子单元包括第四薄膜晶体管T₄，第二个关断驱动子单元包括第四薄膜晶体管T₄'，第四薄膜晶体管T₄的栅极和源极以及T₄'的栅极和源极分别与对应的In_x端相连，第四薄膜晶体管T₄的漏极以及T₄'的漏极与第三薄膜晶体管T₃的栅极相连。

充放电单元包括电容C，电容C的第一极板与充放电节点相连，电容C的第二极板与数据信号输入端相连。

参考图4，当第i个子像素驱动模块中的In_i端输出控制信号时，第i个子像素驱动模块中第二薄膜晶体管T₂导通，控制第一薄膜晶体管T₁导通，Data端所提供的数据信号传输至Out_i端，在此过程中，第i个子像素驱动模块中第四薄膜晶体管T₄和第四薄膜晶体管T₄'关断，即关断驱动单元42不工作。与此同时，在除第i个子像素驱动模块以外的其余各子像素驱动模块中，第四薄膜晶体管T₄或第四薄膜晶体管T₄'在In_i端所输出的控制信号的作用下导通，控制第三薄膜晶体管T₃导通，进而控制第一薄膜晶体管T₁关断，禁止数据信号传输至其余各子像素驱动模块对应的Out_y端，在此过程中，除第i个子像素驱动模块以外的其余各子像素驱动模块中的第二薄膜晶体管T₂是处于关断状态的，即导通驱动单元41不工作。

本实施例所提供的像素驱动电路，在一个时间段只驱动一个像素单元中的一个子像素，相较于现有技术中在一个时间段内同时驱动一个像素单元中的全部子像素来说，采用本实施例所提供的像素驱动电路，可减少子像素驱动过程的非正常输出，并降低噪声。

实施例二

本实施例提供了一种像素驱动方法，该像素驱动方法用于驱动如实施例一所述的像素驱动电路。结合图2所示的像素驱动电路的结构示意图，该像素驱动方法具体包括：一个驱动周期包括N个时段，在N个时段内分别利用所述像素驱动电路的N个子像素驱动模块4对应的驱动各像素单元的N个子像素。

在每个时段内，所要驱动的子像素对应的子像素驱动模块4的控制信号输入端(即In_x端)向该子像素驱动模块4的导通驱动单元41及其余子像素驱动模块4的关断驱动单元42输入控制信号，该子像素驱动模块4的导通驱动单元41打开，充放电模块充电，数据信号写入控制单元44打开，数据信号输出端(即Out_y端)向所要驱动的子像素输出数据信号；与此同时，其余子像素驱动模块4的关断驱动单元42打开，充放电模块放电，数据信号写入控制单元44关闭。

基于上述像素驱动方法，数据信号在不同时段内分别传输至不同子像素驱动模块4中的Out_y端，因而就能实现向一个像素单元中每个子像素驱动模块4对应的子像素输出数据信号。因而一个像素单元中的全部的子像素仅需对应于一个数据信号输入端(即Data端)，即对应一根数据线。因此，采用本实施例所提供的像素驱动方法，可减少N-1/N数量的数据线，同时减少N-1/N数量的源信号驱动IC，从而降低了显示装置的制作成本。

在驱动周期的N个时段，驱动一个像素单元中各子像素的顺序有多种，优选的，由第1时段～第N时段，利用第1～第N子像素驱动模块4对应的驱动各像素单元的第1～第N个子像素。

常见的，在显示装置中，一个像素单元通常包括红、绿、蓝三个子像素。针对这种情况，本实施例中的像素驱动方法所适用的像素驱动电路中应包含红子像素驱动模块、绿子像素驱动模块和蓝子像素驱动模块。结合图4所示的像素驱动电路的具体结构以及图5所示的时序图，下面对本实施例所提供的像素驱动方法进行详细说明：

需要说明的是，图5所示的G_n和G_n+1为栅极线所对应的扫描信号，G_n为第n行栅极线的扫描信号，G_n+1为第n+1行栅极线的扫描信号，当扫描信号为高电平时，对应行栅线所控制的所有子像素打开。

本实施例所提供的像素驱动方法中将一个驱动周期分为了3个时段，在3个时段内分别利用像素驱动电路的3个子像素驱动模块4对应地驱动各像素单元的3个子像素。

第1时段：红子像素驱动模块中的In_1端输出高电平的控制信号，与此同时，绿子像素驱动模块中的In_2端和蓝子像素驱动模块中的In_3端输出低电平。

红子像素驱动模块中的第二薄膜晶体管T_2r在In_1端所输出的高电平控制信号的作用下导通，通过电容C_r进行充电，将充放电节点的电平拉至高电平，第一薄膜晶体管T_1r导通，第四薄膜晶体管T_4r在In_2端所输出的低电平的作用下关断，第四薄膜晶体管T_4r'在In_3端所输出的低电平的作用下关断，Data端输入的数据信号可由第一薄膜晶体管T_1r传输至Out_1端，驱动红子像素驱动模块所对应的红子像素。

绿子像素驱动模块中的第四薄膜晶体管T_4g'在In_1端所输出的高电平控制信号的作用下导通，使第三薄膜晶体管T_3g的栅极电压为高电平，通过电容C_g进行放电，将充放电节点的电平拉至低电平，第一薄膜晶体管T_1g关断，第二薄膜晶体管T_2g在In_2端所输出的低电平的作用下关断，第四薄膜晶体管T_4g在In_3端所输出的低电平的作用下关断，Data端输入的数据信号无法传输至Out_2端。

蓝子像素驱动模块中的第四薄膜晶体管T_4b在In_1端所输出的高电平控制信号的作用下导通，使第三薄膜晶体管T_3b的栅极电压为高电平，通过电容C_b进行放电，将充放电节点的电平拉至低电平，第一薄膜晶体管T_1b关断，第二薄膜晶体管T_2b在In_3端所输出的低电平的作用下关断，第四薄膜晶体管T_4b'在In_2端所输出的低电平的作用下关断，Data端输入的数据信号无法传输至Out_3端。

第2时段：绿子像素驱动模块中的In_2端输出高电平的控制信号，与此同时，红子像素驱动模块中的In_1端和蓝子像素驱动模块中的In_3端输出低电平。

绿子像素驱动模块中的第二薄膜晶体管T_2g在In_2端所输出的高电平控制信号的作用下导通，通过电容C_g进行充电，将充放电节点的电平拉至高电平，第一薄膜晶体管T_1g导通，第四薄膜晶体管T_4g在In_3端所输出的低电平的作用下关断，第四薄膜晶体管T_4g'在In_1端所输出的低电平的作用下关断，Data端输入的数据信号可由第一薄膜晶体管T_1g传输至Out_2端，驱动绿子像素驱动模块所对应的绿子像素。

红子像素驱动模块中的第四薄膜晶体管T_4r在In_2端所输出的高电平控制信号的作用下导通，使第三薄膜晶体管T_3r的栅极电压为高电平，通过电容C_r进行放电，将充放电节点的电平拉至低电平，第一薄膜晶体管T_1r关断，第二薄膜晶体管T_2r在In_1端所输出的低电平的作用下关断，第四薄膜晶体管T_4r'在In_3端所输出的低电平的作用下关断，Data端输入的数据信号无法传输至Out_1端。

蓝子像素驱动模块中的第四薄膜晶体管T_4b'在In_2端所输出的高电平控制信号的作用下导通，使第三薄膜晶体管T_3b的栅极电压为高电平，通过电容C_b继续进行放电，维持充放电节点的低电平，第一薄膜晶体管T_1b关断，第二薄膜晶体管T_2b在In_3端所输出的低电平的作用下关断，第四薄膜晶体管T_4b在In_1端所输出的低电平的作用下关断，Data端输入的数据信号无法传输至Out_3端。

第3时段：蓝子像素驱动模块中的In_3端输出高电平的控制信号，与此同时，红子像素驱动模块中的In_1端和绿子像素驱动模块中的In_2端输出低电平。

蓝子像素驱动模块中的第二薄膜晶体管T_2b在In_3端所输出的高电平控制信号的作用下导通，通过电容C_b充电，将充放电节点的电平拉至高电平，第一薄膜晶体管T_1b导通，第四薄膜晶体管T_4b在In_1端所输出的低电平的作用下关断，第四薄膜晶体管T_4g'在In_2端所输出的低电平的作用下关断，Data端输入的数据信号可由第一薄膜晶体管T_1b传输至Out_3端，驱动蓝子像素驱动模块所对应的蓝子像素。

红子像素驱动模块中的第四薄膜晶体管T_4r'在In_3端所输出的高电平控制信号的作用下导通，使第三薄膜晶体管T_3r的栅极电压为高电平，通过电容C_r继续进行放电，维持充放电节点的低电平，第一薄膜晶体管T_1r关断，第二薄膜晶体管T_2r在In_1端所输出的低电平的作用下关断，第四薄膜晶体管T_4r在In_2端所输出的低电平的作用下关断，Data端输入的数据信号无法传输至Out_1端。

绿子像素驱动模块中的第四薄膜晶体管T_4g在In_3端所输出的高电平控制信号的作用下导通，使第三薄膜晶体管T_3g的栅极电压为高电平，通过电容C_g进行放电，将充放电节点的电平拉至低电平，第一薄膜晶体管T_1g关断，第二薄膜晶体管T_2g在In_2端所输出的低电平的作用下关断，第四薄膜晶体管T_4g'在In_1端所输出的低电平的作用下关断，Data端输入的数据信号无法传输至Out_2端。

这样在一个驱动周期内，红子像素驱动模块在第1时段输出数据信号，驱动红子像素进行显示；绿子像素驱动模块在第2时段输出数据信号，驱动绿子像素进行显示；蓝子像素驱动模块在第3时段输出数据信号，驱动蓝子像素进行显示。因而一个像素单元中的全部的子像素仅需对应于一个Data端，即对应一根数据线，减少了2/3数量的数据线，同时减少2/3数量的源信号驱动IC，从而降低了显示装置的制作成本。

实施例三

基于实施例一，本实施例提供了一种阵列基板，该阵列基板包括实施例一所提供的像素驱动电路。由于实施例一所提供的像素驱动电路可减少N-1/N数量的数据线，同时减少N-1/N数量的源信号驱动IC，因而，该阵列基板同样能够达到该有益效果。

需要说明的是，N为像素驱动电路中所包括的子像素驱动模块的个数，即一个像素单元中所包括的子像素的个数。

实施例四

基于实施例三，本实施例提供了一种显示装置，该显示装置包括实施例三所提供的阵列基板，由于实施例三所提供的阵列基板能够减少N-1/N数量的数据线，同时减少N-1/N数量的源信号驱动IC，因此，该显示装置同样能够达到该有益效果，因此，采用本实施例所提供的显示装置，可降低制作成本。

以上所述仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：

N个子像素驱动模块，每个所述子像素驱动模块包括导通驱动单元、关断驱动单元、充放电单元、数据信号写入控制单元、充放电节点、控制信号输入端以及数据信号输出端；其中，所述导通驱动单元、所述关断驱动单元、所述充放电单元和所述数据信号写入控制单元均连接至所述充放电节点，所述导通驱动单元与所述控制信号输入端相连，所述数据信号写入控制单元与所述数据信号输出端相连，所述关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连；其中，N≥2；

与各子像素驱动模块中的关断驱动单元相连的接地端；

与各子像素驱动模块中的数据信号写入控制单元和充放电单元相连的数据信号输入端；

其中，所述导通驱动单元用于在所述控制信号输入端所输出的控制信号的作用下打开所述数据信号写入控制单元，使所述数据信号输入端所提供的数据信号传输至所述数据信号输出端；

所述关断驱动单元用于在所述控制信号的作用下关闭所述数据信号写入控制单元，禁止所述数据信号传输至所述数据信号输出端。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据信号写入控制单元包括第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述充放电节点相连，所述第一薄膜晶体管的源极与所述数据信号输入端相连，所述第一薄膜晶体管的漏极与所述数据信号输出端相连。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述导通驱动单元包括第二薄膜晶体管，所述第二薄膜晶体管的栅极和源极与所述控制信号输入端相连，所述第二薄膜晶体管的栅极和源极还与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连，所述第二薄膜晶体管的漏极与所述充放电节点相连。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述关断驱动单元包括：

N-1个关断驱动子单元，各关断驱动子单元一一对应地与除其所属子像素驱动模块外的其余N-1个子像素驱动模块的控制信号输入端相连；

第三薄膜晶体管，所述第三薄膜晶体管的栅极与N-1个所述关断驱动子单元相连，所述第三薄膜晶体管的源极与所述接地端相连，所述第三薄膜晶体管的漏极与所述充放电节点相连。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路包括红子像素驱动模块、绿子像素驱动模块和蓝子像素驱动模块；

所述关断驱动单元包括两个所述关断驱动子单元，每个所述关断驱动子单元包括第四薄膜晶体管，所述第四薄膜晶体管的栅极和源极与对应的控制信号输入端相连，所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的栅极相连。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述充放电单元包括电容，所述电容的第一极板与所述充放电节点相连，所述电容的第二极板与所述数据信号输入端相连。

7.一种阵列基板，其特征在于，所述阵列基板包括如权利要求1～6任一项所述的像素驱动电路。

8.一种显示装置，其特征在于，所述显示装置包括如权利要求7所述的阵列基板。