CN109801984A - 背入射式光电芯片、制备方法和安装方法 - Google Patents
背入射式光电芯片、制备方法和安装方法 Download PDFInfo
- Publication number
- CN109801984A CN109801984A CN201811587822.9A CN201811587822A CN109801984A CN 109801984 A CN109801984 A CN 109801984A CN 201811587822 A CN201811587822 A CN 201811587822A CN 109801984 A CN109801984 A CN 109801984A
- Authority
- CN
- China
- Prior art keywords
- chip
- light
- light splitting
- incident
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000009434 installation Methods 0.000 title claims abstract description 11
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 230000003287 optical effect Effects 0.000 claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 4
- 238000002834 transmittance Methods 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 102000013275 Somatomedins Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- HOKBIQDJCNTWST-UHFFFAOYSA-N phosphanylidenezinc;zinc Chemical group [Zn].[Zn]=P.[Zn]=P HOKBIQDJCNTWST-UHFFFAOYSA-N 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- UUWCBFKLGFQDME-UHFFFAOYSA-N platinum titanium Chemical compound [Ti].[Pt] UUWCBFKLGFQDME-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明涉及光通信传输技术领域，具体涉及一种背入射式光电芯片、制备方法和安装方法；一种背入射式光电芯片，芯片上开设有分光槽，分光槽贯穿芯片的吸收层；芯片的背面为入光侧；分光槽用于将入射光的一部分透射分出，入射光的另一部分光进入到吸收层内进行光电转换；故使用本发明提供的背入射式光电芯片既能够分光，又能够对入射光的光功率进行监控。
Description
技术领域
本发明涉及光通信传输技术领域，具体涉及一种背入射式光电芯片、制备方法和安装方法。
背景技术
激光器发射的光信号经光纤传输进入无源光波导(PLC)之前，通常需要光分路器分出部分(例如5％)光信号到另外的光功率监控接收芯片上，对进入光波导的光功率进行监控。剩余(例如95％)的光信号通过光纤耦合到光波导，进行传输。
可以理解的是，由于光链路上需要安装两个独立器件——光分路器和光功率监控接收芯片，两者之间还需要光纤和两个光纤接头结构，光分路器和光功率监控接收芯片一般还需要各自的固定位。且目前的激光系统一般是复合光路，按现有技术的作法便造成了系统结构体积大、操作难度大且成本高的问题。
发明内容
为解决现有技术中的上述技术问题，本发明的主要目的是提供一种背入射式光电芯片、制备方法和安装方法，该芯片既能够实现分光，又能够实现光功率的监控。
为了实现上述技术问题，本发明提供了一种背入射式光电芯片，所述芯片上开设有分光槽，所述分光槽贯穿所述芯片的吸收层；
所述芯片的背面为入光侧；所述分光槽用于将入射光的一部分透射分出，入射光的另一部分光进入到所述吸收层内进行光电转换。
本发明提供的背入射式光电芯片设置了分光槽，分光槽贯穿芯片的吸收层。当入射光从芯片背面一侧射入到芯片内时，一部分光通过分光槽出射，这部分光可通过分光槽未经过吸收层而无损穿过芯片，可继续进行高效率的光信号传输；而另一部分光就会经过吸收层而进行光电转换，产生光生载流子，从而对入射光的光功率进行有效监控。故使用本发明提供的背入射式光电芯片既能够分光，又能够对入射光的光功率进行监控。
进一步地，还包括顶层，所述顶层位于所述吸收层的正面的一侧；所述分光槽向远离所述芯片背面的方向开口并贯穿所述顶层，所述芯片的光敏区形成于所述顶层；所述光敏区内端连接于所述吸收层，所述光敏区外端连接至所述芯片的第一电极；所述光敏区对应所述吸收层内进行光电转换的区域；所述第一电极位于所述芯片的正面。
进一步地，还包括衬底，所述衬底位于所述吸收层的背面的一侧；所述芯片的背面还设有第二电极，所述第二电极设于所述衬底背面侧的表面外。
进一步地，所述衬底和所述吸收层之间还设有缓冲层，所述分光槽的内端位于所述缓冲层。
进一步地，所述芯片的背面设有入光增透膜，以所述入光增透膜增加入射率，所述入光增透膜的面积大于所述分光槽沿平行于所述芯片表面的横截面积。
进一步地，所述分光槽的内端设有透光增透膜，以所述透光增透膜增加出射透光率。
进一步地，所述第一电极和所述光敏区沿平行于所述芯片表面的方向上的横截面均呈圆环形，所述分光槽和所述入光增透膜均呈圆形；
所述分光槽、所述第一电极、所述光敏区和所述入光增透膜均为同心圆，并且圆心对准误差小于20um；
所述分光槽的直径为50um～250um；
所述第一电极的内径不小于所述分光槽的直径，所述第一电极的外径大于所述分光槽的直径并为60um～1000um；
所述光敏区的内径不小于所述分光槽的直径，所述光敏区的外径不大于所述入光增透膜的直径。
进一步地，所述分光槽贯穿所述芯片的部分或全部。
本发明还提供一种背入射式光电芯片的制备方法，包括：
形成包括吸收层的芯片；
在所述芯片上开设出分光槽，所述分光槽贯穿所述吸收层。
本发明还提供一种背入射式光电芯片的安装方法，所述背入射式光电芯片为以上任一所述的背入射式光电芯片，包括；
将所述背入射式光电芯片相对光源进行预定位；
检测经所述分光槽透射出的分光光功率，以此校正预定位后的所述芯片的分光比；
若所述分光比符合预设值，则固定安装所述芯片和所述光源；
若所述分光比与预设值不符合，则通过调整所述光源与所述芯片之间的距离，以将所述分光比调整至预设值。
附图说明
本发明上述和/或附加方面的优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例提供的背入射式光电芯片的主视图；
图2是图1所示的芯片沿A－A’的剖视图；
图3是图1所示的芯片的后视图；
图4是本发明另一实施例提供的背入射式光电芯片的剖视图；
图5是本发明实施例提供的生长、衬底、缓冲层、吸收层、顶层和钝化膜的示意图；
图6是本发明实施例提供的光刻腐蚀光敏区窗口的示意图；
图7是本发明实施例提供的扩散形成光敏区的示意图；
图8是本发明实施例提供的制作第一电极的示意图；
图9是本发明实施例提供的开设分光槽的示意图；
图10是本发明实施例提供的生长透光增透膜的示意图；
图11是本发明实施例提供的生长入光增透膜的示意图；
图12是本发明实施例提供的制备第二电极的示意图。
其中图1至图12中附图标记与部件名称之间的对应关系为：
1、缓冲层，2、吸收层，3、分光槽，4、入光增透膜，5、顶层，6、光敏区，7、第一电极，8、衬底，9、第二电极，10、第二电极通孔，11、钝化膜，12、第一电极通孔，13、透光增透膜，14、光敏区窗口，15、入射光，151、一部分光，152、另一部分光，16、电极焊盘。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
请参考图1和图2，本发明提供一种背入射式光电芯片，芯片开设有分光槽3。分光槽3贯穿芯片的吸收层2。吸收层2可选择由铟镓砷(InGaAs)材料制成，本领域技术人员知晓，吸收层2针对不同的入射光可以有多种选择，在此不做具体限定。
所述分光槽3用于将入射光的一部分透射分出，入射光的另一部分光进入到所述吸收层2内进行光电转换。
本实施例，以芯片的背面为入光侧。具体地，所述芯片的背面设有入光增透膜4。所述入光增透膜4用于减少光的反射，从而增加入射率。所述分光槽3在所述芯片背面的正投影与所述入光增透膜4有重叠区域，也就是说，可以使得入射光从所述入光增透膜4射入所述芯片内后，能够有一部分光从所述分光槽3射出。进一步地，所述分光槽3在所述芯片背面的正投影在所述入光增透膜4内，即所述入光增透膜4的面积大于所述分光槽3沿平行于所述芯片表面的横截面积，使从所述分光槽3的内端透射分出的光多，减少光功率损耗。
所述背入射式光电芯片还包括顶层5，所述顶层5位于所述吸收层2的正面的一侧，即所述顶层5相对所述吸收层2更靠近所述芯片的正面。所述芯片的光敏区6形成于所述顶层5。所述光敏区6内端连接于所述吸收层2，所述光敏区6外端连接至所述芯片的第一电极7。所述光敏区6对应所述吸收层2内进行光电转换的区域，即所述光敏区6在所述芯片背面的正投影与所述入光增透膜4有重叠区域，使得入射光从所述入光增透膜4射入所述芯片后，有一部分光能够在所述吸收层2内进行光电转换。
所述分光槽3贯穿所述芯片的部分或全部。
在本实施例中，分光槽3向远离芯片背面的方向开口并贯穿顶层5，由于顶层5比较薄，所以开设分光槽3的工艺简单，易于制备芯片。
在另一个实施例中，分光槽3可向芯片的背面方向开口。
在又一个实施例中，分光槽3只开设于吸收层2内并不向芯片的任何一个表面方向开口。
在本实施例中，所述光敏区6在所述芯片背面的正投影在所述入光增透膜4内，光电转换效果好，进而监控入射光光功率的效果好。
在本实施例中，所述第一电极7位于所述芯片的正面，即位于所述顶层5与所述吸收层2相背的一表面上。
请参考图1，芯片的正面上还设有电极焊盘16，电极焊盘16与第一电极7相电连接。
具体地，所述顶层5由磷化铟(InP)材料制成。
请同时参考图3，所述背入射式光电芯片还包括衬底8，所述衬底8位于所述吸收层的背面的一侧，即所述衬底8位于所述吸收层2与所述顶层5相背的一侧。所述芯片的背面还设有第二电极9，所述第二电极9设于所述衬底8背面侧的表面外，即所述第二电极9设于所述衬底8与所述吸收层2相背的一表面。所述入光增透膜4位于所述衬底8与所述吸收层2相背的一表面。
本发明提供的芯片的第一电极7位于芯片的正面，第二电极9设于芯片的背面。在实际使用中，给芯片加电时，电极焊盘16通过焊线与第一电路板电连接。在芯片的背面设一个透明(避免影响入射光射入到芯片内)的第二电路板，第二电路板上设有电路走线，第二电极9与第二电路板上的电路走线相电连接。再将第一电路板和第二电路板电连接至电源的两极，从而实现给芯片加电。
具体地，所述衬底8由掺硫(S)的磷化铟(InP)材料制成。
在本实施例中，所述第二电极9上还开设有用于设置所述入光增透膜4的第二电极通孔10。
在本实施例中，如图2所示，所述衬底8和所述吸收层2之间还可选择设有缓冲层1，所述分光槽3的内端选择位于所述缓冲层1。由于所述顶层5和所述吸收层2都比较薄，故开设所述分光槽3的深度浅，工艺难度小，便于生产制造。
在另一实施例中，请参考图4，所述分光槽3可以贯穿整个所述芯片，即所述分光槽3贯穿所述顶层5、所述吸收层2、所述缓冲层1、所述衬底8和所述入光增透膜4变为分光通孔。
具体地，所述缓冲层1由磷化铟(InP)材料制成。
所述背入射式光电芯片还包括钝化膜11，所述钝化膜11设于所述芯片的正面，即所述钝化膜11位于所述顶层5与所述吸收层2相背的一表面上。所述钝化膜11上开设有用于设置所述第一电极7的第一电极通孔12。
所述分光槽3的内端设有透光增透膜13，所述透光增透膜13用于减少光的反射，从而增加出射透光率。
所述光敏区6和所述第一电极7均呈环形并围绕所述分光槽3，所述光敏区6在所述第一电极7的正投影在所述第一电极7内，所述第一电极7在所述芯片背面的正投影在所述入光增透膜4内。
在本实施例中，所述第一电极7和所述光敏区6沿平行于所述芯片表面的方向上的横截面均呈圆环形，所述分光槽3和所述入光增透膜4均呈圆形；所述分光槽3、所述第一电极7、所述光敏区6和所述入光增透膜4均为同心圆，并且圆心对准误差小于20um。所述分光槽3的直径为50um～250um；所述第一电极7的内径不小于所述分光槽3的直径，所述第一电极7的外径大于所述分光槽3的直径并为60um～1000um；所述第一电极7的外径不大于所述入光增透膜4的直径；所述光敏区6的内径不大于所述第一电极7的内径，所述光敏区6的外径不大于所述第一电极7的外径。所述光敏区6的内径不小于所述分光槽3的直径，所述光敏区6的外径不大于所述入光增透膜4的直径。
本发明还提供一种背入射式光电芯片的安装方法，包括；
将背入射式光电芯片相对光源进行预定位，光源用于发设光到背入射光电芯片；
检测经背入射式光电芯片的分光槽3透射出的分光光功率，以此校正预定位后的芯片的分光比；
若分光比符合预设值，则固定安装芯片和光源；
若分光比与预设值不符合，则通过调整光源与芯片之间的距离，以将分光比调整至预设值。
请同时参考图2，本发明提供的背入射式光电芯片的工作原理为：
通过所述第一电极7和所述第二电极9对所述芯片加反向偏压，所述芯片工作。入射光15从芯片背面的入光增透膜4射入所述芯片内，一部分光151经过所述衬底8和所述缓冲层1后从所述透光增透膜13射出，这部分光可在保持高透过率的情况下穿过芯片，可继续进行高效率的光信号传输。而另一部分光152经过所述衬底8和所述缓冲层1后进入到所述吸收层2内进行光电转换，形成光电流，再经过其他一系列的外部电路和装置计算出相应的光功率并进行显示，从而实现对入射光光功率的监控。
入射光15的光强一般呈高斯分布，即光强中间强、两侧弱，进而大部分光可通过所述分光槽3的内端射出，大部分的光可继续进行光信号的传输。小部分的光才会进入到所述吸收层2进行光电转换，从而进行光功率的监控。
入射光需要分出的光的比例根据具体实际需要确定，比如在本实施例中，入射光需要分出的光的比例为10％。在光链路安装时，可以利用检测元件检测通过分光槽分出去的光的光功率，由于入射光的总的光功率是已知的(光源输出的总光功率已知，或者对总光功率单独进行测定)，从而确定分出去的光的比例是否满足需求。
如果满足需求，便可对光链路上的相关元器件进行固定。
如果不满足需求，可通过调整入射光源与所述芯片的距离，从而调整分出去的光的比例。
入射光分出去的光的比例确定后，便可以利用剩余的光射入到所述芯片吸收层内进行光电转换，产生光电流，根据产生的光电流计算出剩余光的光功率，从而对入射光的光功率进行监控。可以认为，安装后的分光比已经确定，进入到芯片内产生光电流的部分光的光功率可以直接表征出光源光功率的变化率，若后续需要入射光的总光功率实时变化值，可以选择根据实施例中的光电流计算出的光功率按分光比例换算得出。
本发明还提供一种背入射式光电芯片的制备方法的实施例，包括：
请参考图5，在衬底8上依次生长缓冲层1、吸收层2和顶层5；在本实施例中，可采用金属有机化合物化学气相沉积(Metal-organic Chemical Vapor Deposition，MOCVD)法或其他本领域可选用工艺，在所述衬底8上依次生长所述缓冲层1、所述吸收层2和所述顶层5。
请参考图5，可选择采用生长介质膜工艺或其他本领域可选用工艺，在所述芯片的正面上生长钝化膜11，即所述钝化膜11位于所述顶层5与所述吸收层2相背的一表面。具体地，所述生长介质膜工艺为等离子体增强化学的气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)，所述钝化膜11为厚度大于5000A的二氧化硅(SiO2)或厚度大于2000A的氮化硅(Si3N4)。
请参考图6，采用光刻腐蚀工艺，在所述钝化膜11上光刻腐蚀形成光敏区窗口14。
请参考图7，从所述光敏区窗口14对所述芯片进行P型材料掺杂，形成光敏区6，并采用高温扩散工艺形成PN结；具体地，所述光敏区6形成于所述顶层5，所述光敏区6内端连接于所述吸收层2；对所述芯片进行P型材料掺杂采用扩散工艺，扩散源为磷化锌(Zn3P2)。
请参考图8，在所述芯片的正面制作第一电极7；具体地，采用电子束蒸发工艺制作所述第一电极7，所述第一电极7为钛铂金(TiPtAu)金属电极。
请参考图9，在所述芯片上开设出分光槽3，所述分光槽3向远离所述芯片背面的方向开口；所述分光槽3贯穿所述吸收层2，所述分光槽3内端位于所述缓冲层1；具体地，采用湿法腐蚀工艺或者干法刻蚀工艺腐蚀出所述分光槽3。
请参考图10，在所述分光槽3的内端生长透光增透膜13；具体地，采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)在所述芯片的正面生长增透膜，并进行光刻腐蚀，保留所述分光槽3内端的增透膜，形成所述透光增透膜13。
对所述芯片的背面进行减薄抛光。
请参考图11，在所述芯片的背面生长入光增透膜4；具体地，在所述芯片的背面生长增透膜，并光刻，形成所述入光增透膜4。
请参考图12，在所述芯片的背面制作第二电极9，并在所述第二电极9上开设用于设置所述入光增透膜4的第二电极通孔10；具体地，采用电子束蒸发工艺制作所述第二电极9，所述第二电极9为镍金(NiAu)金属电极，并光刻形成所述第二电极通孔10。
通过高温合金工艺降低所述芯片的接触电阻。
本发明提供的背入射式光电芯片设置了分光槽3，分光槽3贯穿芯片的吸收层2。当入射光从芯片背面一侧射入到芯片内时，一部分光从分光槽3内射出，这部分光通过分光槽未经过吸收层而无损穿过芯片，可继续进行高效率的光信号的传输。而另一部分光就会经过吸收层2而进行光电转换，产生光生载流子，从而对入射光的光功率进行有效监控。故使用本发明提供的背入射式光电芯片既能够分光，又能够对入射光的光功率进行监控。使用本发明提供的背入射式光电芯片的光路系统，无须使用光分路器及其他相应的元器件，从而减少了光路系统的结构、体积和成本，由于安装元器件少了，进而降低了操作难度。
本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连通”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接连通，也可以通过中间媒介间接连通，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种背入射式光电芯片，其特征在于：所述芯片上开设有分光槽，所述分光槽贯穿所述芯片的吸收层；
所述芯片的背面为入光侧；所述分光槽用于将入射光的一部分透射分出，入射光的另一部分光进入到所述吸收层内进行光电转换。
2.根据权利要求1所述的芯片，其特征在于：还包括顶层，所述顶层位于所述吸收层的正面的一侧；所述分光槽向远离所述芯片背面的方向开口并贯穿所述顶层，所述芯片的光敏区形成于所述顶层；所述光敏区内端连接于所述吸收层，所述光敏区外端连接至所述芯片的第一电极；所述光敏区对应所述吸收层内进行光电转换的区域；所述第一电极位于所述芯片的正面。
3.根据权利要求2所述的芯片，其特征在于：还包括衬底，所述衬底位于所述吸收层的背面的一侧；所述芯片的背面还设有第二电极，所述第二电极设于所述衬底背面侧的表面外。
4.根据权利要求3所述的芯片，其特征在于：所述衬底和所述吸收层之间还设有缓冲层，所述分光槽的内端位于所述缓冲层。
5.根据权利要求2所述的芯片，其特征在于：所述芯片的背面设有入光增透膜，以所述入光增透膜增加入射率，所述入光增透膜的面积大于所述分光槽沿平行于所述芯片表面的横截面积。
6.根据权利要求4所述的芯片，其特征在于：所述分光槽的内端设有透光增透膜，以所述透光增透膜增加出射透光率。
7.根据权利要求6所述的芯片，其特征在于：所述第一电极和所述光敏区沿平行于所述芯片表面的方向上的横截面均呈圆环形，所述分光槽和所述入光增透膜均呈圆形；
所述分光槽、所述第一电极、所述光敏区和所述入光增透膜均为同心圆，并且圆心对准误差小于20um；
所述分光槽的直径为50um～250um；
所述第一电极的内径不小于所述分光槽的直径，所述第一电极的外径大于所述分光槽的直径并为60um～1000um；
所述光敏区的内径不小于所述分光槽的直径，所述光敏区的外径不大于所述入光增透膜的直径。
8.根据权利要求1所述的芯片，其特征在于：所述分光槽贯穿所述芯片的部分或全部。
9.一种背入射式光电芯片的制备方法，其特征在于：包括：
形成包括吸收层的芯片；
在所述芯片上开设出分光槽，所述分光槽贯穿所述吸收层。
10.一种背入射式光电芯片的安装方法，所述背入射式光电芯片为如权利要求1-8任一项所述的背入射式光电芯片，其特征在于：包括；
将所述背入射式光电芯片相对光源进行预定位；
检测经所述分光槽透射出的分光光功率，以此校正预定位后的所述芯片的分光比；
若所述分光比符合预设值，则固定安装所述芯片和所述光源；
若所述分光比与预设值不符合，则通过调整所述光源与所述芯片之间的距离，以将所述分光比调整至预设值。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811587822.9A CN109801984B (zh) | 2018-12-25 | 2018-12-25 | 背入射式光电芯片、制备方法和安装方法 |
| EP19902041.3A EP3890033A4 (en) | 2018-12-25 | 2019-10-31 | PHOTOELECTRIC CHIP, MANUFACTURING METHOD AND INSTALLATION METHOD |
| PCT/CN2019/114636 WO2020134537A1 (zh) | 2018-12-25 | 2019-10-31 | 光电芯片、制备方法和安装方法 |
| JP2021537799A JP7296150B2 (ja) | 2018-12-25 | 2019-10-31 | 光電チップ、その製造方法及び実装方法 |
| US17/358,029 US11894471B2 (en) | 2018-12-25 | 2021-06-25 | Photoelectric chip, manufacturing method and installation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811587822.9A CN109801984B (zh) | 2018-12-25 | 2018-12-25 | 背入射式光电芯片、制备方法和安装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109801984A true CN109801984A (zh) | 2019-05-24 |
| CN109801984B CN109801984B (zh) | 2024-06-28 |
Family
ID=66557504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811587822.9A Active CN109801984B (zh) | 2018-12-25 | 2018-12-25 | 背入射式光电芯片、制备方法和安装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109801984B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020134537A1 (zh) * | 2018-12-25 | 2020-07-02 | 芯思杰技术(深圳)股份有限公司 | 光电芯片、制备方法和安装方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877492A (en) * | 1995-09-14 | 1999-03-02 | Nec Corporation | Contact type image sensor comprising a plurality of microlenses |
| JP2000150923A (ja) * | 1998-11-12 | 2000-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 裏面入射型受光装置およびその作製方法 |
| JP2001028451A (ja) * | 1999-05-12 | 2001-01-30 | Asahi Chem Ind Co Ltd | 光電素子及びその実装方法 |
| US20030106988A1 (en) * | 2001-12-06 | 2003-06-12 | John Severn | Optical beam sampling monitor |
| JP2004207344A (ja) * | 2002-12-24 | 2004-07-22 | Anritsu Corp | 裏面入射型受光素子 |
| JP2005259936A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体受光素子およびその製造方法 |
| EP3270423A1 (en) * | 2016-07-14 | 2018-01-17 | Semi Conductor Devices-an Elbit Systems-Rafael Partnership | A dual band photo-detector and a method thereof |
| CN209401635U (zh) * | 2018-12-25 | 2019-09-17 | 深圳市芯思杰智慧传感技术有限公司 | 背入射式光电芯片 |
-
2018
- 2018-12-25 CN CN201811587822.9A patent/CN109801984B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877492A (en) * | 1995-09-14 | 1999-03-02 | Nec Corporation | Contact type image sensor comprising a plurality of microlenses |
| JP2000150923A (ja) * | 1998-11-12 | 2000-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 裏面入射型受光装置およびその作製方法 |
| JP2001028451A (ja) * | 1999-05-12 | 2001-01-30 | Asahi Chem Ind Co Ltd | 光電素子及びその実装方法 |
| US20030106988A1 (en) * | 2001-12-06 | 2003-06-12 | John Severn | Optical beam sampling monitor |
| JP2004207344A (ja) * | 2002-12-24 | 2004-07-22 | Anritsu Corp | 裏面入射型受光素子 |
| JP2005259936A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体受光素子およびその製造方法 |
| EP3270423A1 (en) * | 2016-07-14 | 2018-01-17 | Semi Conductor Devices-an Elbit Systems-Rafael Partnership | A dual band photo-detector and a method thereof |
| CN209401635U (zh) * | 2018-12-25 | 2019-09-17 | 深圳市芯思杰智慧传感技术有限公司 | 背入射式光电芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020134537A1 (zh) * | 2018-12-25 | 2020-07-02 | 芯思杰技术(深圳)股份有限公司 | 光电芯片、制备方法和安装方法 |
| US11894471B2 (en) | 2018-12-25 | 2024-02-06 | Phograin Technology (shenzhen) Co., Ltd. | Photoelectric chip, manufacturing method and installation method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109801984B (zh) | 2024-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10386574B2 (en) | Integrated photonic device comprising hollowed silicon substrate-based LED and optical waveguide and manufacturing method thereof | |
| CN107104119A (zh) | 硅衬底悬空led直波导耦合集成光子器件及其制备方法 | |
| CN103456829B (zh) | 一种单片集成pon网络onu端光收发芯片及其制作方法 | |
| CN103367370A (zh) | 亚波长光栅反射增强型硅基宽光谱集成光探测器及其制备方法 | |
| CN106684198B (zh) | 基于亚波长光栅的谐振增强型紫外光探测器及制备方法 | |
| CN209401635U (zh) | 背入射式光电芯片 | |
| CN108447877A (zh) | 平面型光敏器件及其制作方法 | |
| CN109801984A (zh) | 背入射式光电芯片、制备方法和安装方法 | |
| CN109671795A (zh) | 背入射式阵列光电芯片及其制备方法 | |
| CN105185845A (zh) | 一种在P层和N层引入微结构硅的Si-PIN光电探测器及其制备方法 | |
| CN109801983A (zh) | 背入射式共面电极光电芯片及其制备方法 | |
| CN110061076A (zh) | 背入射式共面电极多单元芯片及其制备方法 | |
| CN209401637U (zh) | 正入射式多单元光电芯片及其封装结构 | |
| CN209401634U (zh) | 背入射式共面电极光电芯片 | |
| CN109659378A (zh) | 正入射式共面电极光电芯片及其制备方法 | |
| CN108333679A (zh) | 面向蓝光可见光通信的硅基GaN系光子芯片及制备方法 | |
| CN109860210A (zh) | 正入射共面电极阵列光电芯片及其制备方法 | |
| CN109659379A (zh) | 正入射式多单元光电芯片及其制备方法 | |
| CN109713091B (zh) | 一种采用高反膜提高GaN基集成波导的光耦合效率的方法 | |
| CN109801985A (zh) | 正入射式光电芯片及其制备方法 | |
| JP7296150B2 (ja) | 光電チップ、その製造方法及び実装方法 | |
| CN209401639U (zh) | 背入射式共面电极多单元芯片 | |
| CN102376815A (zh) | 硅光电二极管及其制造方法 | |
| CN109244152A (zh) | 一种短距离通信高速光电二极管芯片及其制作方法 | |
| JPH10242506A (ja) | 光学レンズ機能付き半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Core technology (Shenzhen) Co.,Ltd. Address before: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |