CN109801584A - 像素电路及其驱动方法、显示装置 - Google Patents

Abstract

本公开是关于一种像素电路及其驱动方法、显示装置，所述像素电路包括：第一输出模块，包括第一输出端和第二输出端，用于响应第一数据信号而选择第一输出端或所述第二输出端输出第二数据信号；第一选择控制模块，用于响应第一输出模块第一输出端输出的信号而输出第一选择控制信号；第二选择控制模块，用于响应第一输出模块第二输出端输出的信号而输出第二选择控制信号；第一选择模块，用于响应第一选择控制信号而选择输出第一电压信号或者第二电压信号至第一节点；第二选择模块，用于响应第二选择控制信号而选择输出第三电压信号或者第四电压信号至第二节点；第三选择模块，用于响应第一数据信号而选择输出第一节点或第二节点的电压信号。

Description

像素电路及其驱动方法、显示装置

技术领域

本公开涉及显示技术领域，具体而言，涉及一种像素电路及其驱动方法、显示装置。

背景技术

随着技术的发展和进步，越来越多的设备中需要设置显示装置，在某些应用场景中对于显示装置的功耗要求比较严格，比如，可穿戴显示终端。在显示装置中，降低刷新频率能够有效地降低工作功耗。

目前，可以通过在像素电路中增加像素内存储单元(MIP，Memory In Pixel)电路，对数据信号进行锁存，进而降低数据信号的刷新频率，但是相关技术中MIP电路只能输出两种电平信号，即每个亚像素只有两种灰阶电压，使得显示装置能够显示的色彩较少，导致显示画质较差。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种像素电路及其驱动方法、显示装置，进而解决相关技术中MIP电路只能输出两种电平信号，使得显示装置能够显示的色彩较少，导致显示画质较差的问题。

根据本公开的第一方面，提供一种像素电路，包括：

第一输出模块，包括第一输出端和第二输出端，用于响应第一数据信号而选择所述第一输出端或所述第二输出端输出第二数据信号；

第一选择控制模块，用于响应所述第一输出模块第一输出端输出的信号而输出第一选择控制信号；

第二选择控制模块，用于响应所述第一输出模块第二输出端输出的信号而输出第二选择控制信号；

第一选择模块，用于响应所述第一选择控制信号而选择输出第一电压信号或者第二电压信号至第一节点；

第二选择模块，用于响应所述第二选择控制信号而选择输出第三电压信号或者第四电压信号至第二节点；

第三选择模块，用于响应所述第一数据信号而选择输出第一节点或第二节点的电压信号。

根据本公开的一实施方式，所述像素电路还包括：

第一开关单元，用于响应第一扫描信号而导通以将所述第一数据信号传输至所述第一输出模块的控制端；

第一储能单元，连接于所述第一输出模块的控制端。

根据本公开的一实施方式，，所述第一开关单元包括：第一晶体管，第一端连接所述第一数据信号，第二端连接所述第一输出模块的控制端，控制端连接所述第一扫描信号。

根据本公开的一实施方式，所述第一输出模块包括：

第二开关单元，用于响应所述第一数据信号而导通以将所述第二数据信号传输至所述第一选择控制模块；

第三开关单元，用于响应所述第一数据信号而导通以将所述第二数据信号传输至所述第二选择控制模块。

根据本公开的一实施方式，所述第二开关单元包括：第二晶体管，第一端连接所述第二数据信号，第二端连接所述第一选择控制模块的第一端，控制端连接所述第一数据信号；

所述第三开关单元包括：第三晶体管，第一端连接所述第二数据信号，第二端连接所述第二选择控制模块的第一端，控制端连接所述第一数据信号；

其中，第二晶体管和第三晶体管的触发电平相反。

根据本公开的一实施方式，所述第一选择控制模块包括：

第一锁存单元，用于响应所述第一输出模块第一输出端输出的信号而输出第一控制信号和第二控制信号，其中，第一控制信号和第二控制信号的电平相反；

所述第一选择模块包括：

第四开关单元，用于响应所述第一控制信号而导通以将所述第一电压信号传输至第一节点；

第五开关单元，用于响应所述第二控制信号而导通以将所述第二电压信号传输至第一节点。

根据本公开的一实施方式，所述第四开关单元包括：第四晶体管，第一端连接所述第一电压信号，第二端连接所述第一节点，控制端连接所述第一控制信号；

所述第五开关单元包括：第五晶体管，第一端连接所述第二电压信号，第二端连接所述第一节点，控制端连接所述第二控制信号。

根据本公开的一实施方式，所述第二选择控制模块包括：

第二锁存单元，用于响应所述第一输出模块第一输出端输出的信号而输出第三控制信号和第四控制信号，其中，第三控制信号和第四控制信号的电平相反；

所述第二选择模块包括：

第六开关单元，用于响应所述第三控制信号而导通以将所述第三电压信号传输至第二节点；

第七开关单元，用于响应所述第四控制信号而导通以将所述第四电压信号传输至第二节点。

根据本公开的一实施方式，所述第六开关单元包括：第六晶体管，第一端连接所述第三电压信号，第二端连接所述第二节点，控制端连接第三控制信号；

所述第七开关单元包括：第七晶体管，第一端连接所述第四电压信号，第二端连接所述第二节点，控制端连接所述第四控制信号。

根据本公开的一实施方式，所述像素电路还包括：第三选择控制模块，用于响应所述第一数据信号而输出第三选择控制信号，所述第三选择控制信号用于控制所述第三选择模块。

根据本公开的一实施方式，所述第三选择控制模块包括：

第三锁存单元，用于响应所述第一数据信号而输出第三选择控制信号；

所述所述第二选择模块包括：

第八开关单元，用于响应所述第三选择控制信号而导通以将所述第一节点的信号传输至第三节点；

第九开关单元，用于响应所述第三选择控制信号而导通以将所述第二节点的信号传输至所述第三节点。

根据本公开的一实施方式，所述第八开关单元包括：第八晶体管，第一端连接所述第一节点，第二端连接所述第三节点，控制端连接所述第三选择控制信号；

所述第九开关单元包括：第九晶体管，第一端连接所述第二节点，第二端连接所述第三节点，控制端连接所述第三选择控制信号。

根据本公开的一实施方式，所述像素电路还包括：第十开关单元，用于响应第二扫描信号而导通以将第三节点的信号传输至第四节点。

根据本公开的一实施方式，所述像素电路还包括：第十一开关单元，用于响应第三扫描信号而导通以将数据信号传输至所述第四节点；

第二储能单元，连接于第三节点，用于存储所述数据信号。

根据本公开的一实施方式，所述第十开关单元包括：第十晶体管，第一端连接所述第三节点，第二端连接所述第四节点，控制端连接第二扫描信号；

所述第十一开关单元包括：第十一晶体管，第一端连接数据信号，第二端连接所述第四节点，控制端连接所述第三扫描信号。

根据本公开的一实施方式，所述像素电路还包括：

第三储能单元，连接于第一选择控模块的第一端和第二选择控制模块的第一端。

根据本公开的第二方面，提供一种像素电路的驱动方法，用于上述的像素电路，包括：

利用第一数据信号和第二数据信号，控制第一输出模块、第一选择控制模块、第一选择模块和第三选择模块，输出第一电压信号至第二节点；

利用第一数据信号和第二数据信号，控制第一输出模块、第一选择控制模块、第一选择模块和第三选择模块，输出第二电压信号至第二节点；

利用第一数据信号和第二数据信号，控制第一输出模块、第二选择控制模块、第二选择模块和第三选择模块，输出第三电压信号至第二节点；

利用第一数据信号和第二数据信号，控制第一输出模块、第二选择控制模块、第二选择模块和第三选择模块，输出第四电压信号至第二节点。

根据本公开的第三方面，提供一种显示装置，包括上述的像素电路。

本公开提供的像素电路，通过第一选择控制模块控制第一选择模块输出第一电压信号或者第二电压信号到第一节点，通过第二选择控制模块控制第二选择模块输出第三电压信号或者第四电压信号第二节点，通过第三选择模块控制输出第一节点或者第二节点的电压信号，实现像素电路输出四种电平，使得显示装置能够显示的色彩增多，提升显示品质。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。

图1为本公开示例性实施例提供的第一种像素电路的示意图；

图2为本公开示例性实施例提供的第二种像素电路的示意图；

图3为本公开示例性实施例提供的第三种像素电路的示意图；

图4为本公开示例性实施例提供的一种锁存单元的示意图；

图5为本公开示例性实施例提供的第一种像素电路的时序图；

图6为本公开示例性实施例提供的第一种像素电路的驱动方法流程图。

图中：

100、第一输出模块；200、第一选择控制模块；300、第二选择控制模块；400、第一选择模块；500、第二选择模块；600、第三选择控制模块；700、第三选择模块；800、第一开关单元；900、第一储能单元；1000、第十开关单元；1200、第十一开关单元；1300、第三储能单元。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

本公开示例性实施方式首先提供的一种像素电路，如图1所示，所述像素电路包括：第一输出模块100、第一选择控制模块200、第二选择控制模块300、第一选择模块400、第二选择模块500和第三选择模块700；

第一输出模块100包括第一输出端和第二输出端，用于响应第一数据信号Data1而选择所述第一输出端或所述第二输出端输出第二数据信号Data2；第一选择控制模块200用于响应所述第一输出模块100第一输出端输出的信号而输出第一选择控制信号CS1；第二选择控制模块300用于响应所述第一输出模块100第二输出端输出的信号而输出第二选择控制信号CS2；第一选择模块400用于响应所述第一选择控制信号CS1而选择输出第一电压信号VDD1或者第二电压信号VDD2至第一节点P1；第二选择模块500用于响应所述第二选择控制信号CS2而选择输出第三电压信号VDD3或者第四电压信号VDD4至第二节点P2；第三选择模块700用于响应所述第三选择控制信号CS3而选择输出第一节点P1或第二节点P2的电压信号。

本公开实施例提供的像素电路，通过第一选择控制模块200控制第一选择模块400输出第一电压信号VDD1或者第二电压信号VDD2到第一节点P1，通过第二选择控制模块300控制第二选择模块500输出第三电压信号VDD3或者第四电压信号VDD4第二节点P2，通过第三选择模块700控制输出第一节点P1或者第二节点P2的电压信号，实现像素电路输出四种电平，使得显示装置能够显示的色彩增多，提升显示品质。比如对于RGB三种颜色的像素单元，可以输出4×4×4＝64种灰阶。

在此基础上，如图2所示，所述像素电路还包括第一开关单元800和第一储能单元900，第一开关单元800用于响应第一扫描信号GAn而导通以将所述第一数据信号Data1传输至所述第一输出模块100的控制端；第一储能单元900连接于所述第一输出模块100的控制端。通过第一扫描信号GAn控制第一开关单元800将第一数据信号Data1写入第一存储单元，通过第一存储单元输出稳定的第一数据信号Data1，节省信号源，降低功耗。

进一步的，所述像素电路还包括第十开关单元1000、第十一开关单元1200和第二储能单元1100，第十开关单元1000用于响应第二扫描信号GBn而导通以将第三节点P3的信号传输至第四节点P4。第十一开关单元1200用于响应第三扫描信号GCn而导通以将数据信号传输至所述第四节点P4；第二储能单元1100连接于第三节点P3，用于存储所述数据信号。

本公开实施例提供的像素电路支持两种模式的工作方式：第一种低频工作方式，即通过MIP电路输出四个电压信号实现低频工作。第二种工作方式，通过第十一开关单元1200和第二储能单元1100实现像素电路正常频率的工作，在正常频率工作状态中，第三扫描信号GCn控制第十一开关单元1200导通将数据信号写入第二储能单元1100，进而控制像素电路的驱动晶体管。

进一步的，本公开实施例提供的像素电路还包括，第三选择控制模块600，用于响应所述第一数据信号Data1而输出第三选择控制信号CS3，第三选择控制信号CS3用于控制第三选择模块700。

需要说明的是，本公开实施例所提供的像素电路可以用于驱动LCD显示装置，也可以用于驱动OLED显示装置，本公开实施例对此不做具体限定。

进一步的，所述像素电路还包括第三储能单元1200，第三储能单元1200连接于第一选择控模块的第一端和第二选择控制模块300的第一端。工作时，第一输出模块100输出的信号被写入第三储能单元1200，通过第三储能单元1200，降低第一选择控制模块200和第二选择控制模块300的输入噪声。

第一输出模块100包括第二开关单元和第三开关单元，第二开关单元用于响应所述第一数据信号Data1而导通以将所述第二数据信号Data2传输至所述第一选择控制模块200；第三开关单元用于响应所述第一数据信号Data1而导通以将所述第二数据信号Data2传输至所述第二选择控制模块300。

所述第一选择控制模块200包括第一锁存单元，用于响应所述第一输出模块100第一输出端输出的信号而输出第一选择控制信号CS1，该第一选择控制信号CS1包括第一控制信号和第二控制信号，其中，第一控制信号和第二控制信号的电平相反，比如，第一控制信号为高电平，第二控制信号为低电平；

所述第一选择模块400包括第四开关单元和第五开关单元，第四开关单元用于响应所述第一控制信号而导通以将所述第一电压信号VDD1传输至第一节点P1；第五开关单元用于响应所述第二控制信号而导通以将所述第二电压信号VDD2传输至第一节点P1。

所述第二选择控制模块300包括第二锁存单元，用于响应所述第一输出模块100第一输出端输出的信号而输出第二选择控制信号CS2，该第二选择控制信号CS2包括第三控制信号和第四控制信号，其中，第三控制信号和第四控制信号的电平相反，比如，第三控制信号为高电平，第四控制信号为低电平；

所述第二选择模块500包括第六开关单元和第七开关单元，第六开关单元用于响应所述第三控制信号而导通以将所述第三电压信号VDD3传输至第二节点P2；第七开关单元用于响应所述第四控制信号而导通以将所述第四电压信号VDD4传输至第二节点P2。

所述第三选择控制模块600包括第三锁存单元，用于响应所述第一数据信号Data1而输出第三选择控制信号CS3；

所述所述第二选择模块500包括第八开关单元和第九开关单元，第八开关单元用于响应所述第三选择控制信号CS3而导通以将所述第一节点P1的信号传输至第三节点P3；第九开关单元用于响应所述第三选择控制信号CS3而导通以将所述第二节点P2的信号传输至所述第三节点P3。

其中，第一电压信号VDD1、第二电压信号VDD2、第三电压信号VDD3和第四电压信号VDD4的电压可以相同也可以不同，本公开实施例对此不做具体限定。

如图3所示，所述第一开关单元800包括第一晶体管T1，第一端连接所述第一数据信号Data1，第二端连接所述第一输出模块100的控制端，控制端连接所述第一扫描信号GAn。

所述第二开关单元包括第二晶体管T2，第一端连接所述第二数据信号Data2，第二端连接所述第一选择控制模块200的第一端，控制端连接所述第一数据信号Data1；

所述第三开关单元包括第三晶体管T3，第一端连接所述第二数据信号Data2，第二端连接所述第二选择控制模块300的第一端，控制端连接所述第一数据信号Data1；

其中，第二晶体管T2和第三晶体管T3的触发电平相反，比如，第二晶体管T2为N型晶体管，第三晶体管T3为P型晶体管。

所述第四开关单元包括第四晶体管T4，第一端连接所述第一电压信号VDD1，第二端连接所述第一节点P1，控制端连接所述第一控制信号；

所述第五开关单元包括第五晶体管T5，第一端连接所述第二电压信号VDD2，第二端连接所述第一节点P1，控制端连接所述第二控制信号。

所述第六开关单元包括第六晶体管T6，第一端连接所述第三电压信号VDD3，第二端连接所述第二节点P2，控制端连接第三控制信号；

所述第七开关单元包括第七晶体管T7，第一端连接所述第四电压信号VDD4，第二端连接所述第二节点P2，控制端连接所述第四控制信号。

所述第八开关单元包括第八晶体管T8，第一端连接所述第一节点P1，第二端连接所述第三节点P3，控制端连接所述第三选择控制信号CS3；

所述第九开关单元包括第九晶体管T9，第一端连接所述第二节点P2，第二端连接所述第三节点P3，控制端连接所述第三选择控制信号CS3；

其中，第八晶体管T8和第九晶体管T9的导通电平相反，比如，第八晶体管T8为N型晶体管，第九晶体管T9为P型晶体管。

所述第十开关单元1000包括第十晶体管T10，第一端连接所述第三节点P3，第二端连接所述第四节点P4，控制端连接第二扫描信号GBn；

所述第十一开关单元1200包括第十一晶体管T11，第一端连接数据信号，第二端连接所述第四节点P4，控制端连接所述第三扫描信号GCn。

如图4所示，本公开实施例提供的锁存单元包括第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第十五晶体管T15；第十二晶体管T12的第一端连接于第一电源信号，第二端连接于输入节点，控制端连接输出节点；第十三晶体管T13第一端连接于输入节点，第二端连接于第二电源信号，控制端连接于输出节点；第十四晶体管T14第一端连接于第一电源信号，第二端连接于输出节点，控制端连接于输入节点；第十五晶体管T15第一端连接于输出节点，第二端连接第二电源信号，控制端连接输入节点。锁存单元的第一端DU1连接于输入节点，第二端DU2连接于输出节点。

示例的，第十二晶体管T12和第十四晶体管T14可以是N型晶体管，第十三晶体管T13和第十五晶体管T15可以是P型晶体管，第一电源信号为低电平VGL，第二电源信号为高电平信号VGH，当输入节点输入高电平信号时，第一端DU1输出高电平信号，第二端DU2输出低电平信号，并保持；当输入节点输入低电平信号时，第一端DU1输出低电平信号，第二端DU2输出高电平信号，并保持。

下面结合图5所示的像素电路工作时序图，对上述的像素电路的工作过程进行详细说明。其中，以第三晶体管T3和第九晶体管T9为P型晶体管，其余晶体管为N型晶体管，锁存单元为图5所示的锁存单元，第一储能单元为电容C1，第二储能单元为电容C2，第一储能单元为电容C3为例进行说明。

在t1阶段，如图2-3所示，第一扫描信号GAn控制第一晶体管T1导通，将第一数据信号Data1高电平写入第一储能单元900，第二晶体管T2导通，第三晶体管T3关断，第二数据信号Data2通过第二晶体管T2传输至第一锁存单元的输入节点，第一锁存单元第一端输出高电平信号导通第四晶体管T4，将第一电压信号VDD1传输至第一节点P1，第一锁存单元第二端输出低电平信号关断第五晶体管T5，第三锁存单元输入节点输入高电平，第一端输出高电平，第八晶体管T8导通，第九晶体管T9关断，第一电压信号VDD1被传输至第三节点P3。

在t2阶段，第二扫描信号GBn控制第十晶体管T10导通，第一电压信号VDD1被传输至第四节点P4。

在t3阶段，第一扫描信号GAn控制第一晶体管T1导通，将第一数据信号Data1高电平写入第一储能单元900，第二晶体管T2导通，第三晶体管T3关断，第二数据信号Data2通过第二晶体管T2传输至第一锁存单元的输入节点，第一锁存单元第一端输出低电平信号关断第四晶体管T4，第一锁存单元第二端输出高电平信号导通第五晶体管T5，将第二电压信号VDD2传输至第一节点P1，第三锁存单元输入节点输入高电平，第一端输出高电平，第八晶体管T8导通，第九晶体管T9关断，第二电压信号VDD2被传输至第三节点P3。

在t4阶段，第二扫描信号GBn控制第十晶体管T10导通，第二电压信号VDD2被传输至第四节点P4。

在t5阶段，第一扫描信号GAn控制第一晶体管T1导通，将第一数据信号Data1低电平写入第一储能单元900，第二晶体管T2关断，第三晶体管T3导通，第二数据信号Data2通过第二晶体管T2传输至第二锁存单元的输入节点，第二锁存单元第一端输出高电平信号导通第六晶体管T6，第二锁存单元第二端输出低电平信号关断第七晶体管T7，将第三电压信号VDD3传输至第二节点P2，第三锁存单元输入节点输入低电平，第一端输出低电平，第八晶体管T8关断，第九晶体管T9导通，第三电压信号VDD3被传输至第三节点P3。

在t6阶段，第二扫描信号GBn控制第十晶体管T10导通，第三电压信号VDD3被传输至第四节点P4。

在t7阶段，第一扫描信号GAn控制第一晶体管T1导通，将第一数据信号Data1低电平写入第一储能单元900，第二晶体管T2关断，第三晶体管T3导通，第二数据信号Data2通过第二晶体管T2传输至第一锁存单元的输入节点，第二锁存单元第一端输出低电平信号关断第六晶体管T6，第二锁存单元第二端输出高电平信号导通第七晶体管T7，将第四电压信号VDD4传输至第二节点P2，第三锁存单元输入节点输入低电平，第一端输出低电平，第八晶体管T8关断，第九晶体管T9导通，第四电压信号VDD4被传输至第三节点P3。

在t8阶段，第二扫描信号GBn控制第十晶体管T10导通，第四电压信号VDD4被传输至第四节点P4。

其中，t1-t8阶段为低频工作状态，当像素电路以正常频率工作时，其工作状态如下：

在t9阶段，利用第三扫描信号GCn导通第十一晶体管T11，将数据信号Data写入第二储能单元1100；

在t10阶段，利用第二储能单元1100内存储的数据信号Data，驱动驱动晶体管。

其中，在各个时间段电路中各节点电平状态如表1所示。

表1各节点电平状态表

表中，H代表高电平，L代表低电平，--代表信号不确定或者无信号。

需要说明的是：在上述具体的实施例中，晶体管为N型晶体管或P型晶体管；每个晶体管均具有一控制端、第一端和第二端。具体的，各个晶体管的控制端可以为栅极、第一端可以为源极、第二端可以为漏极；或者，各个晶体管的控制端可以为栅极、第一端可以为漏极、第二端可以为源极。此外，各个晶体管还可以为增强型晶体管或者耗尽型晶体管，本示例实施方式对此不作具体限定。当然，本公开所提供的像素驱动电路也可以改为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路等，并不局限于本实施例中所提供的像素驱动电路，这里不再赘述。

应当注意，尽管在上文详细描述中提及了像素电路的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本公开示例性实施方式还提供了一种像素电路的驱动方法，如图6所示，该像素电路的驱动方法包括：

步骤S110，利用第一数据信号Data1和第二数据信号Data2，控制第一输出模块100、第一选择控制模块200、第一选择模块400、第三选择控制模块600和第三选择模块700，输出第一电压信号VDD1至第二节点P2；

步骤S130，利用第一数据信号Data1和第二数据信号Data2，控制第一输出模块100、第一选择控制模块200、第一选择模块400、第三选择控制模块600和第三选择模块700，输出第二电压信号VDD2至第二节点P2；

步骤S150，利用第一数据信号Data1和第二数据信号Data2，控制第一输出模块100、第二选择控制模块300、第二选择模块500、第三选择控制模块600和第三选择模块700，输出第三电压信号VDD3至第二节点P2；

步骤S170，利用第一数据信号Data1和第二数据信号Data2，控制第一输出模块100、第二选择控制模块300、第二选择模块500、第三选择控制模块600和第三选择模块700，输出第四电压信号VDD4至第二节点P2。

本公开实施例提供的像素电路的驱动方法，通过第一选择控制模块200控制第一选择模块400输出第一电压信号VDD1或者第二电压信号VDD2到第一节点P1，通过第二选择控制模块300控制第二选择模块500输出第三电压信号VDD3或者第四电压信号VDD4第二节点P2，通过第三选择控制模块600控制输出第一节点P1或者第二节点P2的电压信号，实现像素电路输出四种电平，使得显示装置能够显示的色彩增多，提升显示品质。

上述中像素电路的驱动方法的各步骤的具体细节已经在对应的像素电路中进行了详细的描述，因此此处不再赘述。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本公开示例性实施方式还一种显示装置，包括上述的像素电路。当然在实际应用中，该显示装置还包括时序控制器、阵列基板和玻璃盖板等其他组件，因其均为现有技术，本公开实施例在此不复赘述，其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施例、完全的软件实施例(包括固件、微代码等)，或硬件和软件方面结合的实施例，这里可以统称为“电路”、“模块”或“系统”。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (18)

1.一种像素电路，其特征在于，所述像素电路包括：

第一输出模块，包括第一输出端和第二输出端，用于响应第一数据信号而选择所述第一输出端或所述第二输出端输出第二数据信号；

第一选择控制模块，用于响应所述第一输出模块第一输出端输出的信号而输出第一选择控制信号；

第二选择控制模块，用于响应所述第一输出模块第二输出端输出的信号而输出第二选择控制信号；

第一选择模块，用于响应所述第一选择控制信号而选择输出第一电压信号或者第二电压信号至第一节点；

第二选择模块，用于响应所述第二选择控制信号而选择输出第三电压信号或者第四电压信号至第二节点；

第三选择模块，用于响应所述第一数据信号而选择输出第一节点或第二节点的电压信号。

2.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第一开关单元，用于响应第一扫描信号而导通以将所述第一数据信号传输至所述第一输出模块的控制端；

第一储能单元，连接于所述第一输出模块的控制端。

3.如权利要求2所述的像素电路，其特征在于，所述第一开关单元包括：第一晶体管，第一端连接所述第一数据信号，第二端连接所述第一输出模块的控制端，控制端连接所述第一扫描信号。

4.如权利要求1所述的像素电路，其特征在于，所述第一输出模块包括：

第二开关单元，用于响应所述第一数据信号而导通以将所述第二数据信号传输至所述第一选择控制模块；

第三开关单元，用于响应所述第一数据信号而导通以将所述第二数据信号传输至所述第二选择控制模块。

5.如权利要求4所述的像素电路，其特征在于，所述第二开关单元包括：第二晶体管，第一端连接所述第二数据信号，第二端连接所述第一选择控制模块的第一端，控制端连接所述第一数据信号；

所述第三开关单元包括：第三晶体管，第一端连接所述第二数据信号，第二端连接所述第二选择控制模块的第一端，控制端连接所述第一数据信号；

其中，第二晶体管和第三晶体管的触发电平相反。

6.如权利要求1所述的像素电路，其特征在于，所述第一选择控制模块包括：

第一锁存单元，用于响应所述第一输出模块第一输出端输出的信号而输出第一控制信号和第二控制信号，其中，第一控制信号和第二控制信号的电平相反；

所述第一选择模块包括：

第四开关单元，用于响应所述第一控制信号而导通以将所述第一电压信号传输至第一节点；

第五开关单元，用于响应所述第二控制信号而导通以将所述第二电压信号传输至第一节点。

7.如权利要求6所述的像素电路，其特征在于，所述第四开关单元包括：第四晶体管，第一端连接所述第一电压信号，第二端连接所述第一节点，控制端连接所述第一控制信号；

所述第五开关单元包括：第五晶体管，第一端连接所述第二电压信号，第二端连接所述第一节点，控制端连接所述第二控制信号。

8.如权利要求1所述的像素电路，其特征在于，所述第二选择控制模块包括：

第二锁存单元，用于响应所述第一输出模块第一输出端输出的信号而输出第三控制信号和第四控制信号，其中，第三控制信号和第四控制信号的电平相反；

所述第二选择模块包括：

第六开关单元，用于响应所述第三控制信号而导通以将所述第三电压信号传输至第二节点；

第七开关单元，用于响应所述第四控制信号而导通以将所述第四电压信号传输至第二节点。

9.如权利要求8所述的像素电路，其特征在于，所述第六开关单元包括：第六晶体管，第一端连接所述第三电压信号，第二端连接所述第二节点，控制端连接第三控制信号；

所述第七开关单元包括：第七晶体管，第一端连接所述第四电压信号，第二端连接所述第二节点，控制端连接所述第四控制信号。

10.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第三选择控制模块，用于响应所述第一数据信号而输出第三选择控制信号，所述第三选择控制信号用于控制所述第三选择模块。

11.如权利要求10所述的像素电路，其特征在于，所述第三选择控制模块包括：

第三锁存单元，用于响应所述第一数据信号而输出第三选择控制信号；

所述所述第二选择模块包括：

第八开关单元，用于响应所述第三选择控制信号而导通以将所述第一节点的信号传输至第三节点；

第九开关单元，用于响应所述第三选择控制信号而导通以将所述第二节点的信号传输至所述第三节点。

12.如权利要求11所述的像素电路，其特征在于，所述第八开关单元包括：第八晶体管，第一端连接所述第一节点，第二端连接所述第三节点，控制端连接所述第三选择控制信号；

所述第九开关单元包括：第九晶体管，第一端连接所述第二节点，第二端连接所述第三节点，控制端连接所述第三选择控制信号。

13.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第十开关单元，用于响应第二扫描信号而导通以将第三节点的信号传输至第四节点。

14.如权利要求13所述的像素电路，其特征在于，所述像素电路还包括：第十一开关单元，用于响应第三扫描信号而导通以将数据信号传输至所述第四节点；

第二储能单元，连接于第三节点，用于存储所述数据信号。

15.如权利要求14所述的像素电路，其特征在于，所述第十开关单元包括：第十晶体管，第一端连接所述第三节点，第二端连接所述第四节点，控制端连接第二扫描信号；

所述第十一开关单元包括：第十一晶体管，第一端连接数据信号，第二端连接所述第四节点，控制端连接所述第三扫描信号。

16.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第三储能单元，连接于第一选择控模块的第一端和第二选择控制模块的第一端。

17.一种像素电路的驱动方法，其特征在于，用于权利要求1-16任一项所述的像素电路，包括：

利用第一数据信号和第二数据信号，控制第一输出模块、第一选择控制模块、第一选择模块和第三选择模块，输出第一电压信号至第二节点；

利用第一数据信号和第二数据信号，控制第一输出模块、第一选择控制模块、第一选择模块和第三选择模块，输出第二电压信号至第二节点；

利用第一数据信号和第二数据信号，控制第一输出模块、第二选择控制模块、第二选择模块和第三选择模块，输出第三电压信号至第二节点；

利用第一数据信号和第二数据信号，控制第一输出模块、第二选择控制模块、第二选择模块和第三选择模块，输出第四电压信号至第二节点。

18.一种显示装置，其特征在于，包括权利要求1-16任一所述的像素电路。