CN109787597B - 负载开关栅极保护电路 - Google Patents

Abstract

本公开涉及负载开关栅极保护电路。栅极保护电路系统保护诸如MOSFET之类的晶体管不受可以永久损坏晶体管的栅极氧化物层的大的栅极至源极电压差的影响。源极电压检测器基于晶体管的源极电压选择性地启用栅极保护电路系统。栅极保护电路在没有任何齐纳二极管的情况下实现。晶体管可以是被选择性地控制以向负载施加电源电压的负载开关。

Description

负载开关栅极保护电路

技术领域

本发明总体上涉及数字电路，并且更具体地涉及用于保护在诸如负载开关之类的应用中使用的诸如MOSFET的晶体管免于过电压状况的电路系统。

背景技术

图1是用于控制对负载120施加电源电压Vsupply的包括负载开关驱动器110的常规负载开关电路100的示意性电路图。负载开关电路100还包括用作电源电压Vsupply和负载120之间的可控负载开关的n型MOSFET(金属-氧化物半导体场效应晶体管)MN1。负载开关驱动器110具有接收开关控制信号108的输入和连接到负载开关MN1的栅极的输出112。当MN1要被接通时，开关控制信号108被激活以使得负载开关驱动器110在其输出112处向MN1的栅极提供足够高的输出电压。当MN1要被关断时，开关控制信号108被去激活，以使得负载开关驱动器110在其输出112处向MN1的栅极提供足够低的输出电压。

在一些应用中，实现具有相对薄的栅极氧化物层的负载开关MN1以使得MN1具有相对低的阈值电压是有利的。例如，在一些高电压应用中，MN1需要具有超低接通电阻以用于大负载能力。制造这种器件的最有效和最容易的方法是通过减小栅极氧化物层的厚度来获得较低的阈值电压。不幸的是，如果栅极至源极电压差Vgs(即，MN1的栅极和源极处的电压电平之间的差值的大小)变得太高，例如，当MN1最初被关断时，则栅极氧化物层可能由于静电击穿而遭受永久性损坏。当栅极电压足够大于源极电压时或当源极电压足够大于栅极电压时，栅极氧化物层可能遭受永久性损坏。为了避免这种损坏，已知增加保护电路系统以使Vgs保持在MN1的击穿电压以下。

图2是用于控制对负载220施加电源电压Vsupply的包括负载开关驱动器210和负载开关MN1的常规负载开关电路200的示意性电路图，其中负载开关电路200还具有栅极保护电路系统230。除了增加了栅极保护电路系统230之外，负载开关电路200与图1的负载开关电路100相同。栅极保护电路系统230包含背靠背串联连接在负载开关MN1的源极端子和栅极端子之间的两个齐纳二极管Z1和Z2。

当负载开关驱动器210被控制以将MN1的栅极电压驱动为高时，为了接通负载开关MN1，MN1的源极电压也被驱动为高(即，接近Vsupply)。当MN1要被关断时，负载开关驱动器210被控制以将MN1的栅极电压驱动为低。在某些情况下，诸如当负载220是高电容性时，MN1的源极电压可以在相对长的持续时间内保持相对高。在这种情况下，齐纳二极管Z1和Z2通过防止栅极电压下降太快来限制MN1的栅极至源极电压差Vgs，这允许源极电压降低的时间，同时保持Vgs在击穿电压以下。

代替两个背靠背的齐纳二极管Z1和Z2，其它已知的栅极保护电路具有背靠背配置在负载开关的栅极端子和源极端子之间的两个齐纳二极管中的一个和非齐纳二极管(取代Z1或Z2，取决于特定的实现)。

然而，在一些集成电路(IC)工艺技术中，齐纳二极管需要一个或多个额外的掩模层，这增加了成本。此外，一些IC工艺设计库甚至不支持齐纳二极管。因此，具有不需要任何齐纳二极管的栅极保护电路将是有利的。

附图说明

根据下面的详细描述、所附权利要求和附图，本发明的实施例将变得更加明显，在附图中相同的附图标记标识相似或相同的元件。

图1是用于控制对负载施加电源电压的常规负载开关电路的示意性电路图；

图2是用于控制对负载施加电源电压的常规负载开关电路的示意性电路图，其中负载开关电路具有常规的栅极保护电路系统；

图3是用于控制对负载施加电源电压的负载开关电路的实施例的示意性电路图，其中负载开关电路具有不包括任何齐纳二极管的栅极保护电路系统；和

图4和5是用于控制对负载施加电源电压Vsupply的负载开关电路的替换实施例的示意性电路图，其中每个负载开关电路具有不包括任何齐纳二极管的栅极保护电路系统。

具体实施方式

本文公开了本发明的详细说明性实施例。然而，这里公开的具体结构和功能细节仅仅是代表性的以用于描述本发明的示例性实施例的目的。本发明可以以许多替换形式来实施，并且不应该被解释为仅限于在此阐述的实施例。此外，这里使用的术语仅用于描述特定实施例的目的，而不意在限制本发明的示例实施例。

如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。还将理解的是，术语“包含”、“包含有”、“包括”和/或“包括有”指明所述特征、步骤或组件的存在，但不排除存在或添加一个或更多的其它特征、步骤或组件。还应该注意的是，在一些替换实施方式中，所指出的功能/动作可以不按照附图中指出的顺序发生。例如，取决于所涉及的功能/动作，连续示出的两个图实际上可以基本上同时执行，或者有时可以以相反的顺序执行。

在一个实施例中，本发明是一种负载开关电路，包括主晶体管、接通电路、栅极保护电路系统和源极电压检测器。接通电路具有被配置为接收控制信号的输入以及被连接到主晶体管的栅极的输出。栅极保护电路系统连接在主晶体管的栅极端子和源极端子之间。栅极保护电路系统被配置为限制主晶体管的栅极至源极电压差。源极电压检测器具有连接到主晶体管的源极的输入以及连接到栅极保护电路系统的输出。源极电压检测器基于主晶体管的源极处的电压电平来禁用栅极保护电路系统。

现在参照图3，示出了用于控制对负载320施加电源电压Vsupply的包括负载开关MN1和接通电路310的负载开关电路300的实施例的示意性电路图，其中负载320具有有效电阻RL和有效电容CL。负载开关电路300还具有不包括任何齐纳二极管的栅极保护电路系统330。

负载开关MN1由接通电路310控制，这选择地将Vsupply施加到负载320。接通电路310可以是MOSFET驱动器(如图1和2中的)、电荷泵，或用于选择性地控制施加到MN1的栅极的电压的任何其它合适的电路系统。

负载开关电路300还包括可以是n型MOSFET的下拉晶体管MN2、下拉驱动器340以及源极电压检测器350。栅极保护电路系统330包括可以是n型MOSFET的上拉晶体管M1、也可以是n型MOSFET的禁用晶体管MN3、电阻器R1和二极管D3。源极电压检测器350包括由电阻器R2和R3形成的分压器352以及比较器354。

在负载开关MN1首先接通之前，(i)施加到接通电路310的开关控制信号308确保施加到MN1的栅极的输出电压312是低的，使得MN1断开，(ii)施加到下拉驱动器340的下拉控制信号338(即，关断信号)确保施加到下拉晶体管MN2的栅极的下拉驱动器340的输出电压342为高，以使MN2导通以确保MN1的栅极为低，以及(iii)输出电压VOUT为低(例如，地电平)，使得由分压器352生成的反馈电压Vfb小于参考电压Vref，以使得下拉驱动器(即，比较器354)的输出电压356为高并且禁用晶体管MN3导通。当VOUT为低且MN3导通时，上拉晶体管M1的栅极将为低，使得M1断开。注意，接通电路310可以具有其自己的放电电路，放电电路确保接通电路输出电压312是低的。

当负载开关MN1要被接通时，开关控制信号308被提供给接通电路310，以将足够高的输出电压312施加到MN1的栅极端子以将MN1接通。施加到下拉驱动器340的下拉控制信号338保持施加到下拉晶体管MN2的栅极端子的足够低的输出电压342以保持MN2断开。

在负载开关MN1接通时，输出电压VOUT朝向Vsupply上升，结果反馈电压Vfb也上升。选择R2和R3的电阻，使得随着VOUT接近Vsupply在适当电压电平处，反馈电压Vfb超过参考电压Vref，这导致比较器354将其输出电压356驱动为低，从而关断禁用晶体管MN3。在MN3断开并且VOUT上升时，上拉晶体管M1的栅极处的电压也将上升，从而使M1接通。

在负载开关MN1导通时，负载开关电路300的稳态状况将使下拉晶体管MN2和禁用晶体管MN3断开。上拉晶体管M1的状态将取决于输出电压VOUT。如果输出电压VOUT足够高，则M1将导通。如果输出电压VOUT足够低，则M1将断开。

当负载开关MN1要被关断时，施加开关控制信号308以使得接通电路310将足够低的输出电压312施加到负载开关MN1的栅极端子。同时，施加适当的下拉控制信号338以使下拉驱动器340将足够高的输出电压342施加到下拉晶体管MN2的栅极端子，以接通MN2以便帮助将MN1的栅极端子朝地排出。

在负载320具有足够大的电容CL时，输出电压VOUT将朝向地面缓慢减小。在上拉晶体管M1仍然导通时，M1和二极管D3的组合防止负载开关MN1的栅极处的电压电平下降太快，从而将MN1的栅极至源极电压差Vgs钳位在MN1的击穿电压以下并且从而防止对MN1的栅极氧化物层的永久性损坏。

随着输出电压VOUT持续下降，在一定的电压电平下，反馈电压Vfb将下降到参考电压Vref以下，并且比较器354将再次将其输出电压356驱动为高，从而使禁用晶体管MN3返回导通，这将使上拉晶体管M1的栅极端子驱动为低，从而关断M1，并通过将VOUT与MN1的栅极端子隔离来禁用栅极保护电路系统330，以避免可能的反向漏电路径。设计出现这种情况的输出电压VOUT的电平(通过适当选择R2和R3的电阻)，以确保MN1的Vgs将在MN1的击穿电压以下。

在负载开关MN1断开时，负载开关电路300的稳态状况将再次使得上拉晶体管M1断开，并且下拉晶体管MN2和禁用晶体管MN3导通。

尽管负载开关电路300已经被描述为具有下拉晶体管MN2和下拉驱动器340，但是本领域技术人员将会理解，它们是本发明的负载开关电路的可选组件。

注意，上拉晶体管M1和二极管D3的位置可以被交换，使得D3的阴极连接到M1的漏极端子。在那种情况下，由于MN1的栅极电压可以高于VOUT，所以必须小心由于M1的栅极和M1的源极之间的大的电压差而引起M1的栅极氧化物层的安全性。

在一些替换实施方式中，只要还对设计进行任何必要的对应改变，则可以使用p型器件代替n型器件来实现晶体管中的一个或多个。

图4是用于控制对负载施加电源电压Vsupply的负载开关电路400的替换实施例的示意性电路图。负载开关电路400具有不包括任何齐纳二极管的栅极保护电路系统。除了代替图3的基于电阻器的分压器352，反馈电压Vfb由使用在VOUT和地之间串联(背靠背)连接的多个二极管D4、D5、...、Dn实现的分压器452生成之外，负载开关电路400与图3的负载开关电路300相同。本领域的技术人员将会理解，存在生成反馈电压Vfb的其它方式，包括但不限于二极管连接的晶体管。

图5是用于控制对负载施加电源电压Vsupply的负载开关电路500的另一个实施例的示意性电路图。负载开关电路500具有不包括任何齐纳二极管的栅极保护电路系统530。除了栅极保护电路系统530还包括在VOUT、上拉晶体管M1的栅极以及电阻器R1与MN3的漏极之间的节点之间的稳定电容Cs之外，负载开关电路500与图3的负载开关电路300相同。

当负载开关MN1在负载开关电路500中关断时，稳定电容Cs帮助稳定上拉晶体管M1的栅极端子接近输出电压电平VOUT，从而帮助保持M1完全接通以将MN1的栅极端子处的电压电平保持为足够接近MN1的源极端子处的电压电平。这对于具有大负载电容CL的电路特别有用。

尽管在保护用作负载开关的MOSFET的情况下描述了本发明，但是本领域技术人员将理解，可以实现本发明以保护在除了负载开关之外的应用中使用的MOSFET以及在相同或其它应用中的其它类型的晶体管。对于其它应用，晶体管漏极可以但不一定连接到电源和/或晶体管源极可以但不一定连接到负载。上拉晶体管、下拉晶体管和禁用晶体管优选为n型器件，并且主晶体管为MOSFET。

除非另有明确说明，否则每个数值和范围应被解释为近似的，就好像词语“约”或“近似”在该值或范围之前。

为了描述的目的，术语“耦合”、“耦合到”、“被耦合”、“连接”、“连接到”或“被连接”指的是其中允许能量在两个或更多元件之间转移的本领域已知的或随后开发的任何方式，并且可以设想一个或多个附加元件的插入，尽管不是必需的。相反，术语“直接耦合”、“直接连接”等意味着不存在这样的附加元件。

信号和对应的端子、节点、端口或路径可以以相同的名称来引用并且为了本文的目的可以互换。

如在本说明书和权利要求书中所使用的，术语“沟道节点”一般指MOS晶体管(也被称为MOSFET)的源极或漏极，术语“沟道”指的是通过源极和漏极之间的器件的路径，术语“控制节点”通常指的是MOSFET的栅极。类似地，如在权利要求中所使用的，术语“源极”、“漏极”和“栅极”应该被理解为分别指的是MOSFET的源极、漏极和栅极，或者如果使用双极晶体管技术来实现本发明的实施例，则指的是双极器件的发射极、集电极和基极。此外，术语“源极”、“漏极”和“栅极”与术语“源极端子”、“漏极端子”和“栅极端子”可互换使用。

将进一步理解的是，为了解释本发明的实施例而已经描述和示出的部分的细节、材料和布置可以由本领域技术人员在不脱离由以下权利要求所包含的本发明的实施例的情况下做出各种改变。

在包括任何权利要求的本说明书中，术语“每个”可以用于指代多个先前记载的元件或步骤的一个或多个指定的特性。当与开放式术语“包含有”一起使用时，术语“每个”的引用不排除附加的未列举的元件或步骤。因此，可以理解的是，装置可以具有附加的未列举的元件，并且方法可以具有附加的未列举的步骤，其中附加的未列举的元件或步骤不具有一个或多个指定的特性。

这里对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性可以被包括在本发明的至少一个实施例中。在说明书的各个地方出现的短语“在一个实施例中”不一定都指的是相同的实施例，也不是必须与其它实施例相互排斥的单独的或替换的实施例。这同样适用于术语“实施方式”。

Claims (9)

1.一种负载开关电路，包括：

主晶体管，具有栅极端子、漏极端子和源极端子；

接通电路，具有被配置为接收控制信号的输入和连接到所述主晶体管的栅极端子的输出；

栅极保护电路系统，连接在所述主晶体管的栅极端子和源极端子之间，其中所述栅极保护电路系统限制所述主晶体管的栅极至源极电压差；以及

源极电压检测器，具有连接到所述主晶体管的源极端子的输入和连接到所述栅极保护电路系统的输出，其中所述源极电压检测器基于所述主晶体管的源极端子处的电压电平来禁用所述栅极保护电路系统；

其中所述栅极保护电路系统包括：

上拉晶体管，具有连接到所述主晶体管的源极端子的漏极端子；

二极管，连接在所述上拉晶体管的源极端子和所述主晶体管的栅极端子之间；

禁用晶体管，具有连接到所述源极电压检测器的输出的栅极端子、连接到地的源极端子和连接到所述上拉晶体管的栅极端子的漏极端子；以及

第一电阻器，连接在所述主晶体管的源极端子与所述上拉晶体管的栅极端子和所述禁用晶体管的漏极端子之间的节点之间。

2.根据权利要求1所述的负载开关电路，还包括：

下拉晶体管，具有连接到所述主晶体管的栅极端子的漏极、连接到地的源极端子以及栅极端子；以及

下拉驱动器，具有被配置为接收下拉控制信号的输入以及连接到所述下拉晶体管的栅极端子的输出，其中，所述下拉驱动器基于所述下拉控制信号来控制所述下拉晶体管。

3.根据权利要求2所述的负载开关电路，其中，所述下拉晶体管是n型器件。

4.根据权利要求1所述的负载开关电路，其中所述栅极保护电路系统还包括在所述主晶体管的源极端子和所述上拉晶体管的栅极端子之间与所述第一电阻器并联连接的稳定电容。

5.根据权利要求1所述的负载开关电路，其中所述源极电压检测器包括比较器，所述比较器被配置为基于所述主晶体管的源极端子处的电压电平来将参考电压与反馈电压进行比较。

6.根据权利要求5所述的负载开关电路，其中所述源极电压检测器还包括分压器，所述分压器连接在所述主晶体管的源极端子和地之间并被配置用于生成所述反馈电压。

7.根据权利要求6所述的负载开关电路，其中所述分压器包括串联连接的至少两个电阻器。

8.根据权利要求6所述的负载开关电路，其中所述分压器包括串联连接的至少两个二极管。

9.根据权利要求1所述的负载开关电路，其中该负载开关电路是在没有任何齐纳二极管的情况下实现的。