CN109785788A - 电平处理电路、栅极驱动电路及显示装置 - Google Patents

Abstract

一种电平处理电路、栅极驱动电路以及显示装置。电平处理电路包括电平转换电路、控制电路、开关电路以及自举电路。电平转换电路被配置为将接收的信号转换为驱动电平信号并提供至第一节点；控制电路包括检测电路，控制电路被配置为根据检测电路检测的信号，输出检测控制信号至第二节点；开关电路被配置为响应于第一检测控制信号，将第一节点与第三节点导通；自举电路被配置为响应于第一检测控制信号，将驱动电平信号放大后输出至输出端。本公开实施例提供的电平处理电路可以使显示装置内子像素中残余的电荷更快的释放，从而防止极限功率序列横纹的出现。

Description

电平处理电路、栅极驱动电路及显示装置

技术领域

本公开至少一个实施例涉及一种电平处理电路、栅极驱动电路以及显示装置。

背景技术

在显示装置关机时，需要将像素内的电荷进行释放，以避免由于电荷长期存在而产生残像、闪烁等问题。一般可以通过将像素电路包括的薄膜晶体管充分开启以充分释放像素内残留的电荷，从而避免出现关机残影现象。

发明内容

本公开的至少一实施例提供一种电平处理电路，包括：电平转换电路，与第一节点连接，且被配置为将接收的信号转换为驱动电平信号并提供至所述第一节点；控制电路，包括检测电路，所述控制电路与第二节点连接，且被配置为根据所述检测电路检测的信号，输出检测控制信号至所述第二节点，其中，所述检测控制信号包括第一检测控制信号和第二检测控制信号；开关电路，与所述第一节点、所述第二节点、第三节点以及输出端连接，且被配置为响应于所述第一检测控制信号，将所述第一节点与所述第三节点导通；以及自举电路，与所述第二节点、所述第三节点以及所述输出端连接，且被配置为响应于所述第一检测控制信号，将所述驱动电平信号放大后输出至所述输出端。

例如，所述开关电路还被配置为响应于所述第二检测控制信号，将所述第一节点与所述输出端导通。

例如，所述检测电路包括：温度检测子电路和工作电压检测子电路，所述温度检测子电路被配置为检测环境温度并根据所述环境温度输出温度检测信号，所述工作电压检测子电路被配置为根据输入至所述电平处理电路的工作电压输出电压检测信号。

例如，所述控制电路还包括运算电路，所述运算电路的第一端接收所述电压检测信号，所述运算电路的第二端接收所述温度检测信号，所述运算电路的第三端与所述第二节点连接以输出所述检测控制信号至所述第二节点，所述运算电路被配置为在所述工作电压低于预设电压，且所述环境温度低于预设温度时，输出所述第一检测控制信号；所述控制电路被配置为在所述工作电压高于所述预设电压，和/或所述环境温度高于所述预设温度时，输出所述第二检测控制信号。

例如，所述自举电路包括自举电容和单向导通电路，所述单向导通电路的输入端与第一电压源连接，所述单向导通电路的输出端与所述自举电容的第一端连接以对所述自举电容的第一端提供第一电压，所述自举电容的第二端被配置为响应于所述第一检测控制信号，与第三节点导通。

例如，所述自举电路还包括第一开关和第二开关，所述第一开关的第一端和所述第二开关的第一端与所述自举电容的第二端连接，所述第一开关的第二端与第二电压源连接，所述第二开关的第二端与所述第三节点连接，所述第一开关被配置为响应于所述第二检测控制信号而处于导通状态以对所述自举电容的第二端提供第二电压，响应于所述第一检测控制信号而处于断开状态；所述第二开关被配置为响应于所述第二检测控制信号而处于断开状态，响应于所述第一检测控制信号而处于导通状态以对所述自举电容的第二端提供所述驱动电平信号的电压，以将所述自举电容的第一端的第一电压升高至第三电压，所述第三电压为所述第一电压和所述第二电压的电压差与所述驱动电平信号的电压之和。

例如，所述自举电路还包括缓冲器，所述缓冲器的第一端与所述第三节点连接，所述缓冲器的第二端与所述自举电容的第一端连接，所述缓冲器的第三端与所述输出端连接，所述缓冲器被配置为在所述第一节点与所述第三节点导通时，将所述自举电容第一端的第三电压输出至所述输出端。

例如，所述第二电压为0V，所述第三电压为所述第一电压与所述驱动电平信号的电压之和。

例如，所述第一电压与所述驱动电平信号的电压相等。

例如，所述开关电路包括第三开关和第四开关，所述第三开关和所述第四开关的第一端与所述第一节点连接，所述第三开关的第二端与所述第三节点连接，所述第四开关的第二端与所述输出端连接，所述第三开关被配置为响应于所述第一检测控制信号而处于导通状态，响应于所述第二检测控制信号而处于断开状态；所述第四开关被配置为响应于所述第二检测控制信号而处于导通状态，响应于所述第一检测控制信号而处于断开状态。

例如，所述第一开关、所述第二开关、所述第三开关以及所述第四开关均为开关晶体管且这四者的控制端均与所述第二节点连接。

例如，所述驱动电平信号的电压大于接收的所述信号的电压。

本公开的至少一实施例提供一种栅极驱动电路，包括移位寄存器电路以及上述任一项实施例所述的电平处理电路。所述移位寄存器电路与所述电平处理电路电连接，以接收所述电平处理电路处理的时钟信号。

本公开至少一实施例提供一种显示装置，包括上述栅极驱动电路。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A为一种电平转换电路示意图；

图1B为图1A中XAO电路的示例的示意图；

图1C为包括栅极驱动电路的显示装置的阵列基板的示意图；

图1D为处于低温环境下的显示装置在关机过程中出现的横纹示意图；

图2A为本公开一实施例提供的电平处理电路的结构示意图；

图2B为图2A所示的工作电压检测电路的示例的示意图；

图2C为图2A所示的温度检测电路的示例的示意图；

图2D为本公开一实施例的一示例提供的电平处理电路的示意图；

图3A为本公开一实施例的一示例提供的栅极驱动电路的示意图；以及

图3B为本公开一实施例的另一示例提供的栅极驱动电路的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

图1A为一种电平转换电路示意图。如图1A所示，电平转换电路包括缓冲器10(例如，包括运算放大器或者比较器)和与缓冲器10的输出端11连接的XAO(Output All-on)电路20。例如，时序控制器(TCON，timing controller)向缓冲器10的信号输入端INPUT1提供逻辑参考电平(例如3.3V或者0V)的第一信号(例如时钟信号CLK)，缓冲器10的第一电平输入端VGH输入第一电平信号VGH，缓冲器10的第二电平输入端VGL输入第二电平信号VGL，根据输入的逻辑参考电平是高电平还是低电平，缓冲器10的输出端11输出等于第一电平信号VGH或者第二电平信号VGL的第二信号以作为第一信号的转换后的输出电平。即，输入的逻辑参考电平是高电平时，缓冲器10的输出端11输出等于第一电平信号VGH的第二信号；输入的逻辑参考电平是低电平时，缓冲器10的输出端11输出等于第二电平信号VGL的第二信号。上述第二信号被输入至XAO电路20，XAO电路20具有输出端OUTPUT以输出第三信号Vout。第三信号Vout可以作为时钟信号用于驱动栅极驱动电路。上述VGH可以表示第一电平输入端，也可以表示第一电平信号，VGL可以表示第二电平输入端，也可以表示第二电平信号。

图1B为图1A中XAO电路的示例的示意图。如图所示，该XAO电路包括控制端Ctr，该控制端Ctr接收工作电压检测电路的关机检测信号VDIS,并且根据关机检测信号VDIS控制两个开关元件T10和T20。两个开关元件的开关特性相反，其中开关元件T10接第一电平信号VGH，开关元件T20的输入端INPUT2连接缓冲器10的输出端11。

例如，显示装置的阵列基板包括显示区域和周边区域。显示区域包括对应于子像素的像素区域以及例如栅线、数据线等部件。像素区域包括像素电路，像素电路例如包括作为开关元件的薄膜晶体管以及像素电极。周边区域包括GOA型栅极驱动电路，该GOA型栅极驱动电路包括多个级联的移位寄存器单元。每个移位寄存器单元通常包括多个薄膜晶体管以及电容，每个移位寄存器单元的输出端输出扫描信号。例如，每个移位寄存器单元连接显示区域中的一条栅线，以在预定时刻向该栅线提供栅极扫描信号。

例如，GOA型栅极驱动电路的输入信号包括时钟信号、开启信号STV(即移位触发信号SR_IN)、高电平信号VGH和低电平信号VGL等。时钟信号CLK根据需要可以包括第一时钟信号CLK1和第二时钟信号CLK2，GOA型栅极驱动电路使用所接受的时钟信号产生扫描信号。根据移位寄存器单元的电路的不同结构，输入至移位寄存器单元的时钟信号不局限于两个，可以为一个或多个。高电平信号VGH和低电平信号VGL用于为该GOA型栅极驱动电路以及阵列基板的子像素提供恒压信号。根据移位寄存器单元的电路的不同结构，可以需要一个高电平信号VGH和一个低电平信号VGL，也可以需要多个高电平信号VGH和多个低电平信号VGL，本公开的实施例对此不作限制。

例如，图1C为包括栅极驱动电路的显示装置的阵列基板的示意图，该显示装置为液晶显示装置。如图1C所示，该电路30包括GOA型栅极驱动电路31和子像素电路32。在阵列基板中，多条栅线33A和多条数据线33B阵列排布且交叉限定多个子像素，每个子像素一般包含至少一个薄膜晶体管34和液晶电容C2。薄膜晶体管34作为开关元件，分别与栅线33A、数据线33B和像素电极(图中未示出)连接，像素电极和公共电极(图中未示出)分别作为液晶电容C2的两个电极。薄膜晶体管34受栅线33A上的栅极扫描信号的控制将数据线33B上的数据信号施加至液晶电容C2以充电，从而控制液晶分子的偏转。

如图1C所示，该GOA栅极驱动电路31的对应于第n行(n大于等于2)子像素的移位寄存器单元包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和存储电容C1。

该移位寄存器单元中的第一晶体管T1为该移位寄存器单元的信号输出端的输出晶体管。例如，第一晶体管T1的第一极连接第一时钟信号CLK1，第一晶体管T1的第二极连接第二晶体管T2的第一极以得到该移位寄存器单元的输出端，并可输出用于第n行子像素的栅极扫描信号Gn(该信号为方波脉冲信号，相应地脉冲部分为开启电平而非脉冲部分为关断电平)，以及用于下一级移位寄存器单元的输入信号。第一晶体管T1的栅极连接上拉节点PU，由此连接第三晶体管T3的第一极以及第四晶体管T4的第二极。

第二晶体管T2的第二极连接第三晶体管T3的第二极以及低电平信号VGL。第二晶体管T2的栅极连接第三晶体管T3的栅极以及下一行即第n+1行的移位寄存器单元的输出端，以接收栅极扫描信号G(n+1)以作为输出下拉控制信号。第二晶体管T2的第一极连接第一晶体管T1的第二极，因此可以在下拉控制信号的控制下导通，在无需输出栅极扫描信号Gn时将输出端的输出信号下拉至低电平信号VGL。

第三晶体管T3的第一极也连接至上拉节点PU，由此与第四晶体管T4的第二极以及第一晶体管T1的栅极电连接。第三晶体管T3的第二极连接至低电平信号VGL。第三晶体管T3的栅极同样连接下一行即第n+1行的移位寄存器单元的输出端，以接收栅极扫描信号G(n+1)以作为复位控制信号(其同时也是输出下拉控制信号)，从而可以在该复位控制信号的控制下导通，将上拉节点PU复位至低电平信号VGL，从而关闭第一晶体管T1。

第四晶体管T4的第一极和自身栅极相连，并连接上一行即第n-1行的移位寄存器单元的输出端以接收栅极扫描信号G(n-1)以作为输入信号(以及输入控制信号)，第四晶体管T4的第二极与上拉节点PU连接，从而在第四晶体管T4导通时可以对上拉节点PU充电，以使上拉节点PU的电压可以将第一晶体管T1导通，从而使第一时钟信号CLK1通过输出端输出。存储电容C1的一端连接第一晶体管T1的栅极即上拉节点PU，另一端连接第一晶体管T1的第二极，从而可以存储上拉节点PU的电平，并且可以在第一晶体管T1导通以输出时通过自身的自举效应将上拉节点PU的电平继续上拉以提升输出性能。

该栅极驱动电路工作时，当栅极扫描信号G(n-1)为高电平时，第四晶体管T4导通并对上拉节点PU充电，上拉节点PU升高的电平使得第一晶体管T1导通，因此第一时钟信号CLK1可以通过第一晶体管T1在输出端输出，也即栅极扫描信号Gn等于第一时钟信号CLK1。当第一时钟信号CLK1为高电平时，栅极扫描信号Gn也输出高电平。当栅极扫描信号Gn为高电平时，GOA栅极驱动电路31的移位寄存器单元将该高电平信号Gn输入到阵列基板对应行的栅线33A，以使该行栅线33A对应的所有的子像素中的薄膜晶体管34的第一栅极被施加该信号，以使得这些薄膜晶体管34均打开。数据信号通过每个子像素中的薄膜晶体管34输入到对应的子像素的液晶电容C2，以对相应子像素内的液晶电容C2实施充电，从而实现对该子像素的信号电压写入并保持。当栅极扫描信号G(n+1)为高电平时，第二驱动晶体管T2和第三驱动晶体管T3接通，达到复位上拉节点PU以及将输出端下拉的效果。因此，通过GOA栅极驱动电路31，例如可以实现对该阵列基板的逐行扫描驱动功能。

由于上述各个晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。第一极例如可以为源极或者漏极，第二极例如可以为漏极或者源极。在本公开中将薄膜晶体管的源极和漏极统称为“源漏极”，并且以第一源漏极和第二源漏极进行区分。例如，上述各个晶体管可以为N型晶体管。当然，上述各个晶体管不限于N型晶体管，也可以至少部分为P型晶体管，由此，将相应的开启信号STV、输出的扫描信号的极性进行相应地改变即可。

需要说明的是，在本公开的各实施例中，GOA型栅极驱动电路31的移位寄存器单元的结构不局限于上面描述的结构，GOA型栅极驱动电路31的移位寄存器单元可以为任意适用结构，也可以包括更多或更少的晶体管和/或电容，例如加入用于实现上拉节点控制、下拉节点控制、降噪等功能的子电路等，本公开的实施例对此不作限制。

在包括上述电平转换电路以及使用上述栅极驱动电路的显示装置(这里以液晶显示装置为例)处于正常显示状态时，第二信号经过XAO电路20后不发生改变。在液晶显示装置处于关机过程中时，无论第二信号等于第一电平信号VGH还是第二电平信号VGL，从XAO电路20的输出端OUTPUT输出的第三信号Vout均等于第一电平信号VGH。例如，在第二信号等于第一电平信号VGH时，XAO电路20不改变第二信号的电平；在第二信号等于第二电平信号VGL时，XAO电路20被配置为输出第一电平信号VGH。然后，该第一电平信号VGH被作为时钟信号输出至移位寄存器中，以使栅极驱动电路中的移位寄存器根据第一电平信号VGH生成扫描信号，以导通子像素中作为开关元件的晶体管，将子像素内的电荷完全释放。

在研究中，本申请的发明人发现：在对显示装置进行低温环境测试时，例如-5℃环境温度下，每隔3s对显示装置进行一次开机和关机动作。在进行测试时，测试人员需将上电(power on)时序调节至测试规格中所规定的最小值，也就是将上电的有效时间调节至最短时间；并将断电(power off)时序调节至各个电压及信号同时掉电。此时，显示装置中的栅极驱动电路容易出现极限功率序列(Limit Power Sequence,LPS)横纹，即，子像素包括的晶体管在低温环境中的性能变差，电子迁移率相应变差，从而显示屏不同位置产生不同程度的电荷残留现象，进而造成显示装置的显示屏出现横纹现象。而在正常环境温度(例如25℃环境温度下)，每隔3s对显示装置进行一次开机和关机动作的实验，显示屏并不会出现横纹现象。

图1D为处于低温环境下的显示装置在关机过程中出现的横纹示意图。在包括图1A所示的电平转换电路的显示装置处于关机过程中时，第一电平信号VGH会逐渐降低，因此，低温环境下，上述栅极驱动电路根据第一电平信号VGH生成的扫描信号可能无法完全导通子像素中作为开关元件的晶体管，导致各像素中残留不同程度的电荷，从而出现图1D所示的LPS横纹。

目前，针对显示装置处于低温环境时出现的横纹现象的解决方法包括：通过增加第一电平信号输入端VGH(图1A所示)的电容(起到滤波和稳定电压的作用)，从而在关机时可以将缓冲器10输出端11输出的第二信号的电压稳定在较高的程度。但是，上述方法包括以下两个缺点：增加成本；影响开机时序(即开机时对第一电平信号输入端的电容充电)，若第一电平信号输入端的电容较大会导致显示装置在开机时出现显示异常(AD，abnormaldisplay)等现象。因此，如何保证显示装置的周围环境为低温环境，且显示装置处于关机过程时能够有效释放屏内电荷，且不影响开机时序是尤为重要的。

本公开的一些实施例提供一种电平处理电路、栅极驱动电路以及显示装置。电平处理电路包括：电平转换电路、控制电路、开关电路以及自举电路。电平转换电路与第一节点连接，且被配置为将接收的信号转换为驱动电平信号并提供至第一节点；控制电路包括检测电路，控制电路与第二节点连接，且被配置为根据检测电路检测的信号，输出检测控制信号至第二节点，其中，检测控制信号包括第一检测控制信号和第二检测控制信号；开关电路与第一节点、第二节点、第三节点以及输出端连接，且被配置为响应于第一检测控制信号，将第一节点与第三节点导通；自举电路与第二节点、第三节点以及输出端连接，且被配置为响应于第一检测控制信号，将驱动电平信号放大后输出至输出端。电平处理电路可以与例如时钟信号源(例如时序控制器)和栅极驱动电路连接，用于将时钟信号源提供的时钟信号处理后提供给栅极驱动电路以用于输出扫描信号，从而可以进一步用于显示装置。

本公开的实施例对于适用的时钟信号源、栅极驱动电路、显示装置的具体类型和结构不作限制。

本公开上述实施例提供的电平处理电路可以使得，在包括该电平处理电路的显示装置处于关机过程时，根据环境温度的不同生成不同的检测控制信号，自举电路和开关电路响应于低温时生成的第一检测控制信号而将驱动电平信号放大后输出至输出端，该驱动电平信号作为输入至子像素包括的薄膜晶体管的栅极扫描信号，提高了薄膜晶体管的栅极电压，从而降低了薄膜晶体管的导通电阻以使子像素中残余的电荷更快的释放，从而防止LPS横纹的出现。

下面结合附图对本公开实施例提供电平处理电路、栅极驱动电路以及显示装置进行描述。

本公开一实施例提供一种电平处理电路，图2A为本实施例提供的电平处理电路的结构示意图。如图2A所示，电平处理电路包括：电平转换电路100，电平转换电路100与第一节点101连接，且电平转换电路100被配置为将接收的信号转换为驱动电平信号并提供至第一节点101。例如，接收的信号可以为时钟信号、帧起始信号等。

例如，本实施例中的电平转换电路100可以为图1A所示的电平转换电路，也可以为其他类型的电平转换电路，只要其能够实现输入信号与输出信号之间的电平转换的功能即可。该电平转换电路100包括第一缓冲器110和与第一缓冲器110的输出端连接的XAO电路120，第一缓冲器110可以包括比较器或者运算放大器。第一缓冲器110的第一电平输入端112输入第一电平信号VGH，第一缓冲器110的第二电平输入端113输入第二电平信号VGL。根据第一缓冲器110的输入端111接收的信号(例如时钟信号CLK)的逻辑参考电平是高电平还是低电平，第一缓冲器110的输出端输出等于第一电平信号VGH或者第二电平信号VGL的驱动电平信号以作为转换后的输出电平。

例如，在包括上述电平转换电路100的显示装置处于显示状态时，驱动电平信号为在第一电平信号VGH和第二电平信号VGL之间按照预定时序交替变换的信号。且该驱动电平信号经过XAO电路120后输出至第一节点101的信号仍是在第一电平信号VGH和第二电平信号VGL之间按照预定时序交替变换的信号，即，此时驱动电平信号经过XAO电路120后不发生改变。

在包括上述电平转换电路100的显示装置处于关机过程中时，无论驱动电平信号等于第一电平信号VGH还是第二电平信号VGL，从XAO电路120的输出至第一节点101的驱动电平信号均等于第一电平信号VGH。即，XAO电路120在判断显示装置处于关机过程中后，其作用为使得输出至第一节点101的驱动电平信号均等于第一电平信号VGH，此时，驱动电平信号的电压大于输入至第一缓冲器110的信号的电压。

为了保证包括上述电平转换电路的显示装置在低温环境下关机时可以有效释放屏内电荷，且不影响开机时序，本实施例中的电平处理电路还包括控制电路200、开关电路300以及自举电路400。

如图2A所示，控制电路200包括检测电路210，控制电路200与第二节点102连接，且被配置为根据检测电路210检测的信号，输出检测控制信号至第二节点102。

例如，如图2A所示，检测电路210包括：温度检测子电路211和工作电压检测子电路212。温度检测子电路211被配置为检测环境温度并根据环境温度输出温度检测信号，即，温度检测子电路211根据环境温度与预设温度之间的关系输出温度检测信号。这里的预设温度可以根据试验测试得出，例如为-5℃。工作电压检测子电路212被配置为根据输入至电平处理电路的工作电压输出电压检测信号，即，工作电压检测子电路212根据工作电压与预设电压的关系输出电压检测信号。这里的工作电压指显示装置工作时的工作电压。在显示装置关机的过程中，工作电压逐渐降低，在显示装置正常显示时，工作电压不发生变化。因此，可以根据工作电压的变化判断显示装置是否处于关机过程，上述的预设电压可以根据具体的电路进行确定，本实施例不做限定。

图2B为图2A所示的工作电压检测电路的示例的示意图。如图2B所示，当工作电压DV_DD下降时，第一电阻R1和第二电阻R2的电阻网络中被监控的V_det电压发生变化。引起电压比较器2120输出高电平。例如，工作电压低于预设电压V1时，工作电压检测电路输出高电平。

图2C为图2A所示的温度检测电路的示例的示意图。如图2C所示，温度子检测电路211可以包括第三电阻R3、热敏电阻R以及运算放大器2110。第三电阻R3的第一端接收第二电源电压VSS，热敏电阻R的第一端连接第三电阻R3的第二端，热敏电阻R的第二端接收第一电源信号VCC，运算放大器2110的第一端连接第三电阻R3的第二端，运算放大器2110的第二端接收参考电压V3。例如，热敏电阻R的阻值和环境温度成反比，在温度降低使热敏电阻R的阻值变大，输入到运算放大器2110的第一端的电压V2减小，当该电压V2小于运算放大器2110第一端的参考电压V3时，运算放大器2110的第三端输出高电平。

例如，如图2A所示，控制电路200输出的检测控制信号包括第一检测控制信号和第二检测控制信号，控制电路被配置为在工作电压低于预设电压，且环境温度低于预设温度时，输出第一检测控制信号；控制电路还被配置为在工作电压高于预设电压，和/或环境温度高于预设温度时，输出第二检测控制信号。

例如，在本实施例的一示例中，环境温度低于预设温度时，温度检测信号为高电平，环境温度高于预设温度时，温度检测信号为低电平；工作电压低于预设电压时，电压检测信号为高电平，工作电压高于预设电压时，电压检测信号为低电平。由此，在电压检测信号为高电平且温度检测信号为高电平时，控制电路输出第一检测控制信号；在电压检测信号和温度检测信号的至少之一为低电平时，控制电路输出第二检测控制信号。

例如，如图2A所示，控制电路200还包括运算电路220，例如与门，运算电路220的第一端与工作电压检测子电路212连接以接收电压检测信号，运算电路220的第二端与温度检测子电路211连接以接收温度检测信号，运算电路220的第三端与第二节点102连接以输出第一检测控制信号或者第二检测控制信号。

例如，根据与门的逻辑运算关系，在其第一端和第二端输入的信号均为高电平时，其第三端输出高电平信号，在其第一端和第二端的至少之一输入的信号为低电平时，其第三端输出低电平，由此，第一检测控制信号为高电平信号，第二检测控制信号为低电平信号。本实施例以第一检测控制信号为高电平信号，第二检测控制信号为低电平信号为例进行描述，但是本实施例不限于此，运算电路也可以为其他形式，只要第一检测控制信号和第二点测控制信号是不同的控制信号即可。

如图2A所示，开关电路300与第一节点101、第二节点102、第三节点103以及输出端104连接。且开关电路300被配置为响应于第一检测控制信号，将第一节点101与第三节点103导通，响应于第二检测控制信号，将第一节点101与输出端104导通。也就是，本实施例中的开关电路300提供了将第一节点101与第三节点103导通的第一连通通道，以及将第一节点101与输出端104导通的第二连通通道。

在第一节点101与第三节点103导通时，第一节点101的电平信号可以被传递至第三节点103，由此该电平信号被输入到自举电路400，如下所述该自举电路可以升高从第三节点103的电平信号并输出。在第一节点101与输出端104导通时，第一节点101的电平信号可以被传递至输出端104，由此该电平信号可以作为输出信号(Vout)从输出端104输出。

例如，在工作电压高于预设电压，和/或环境温度高于预设温度时，控制电路200输出第二检测信号，开关电路300响应于第二检测信号而导通第一节点101与输出端104，则位于第一节点101的驱动电平信号通过开关电路300输出至输出端104，此时，电平处理电路起到了与图1A所示的电平转换电路相同的效果。

例如，在工作电压高于预设电压时，显示装置处于显示状态，驱动电平信号为在第一电平信号VGH和第二电平信号VGL之间按照预定时序交替变换的信号，该按照预定时序交替变换的信号通过开关电路300输出至输出端104，然后被输入栅极驱动电路作为扫描信号输出。

例如，在工作电压低于预设电压，且环境温度高于预设温度时，也就是，显示装置周围的环境为常温环境，且正处于关机过程，电平转换电路通过如下所述的自举电路使得输出的驱动电平信号为第一电平信号VGH，该第一电平信号VGH的电压大于输入到电平转换电路100中的例如时钟信号的电压。因此电平转换电路起到了拉高时钟信号的作用，以使栅极驱动电路将该驱动电平信号作为扫描信号输出，从而导通子像素中的薄膜晶体管，以将子像素内的电荷完全释放，避免由于电荷长期存在而产生的残像、闪烁等问题。

如图2A所示，自举电路400与第二节点102、第三节点103以及输出端104连接，且被配置为响应于第一检测控制信号，将电平转换电路100输出的驱动电平信号放大后输出至输出端104。

例如，在环境温度低于预设温度，工作电压低于预设电压时，控制电路200输出第一检测信号，开关电路300响应于第一检测控制信号，将第一节点101与第三节点103导通，则位于第一节点101的驱动电平信号通过开关电路300输出至第三节点103。自举电路400将位于第三节点103的驱动电平信号放大后输出至输出端104，即驱动电平信号被自举电路400拉高后输入移位寄存器电路包括的输出电路以作为扫描信号输出。

例如，在工作电压低于预设电压，且环境温度低于预设温度时，也就是，显示装置位于低温环境中，且正处于关机过程，驱动电平信号为第一电平信号，该第一电平信号被自举电路400拉高，栅极驱动电路将被拉高的驱动电平信号作为扫描信号，从而在低温环境下导通子像素中的薄膜晶体管，以将子像素内的电荷完全释放，从而改善LPS横纹现象。

例如，图2D为本实施例的一示例提供的电平处理电路的示意图。如图2D所示，自举电路400包括自举电容410和单向导通电路(例如二极管420)，二极管420的输入端与第一电压源510连接以接收第一电压源510输出的第一电压，二极管420的输出端与自举电容410的第一端连接以对自举电容410的第一端提供第一电压，自举电容410的第二端被配置为响应于第一检测控制信号，与第三节点103导通。例如，第一电压可以为第一电平信号VGH的电压。

这里的自举电路为升压电路，利用自举电容和单向导通电路(例如二极管)等电子元件，使得第一端悬浮的自举电容自身的存储电压与第三节点103处的驱动电平信号的电压叠加以使自举电容的第一端的电压升高。升高后的电压被输入到如下所述的缓冲器450作为电源电压，并且被缓冲器450输出。上述的单向导通电路为了防止电流倒流，使得自举电容第一端悬浮，由于电荷守恒原理而使得自举电容两端之间的电压差保持不变，从而产生自举作用。

例如，如图2D所示，自举电路400还包括第一开关430和第二开关440，第一开关430的第一端和第二开关440的第一端与自举电容410的第二端连接，第一开关430的第二端与第二电压源520连接(例如第一开关430的第二端可以与地连接)，第二开关440的第二端与第三节点103连接。第一开关430和第二开关440的控制端均与第二节点102连接，且控制第一开关430和第二开关440导通的检测控制信号不同，即控制第一开关430和第二开关440之一导通的检测控制信号为第一检测控制信号，控制另一个导通的检测控制信号为第二检测控制信号。

例如，第一开关430被配置为响应于第二检测控制信号而处于导通状态以对自举电容410的第二端提供第二电压。即，在运算电路220，例如与门输出低电平信号时，第一开关430处于导通状态，自举电容410的第二端通过第一开关430与第二电压源520连接，第二电压源520为自举电容410的第二端提供第二电压，自举电容410处于充电状态。

例如，第一开关430为开关晶体管，其控制端与第二节点102连接，其源极和漏极之一与第二电压源520连接，另一个与自举电容410的第二端连接，在控制端被输入低电平信号时，第一开关430导通，即第一开关430为P型开关晶体管。

例如，第一开关430还被配置为响应于第一检测控制信号而处于断开状态，即，在与门220输出高电平信号时，第一开关430处于断开状态，此时自举电容410两端的电压差为第一电压与第二电压的电压差，即自举电容410的存储电压为第一电压与第二电压的电压差。

例如，第二开关440被配置为响应于第二检测控制信号而处于断开状态，即，在与门220输出低电平信号时，第二开关440处于断开状态，此时自举电容410处于充电状态。

例如，第二开关440还被配置为响应于第一检测控制信号而处于导通状态以对自举电容410的第二端提供驱动电平信号的电压，以将自举电容410的第一端的第一电压升高至第三电压，该第三电压为第一电压和第二电压的电压差与驱动电平信号的电压之和。也就是，在与门220输出高电平信号时，第二开关440处于导通状态，此时，自举电容410的存储电压(第一电压和第二电压的电压差)与驱动电平信号的电压叠加以使自举电容的第一端的电压升高至第三电压。

例如，第二开关440为开关晶体管，其控制端与第二节点102连接，其源极和漏极之一与第三节点103连接，另一个与自举电容410的第二端连接，在控制端被输入高电平信号时，第二开关440导通，即第二开关440为N型开关晶体管。

例如，第二电压为0V，第三电压为第一电压与驱动电平信号的电压之和。

例如，第一电压与驱动电平信号的电压相等，则第三电压为驱动电平信号的电压的两倍，即自举电容410将驱动电平信号放大两倍。

例如，显示装置的子像素包括的薄膜晶体管的放电速率主要由栅源电压差(VGS)和薄膜晶体管的沟道宽长比决定，由于增加沟道宽长比虽然可以提高放电速率，但是会占用更大的面积，减小显示面板的透过率。因此可以通过增加电压差VGS以提高放电速率，本实施例的一示例将驱动电平信号放大两倍，也就是将电压差VGS放大两倍，可以有效提高薄膜晶体管的放电速率，从而实现快速释放残余电荷的目的。但本示例不限于此，驱动电平信号放大的倍数可以根据具体情况而定，只要在放大驱动电平信号后，薄膜晶体管能够承受电压差VGS即可。

例如，如图2D所示，自举电路400还包括缓冲器450(第二缓冲器450)，缓冲器450的第一端与第三节点103连接，缓冲器450的第二端与自举电容410的第一端连接，缓冲器450的第三端与输出端104连接，缓冲器450被配置为在第一节点101与第三节点103导通时，将自举电容410第一端的第三电压输出至输出端104。

例如，本示例中的缓冲器450可以包括比较器或者运算放大器。本示例以缓冲器包括比较器为例，缓冲器450还包括第四端454和第五端455，其第四端454与第二电压源520连接以提供一个低电平信号，其第五端455输入第四电压Vref以与驱动电平信号的电压作比较。比较器的正相输入端(缓冲器的第一端)与第三节点连接，比较器的负相输入端(缓冲器的第五端)输入第四电压Vref，在第三节点的驱动电平信号的电压大于第四电压Vref时，缓冲器将自举电容第一端的第三电压输出至输出端。本实施例不限于此，只要缓冲器能够在第三节点为驱动电平信号时，将第三电压输出至输出端即可。

例如，如图2D所示，开关电路300包括第三开关310和第四开关320，第三开关310和第四开关320的第一端与第一节点101连接，第三开关310的第二端与第三节点103连接，第四开关320的第二端与输出端104连接，第三开关310以及第四开关320的控制端均与第二节点102连接，且控制第三开关310和第四开关320导通的检测控制信号不同，即控制第三开关310和第四开关320之一导通的检测控制信号为第一检测控制信号，控制另一个导通的检测控制信号为第二检测控制信号。

例如，第三开关310被配置为响应于第一检测控制信号而处于导通状态，此时，第四开关320被配置为响应于第一检测控制信号而处于断开状态，即，在与门220输出高电平信号时，第三开关310处于导通状态，第四开关320处于断开状态，以将第一节点101与第三节点103导通，从而使驱动电平信号传输至第三节点103。

例如，第三开关310还被配置为响应于第二检测控制信号而处于断开状态，此时，第四开关320被配置为响应于第二检测控制信号而处于导通状态，即，在与门220输出低电平信号时，第四开关320处于导通状态，第三开关310处于断开状态，第一节点101与输出端104导通，从而使驱动电平信号传输至输出端104。

例如，第三开关310为开关晶体管，其控制端与第二节点102连接，其源极和漏极之一与第一节点101连接，另一个与第三节点103连接，在控制端被输入高电平信号时，第三开关310导通，即第三开关310为N型开关晶体管。

例如，第四开关320为开关晶体管，其控制端与第二节点102连接，其源极和漏极之一与第一节点101连接，另一个与输出端104连接，在控制端被输入低电平信号时，第四开关320导通，即第四开关320为P型开关晶体管。

本公开实施例提供的电平处理电路用于显示装置时，该电平处理电路可以与时钟信号源(例如时序控制器)和栅极驱动电路连接，用于将时钟信号源提供的时钟信号处理后提供给栅极驱动电路以用于输出扫描信号。在显示装置周围的环境温度大于预设温度时，无论显示装置处于显示状态还是关机过程，(即，除了显示装置在低温关机时)控制电路输出的第二检测控制信号可以控制第一开关和第四开关导通，以使自举电路包括的自举电容充电，且电平转换电路输出的驱动电平信号经第四开关输出至输出端；在显示装置周围的环境温度低于预设温度(处于低温环境)，且显示装置处于关机过程中时，控制电路输出的第一检测控制信号可以控制第二开关和第三开关导通，以使驱动电平信号经过第三开关输入至第三节点，且自举电容给缓冲器提供的电压为驱动电平信号的电压与自举电容的存储电压之和，从而缓冲器向输出端输出被放大的驱动电平信号，使显示装置的子像素中残余的电荷更快的释放，进而防止LPS横纹的出现。本公开实施例提供的电平处理电路可以保证显示装置在低温环境下关机时可以有效释放屏内电荷，且不影响开机时序。

本公开另一实施例提供一种栅极驱动电路，图3A为本实施例的一示例提供的栅极驱动电路的示意图。

如图3A所示，栅极驱动电路包括移位寄存器电路3000以及上述描述的电平处理电路2000。移位寄存器电路3000包括级联的多个移位寄存器单元3100，每个移位寄存器单元3100包括输出电路3110，电平处理电路2000将接收的时钟信号转换为被放大的驱动电平信号(也即被电平转换电路和自举电路转换后的时钟信号)，并输出至输出电路3110，输出电路3110与显示面板中的例如一条栅线连接，配置为将驱动电平信号作为扫描信号输出至相连接的栅线上。

例如，如图3A所示，栅极驱动电路包括多个电平处理电路2000，多个电平处理电路2000与多个级联的移位寄存器单元3100一一对应。例如，栅极驱动电路包括的电平处理电路2000与时序控制器1000电连接，例如通过与时序控制器1000连接的第一时钟信号线1001和第二时钟信号线1002与时序控制器1000电连接。例如，该时序控制器1000可以被配置为通过第一时钟信号线1001以及第二时钟信号线1002给多个电平处理电路2000提供第一时钟信号和第二时钟信号，由此向各移位寄存器单元3100提供第一时钟信号和第二时钟信号。该第一时钟信号和第二时钟信号具有相同的周期且彼此相差半个周期。

例如，第二时钟信号线1002与第2n-1(n为大于0的整数)个信号电平处理电路2000连接，第一时钟信号线1001与第2n(n为大于0的整数)个信号电平处理电路2000连接。需要注意的是，该栅极驱动电路根据其移位寄存器中移位寄存器单元的结构和时序控制，还可以与四条、六条或八条以及更多的时钟信号线相连，以接收四个、六个或八个以及更多的时钟信号，时钟信号线的条数视具体情况而定，本公开的实施例在此不作限定。

图3B为本实施例的另一示例提供的栅极驱动电路的示意图。如图3B所示，栅极驱动电路与图3A中所示的栅极驱动电路的结构类似，区别在于电平处理电路2000与多个级联的移位寄存器单元3100对应。例如，栅极驱动电路包括两个电平处理电路2000，第一个电平处理电路2000与第2n-1(n为大于0的整数)级移位寄存器单元3100连接，且第一个电平处理电路2000将接收的时钟信号转换为驱动电平信号，并输出至第2n-1级移位寄存器单元3100的输出电路3110；第二个电平处理电路2000与第2n(n为大于0的整数)级移位寄存器单元3100连接，且第二个电平处理电路2000将接收的时钟信号转换为驱动电平信号，并输出至第2n级移位寄存器单元3100的输出电路3110。

本公开的实施例提供的栅极驱动电路的技术效果可以参考上述实施例中关于电平处理电路的相应描述，这里不再赘述。

本公开另一实施例提供一种显示装置，该显示装置包括上述栅极驱动电路。

例如，显示装置可以为：液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置还可以包括显示面板等其他常规部件，本公开的实施例对此不作限定。

本公开的实施例提供的显示装置的技术效果可以参考上述实施例中关于栅极驱动电路的相应描述，这里不再赘述。

有以下几点需要说明：

(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (14)

1.一种电平处理电路，包括：

电平转换电路，与第一节点连接，且被配置为将接收的信号转换为驱动电平信号并提供至所述第一节点；

控制电路，包括检测电路，所述控制电路与第二节点连接，且被配置为根据所述检测电路检测的信号，输出检测控制信号至所述第二节点，其中，所述检测控制信号包括第一检测控制信号和第二检测控制信号；

开关电路，与所述第一节点、所述第二节点、第三节点以及输出端连接，且被配置为响应于所述第一检测控制信号，将所述第一节点与所述第三节点导通；以及

自举电路，与所述第二节点、所述第三节点以及所述输出端连接，且被配置为响应于所述第一检测控制信号，将所述驱动电平信号放大后输出至所述输出端。

2.根据权利要求1所述的电平处理电路，其中，所述开关电路还被配置为响应于所述第二检测控制信号，将所述第一节点与所述输出端导通。

3.根据权利要求1所述的电平处理电路，其中，所述检测电路包括：温度检测子电路和工作电压检测子电路，所述温度检测子电路被配置为检测环境温度并根据所述环境温度输出温度检测信号，所述工作电压检测子电路被配置为根据输入至所述电平处理电路的工作电压输出电压检测信号。

4.根据权利要求3所述的电平处理电路，其中，所述控制电路还包括运算电路，所述运算电路的第一端接收所述电压检测信号，所述运算电路的第二端接收所述温度检测信号，所述运算电路的第三端与所述第二节点连接以输出所述检测控制信号至所述第二节点，

所述运算电路被配置为在所述工作电压低于预设电压，且所述环境温度低于预设温度时，输出所述第一检测控制信号；所述运算电路被配置为在所述工作电压高于所述预设电压，和/或所述环境温度高于所述预设温度时，输出所述第二检测控制信号。

5.根据权利要求1所述的电平处理电路，其中，所述自举电路包括自举电容和单向导通电路，

所述单向导通电路的输入端与第一电压源连接，所述单向导通电路的输出端与所述自举电容的第一端连接以对所述自举电容的第一端提供第一电压，所述自举电容的第二端被配置为响应于所述第一检测控制信号，与第三节点导通。

6.根据权利要求5所述的电平处理电路，其中，所述自举电路还包括第一开关和第二开关，所述第一开关的第一端和所述第二开关的第一端与所述自举电容的第二端连接，所述第一开关的第二端与第二电压源连接，所述第二开关的第二端与所述第三节点连接，

所述第一开关被配置为响应于所述第二检测控制信号而处于导通状态以对所述自举电容的第二端提供第二电压，响应于所述第一检测控制信号而处于断开状态；所述第二开关被配置为响应于所述第二检测控制信号而处于断开状态，响应于所述第一检测控制信号而处于导通状态以对所述自举电容的第二端提供所述驱动电平信号的电压，以将所述自举电容的第一端的第一电压升高至第三电压，所述第三电压为所述第一电压和所述第二电压的电压差与所述驱动电平信号的电压之和。

7.根据权利要求6所述的电平处理电路，其中，所述自举电路还包括缓冲器，所述缓冲器的第一端与所述第三节点连接，所述缓冲器的第二端与所述自举电容的第一端连接，所述缓冲器的第三端与所述输出端连接，所述缓冲器被配置为在所述第一节点与所述第三节点导通时，将所述自举电容第一端的第三电压输出至所述输出端。

8.根据权利要求6所述的电平处理电路，其中，所述第二电压为0V，所述第三电压为所述第一电压与所述驱动电平信号的电压之和。

9.根据权利要求8所述的电平处理电路，其中，所述第一电压与所述驱动电平信号的电压相等。

10.根据权利要求6所述的电平处理电路，其中，所述开关电路包括第三开关和第四开关，所述第三开关和所述第四开关的第一端与所述第一节点连接，所述第三开关的第二端与所述第三节点连接，所述第四开关的第二端与所述输出端连接，

所述第三开关被配置为响应于所述第一检测控制信号而处于导通状态，响应于所述第二检测控制信号而处于断开状态；所述第四开关被配置为响应于所述第二检测控制信号而处于导通状态，响应于所述第一检测控制信号而处于断开状态。

11.根据权利要求10所述的电平处理电路，其中，所述第一开关、所述第二开关、所述第三开关以及所述第四开关均为开关晶体管，且这四者的控制端均与所述第二节点连接。

12.根据权利要求1-11任一项所述的电平处理电路，其中，所述驱动电平信号的电压大于接收的所述信号的电压。

13.一种栅极驱动电路，包括移位寄存器电路以及权利要求1-12任一项所述的电平处理电路，

其中，所述移位寄存器电路与所述电平处理电路电连接，以接收所述电平处理电路处理的时钟信号。

14.一种显示装置，包括权利要求13所述的栅极驱动电路。