CN109727913A - 一种半导体器件及其制作方法、电子装置 - Google Patents

一种半导体器件及其制作方法、电子装置 Download PDF

Info

Publication number
CN109727913A
CN109727913A CN201711042402.8A CN201711042402A CN109727913A CN 109727913 A CN109727913 A CN 109727913A CN 201711042402 A CN201711042402 A CN 201711042402A CN 109727913 A CN109727913 A CN 109727913A
Authority
CN
China
Prior art keywords
chip
semiconductor devices
capsulation material
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711042402.8A
Other languages
English (en)
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711042402.8A priority Critical patent/CN109727913A/zh
Publication of CN109727913A publication Critical patent/CN109727913A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底中形成有第一芯片，在所述半导体衬底上对应每个所述第一芯片设置有第二芯片，并且在所述半导体衬底上还形成有覆盖所述半导体衬底和第二芯片的塑封材料；对所述塑封材料进行切割，以在相邻的所述第二芯片之间形成凹槽，从而使所述第二芯片两侧的所述塑封材料呈L型；沿所述凹槽切割所述塑封材料和所述半导体衬底，以使所述半导体衬底中的各个所述第一芯片彼此分离，从而形成半导体器件。该制作方法可以克服目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。该半导体器件和电子装置具有类似的优点。

Description

一种半导体器件及其制作方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
模块封装(Module-in-Package，简称MiP)是一种周知的封装方法，其能够使不能功能的电子部件组合集成至单个单元内，以提供联系在一起的多种功能。目前的MiP工艺，一般使用粘结膏来堆叠整个模块而不是使用芯片连接薄膜(die attach film)，这是因为粘结膏比芯片连接薄膜具有更强的粘附力，而芯片连接薄膜相对不易粘结在塑封材料上。然而，随着整个封装尺寸变高和变小，这种方法会出现一些问题，比如粘结膏容易软化，软化后导致模块倾斜/塌陷，进而导致引线厚度(Bond line thickness)太小且没有连接空间，因此很难控制引线厚度的均一性。
因此，有必要提出一种半导体器件及其制作方法、电子装置，以改善目前的模块封装工艺。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件及其制作方法，其可以克服目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。
本发明一方面提供一种半导体器件的制作方法，包括：
提供半导体衬底，在所述半导体衬底中形成有第一芯片，在所述半导体衬底上对应每个所述第一芯片设置有第二芯片，并且在所述半导体衬底上还形成有覆盖所述半导体衬底和所述第二芯片的塑封材料；
对所述塑封材料进行切割，以在相邻的所述第二芯片之间形成凹槽，从而使所述第二芯片两侧的所述塑封材料呈L型；
沿所述凹槽切割所述塑封材料和所述半导体衬底，以使所述半导体衬底中的各个所述第一芯片彼此分离，从而形成半导体器件。
示例性地，使用第一刀具对所述塑封材料进行切割，以在相邻的所述第二芯片之间形成凹槽，从而使所述第二芯片两侧的所述塑封材料呈L型。
示例性地，所述使用第一刀具对所述塑封材料进行切割时，所述第一刀具未贯穿所述塑封材料。
示例性地，使用第二刀具沿所述凹槽切割所述塑封材料和所述半导体衬底，以使所述半导体衬底中的各个所述第一芯片彼此分离。
示例性地，所述第一刀具的厚度大于所述第二刀具的厚度。
根据本发明的半导体器件的制作方法，通过将塑封材料位于两端/边缘的部分(也即位于第二芯片两侧的部分)设置为L型，从而在进行后续堆叠封装时为引线提供足够的空间，以克服目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。
本发明另一方面提供一种半导体器件的制作方法，其包括：
提供封装基板；
在所述封装基板上堆叠设置多个半导体器件，相邻的所述半导体器件以及所述半导体器件和所述封装基板之间通过粘结膏固定连接，并且堆叠设置的多个所述半导体器件中非位于最底层的半导体器件根据本发明的上述的半导体器件的制作方法制作。
示例性地，还包括：通过引线连接所述半导体器件和所述封装基板上的焊盘。
根据本发明的半导体器件的制作方法，由于非最底层的半导体器件的塑封材料位于两端/边缘的部分(也即位于第二芯片两侧的部分)设置为L型，因此即使粘结膏软化也可以为引线提供足够的空间，从而克服了目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。
本发明另一方面提供一种半导体器件，其包括：第一芯片、位于所述第一芯片之上的第二芯片，以及覆盖所述第一芯片和所述第二芯片的塑封材料，所述塑封材料位于所述第二芯片两侧的部分呈L型。
根据本发明的半导体器件，通过将塑封材料位于两端/边缘的部分(也即位于第二芯片两侧的部分)设置为L型，从而在进行后续堆叠封装时为引线提供足够的空间，以克服目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。
本发明另一方面提供一种半导体器件，其包括：
封装基板；
在所述封装基板上堆叠设置多个半导体器件，相邻的所述半导体器件以及所述半导体器件和所述封装基板之间通过粘结膏固定连接，
其中，堆叠设置的多个所述半导体器件中非位于最底层的半导体器件包括第一芯片、位于所述第一芯片之上的第二芯片，以及覆盖所述第一芯片和所述第二芯片的塑封材料，所述塑封材料位于所述第二芯片两侧的部分呈L型。
根据本发明的半导体器件，由于非最底层的半导体器件的塑封材料位于两端/边缘的部分(也即位于第二芯片两侧的部分)设置为L型，因此即使粘结膏软化也可以为引线提供足够的空间，从而克服了目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。
本发明的又一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A和图1B示出采用目前一种模块封装方法形成的半导体器件的示意性结构图；
图2为根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图3A～图3D示出根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所形成的器件的示意性剖面图；
图4为根据本发明一实施方式的半导体器件的示意性结构图；
图5示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了更好地理解本发明，首先结合图1A和图1B对目前一种MiP工艺进行描述。如图1A所示，目前的MiP工艺制作的器件包括多个具有不同功能的半导体器件(或模块)100，这些不同功能的半导体器件100使用粘结膏(paste)140彼此堆叠附接在封装基板150上，并且半导体器件100上的焊盘和封装基板150上的焊盘通过引线160彼此连接，以实现各模块与外部功能器件的电连接。每个半导体器件包括第一芯片110以及位于第一芯片110(例如逻辑芯片logic die)的第一表面之上第二芯片120(例如为内存芯片memory die)和塑封材料130。如前所述随着整个封装尺寸变高和变小，这种方法会出现一些问题，由于粘结膏容易软化，当粘结膏软化后如图1B所示会导致堆叠设置多个半导体器件倾斜/塌陷，进而导致没有引线键合空间(no space for bonding wire)，且很难控制引线厚度(Bond linethickness)的均一性。基于此，本发明提出一种半导体器件及其制作方法，其可以克服目前的模块封装工艺中粘结膏软化后所造成的引线键合空间小以及引线厚度的均一性很难控制的问题。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明的一方面提出一种半导体器件及其制作方法，下面结合图2以及图3A～图3D对根据本发明一实施方式的半导体器件及其制作方法做详细描述。
如图2所示，根据本发明一实施方式的半导体器件的制作方法包括：
步骤201，提供半导体衬底310，在所述半导体衬底310中形成有第一芯片，在所述半导体衬底310上对应每个所述第一芯片设置有第二芯片320，并且在所述半导体衬底310上还形成有覆盖所述半导体衬底310和所述第二芯片320的塑封材料330，所形成的结构如图3A所示。
其中，半导体衬底310可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。第一芯片即通过这些器件构成，其可以为各种功能的芯片，例如CPU(中央处理器)、AP(应用处理器)、存储器等。示例性地，第一芯片为逻辑芯片。
第二芯片320可以为各种功能的芯片，示例性地，第二芯片为内存芯片(memorydie)。所述第二芯片320可以通过诸如凸块封装结构或芯片连接薄膜设置在所述半导体衬底310上，也即通过诸如凸块封装结构或芯片连接薄膜将第二芯片320封装在半导体衬底310上。
塑封材料330可以采用各种合适的材料，例如环氧树脂等，通过塑封材料可以对第一芯片和第二芯片320起到保护和密封作用。
步骤202，如图3B所示，对所述塑封材料330进行切割，以在相邻的所述第二芯片320之间形成凹槽，从而使所述第二芯片320两侧的所述塑封材料呈L型，所形成的结构如图3C所示。
示例性地，使用第一刀具340对所述塑封材料330进行切割，以在相邻的所述第二芯片320之间形成凹槽，从而使所述第二芯片320两侧的所述塑封材料呈L型。
示例性地，第一刀具340采用较厚的刀具，通过使用较厚的刀具对所述塑封材料330进行部分切割，可以在相邻的所述第二芯片320之间形成凹槽，从而使所述第二芯片320两侧的所述塑封材料呈L型，剩余的塑封材料表示为330A。第一刀具340的示例性厚度约为60um～80um。
需要说明的是，在使用第一刀具340对所述塑封材料330进行切割时，所述第一刀具340未贯穿所述塑封材料330，这样可以保留位于所述半导体衬底310表面的部分，以保护半导体衬底310中形成的器件(例如第一芯片)。示例性地，第一刀具与半导体衬底的距离约为20um。
步骤203，如图3C所示，使用第二刀具350切割所述塑封材料330A和所述半导体衬底310，以使所述半导体衬底310中的各个所述第一芯片彼此分离，从而形成半导体器件，所形成的半导体器件的结构如图3D所示。
第二刀具350示例性地采用较薄的刀具，通过使用较薄的刀具对整个封装器件进行完全切割，从而使半导体衬底310中形成的各个第一芯片彼此分离，并形成如图3D所示的半导体的器件。第二刀具350示例性地厚度约为20um。
如图3D所示，所形成的半导体器件包括第一芯片310A、位于所述第一芯片310A之上的第二芯片320，以及覆盖所述第一芯片310A和第二芯片320的塑封材料330A，所述塑封材料330A位于所述第二芯片320两侧的部分呈L型，通过使第二芯片320两侧的塑封材料呈L型，使得第二芯片320两侧可以提供足够的空间，以便后续进行模块封装时可以为键合引线提供足够的键合空间。
本发明的另一方面提出一种半导体器件，下面结合图4对根据本发明一实施方式的半导体器件做详细描述。
图4示出根据本发明一实施方式采用模块封装方法形成的半导体器件的示意性结构图。
如图4所示，该半导体器件包括封装基板410和位于封装基板410之上堆叠设置的多个半导体器件420，每个半导体器件420包括第一芯片430、位于第一芯片430之上的第二芯片440，以及覆盖第一芯片430和第二芯片440的塑封材料450。相邻的半导体器件420以及半导体器件420和封装基板410之间通过粘结膏460连接，并且半导体器件420与封装基板410之间通过引线470实现电连接。
在本发明中，为了给引线470提供足够的空间，以便控制引线厚度的均一性，在封装基板410上堆叠设置多个半导体器件420时，非位于最底层的半导体器件采用如图3D所示的结构或者采用前述制作方法制作，也即堆叠设置的多个半导体器件中非位于最底层的半导体器件420的塑封材料450位于第二芯片440两侧的部分呈L型，这样当多个半导体器件420堆叠设置时，即使在后续工艺过程中粘结膏软化相邻的半导体器件420之间也可以具有足够的引线键合空间，从而便于引线键合和控制引线470厚度的均一性。
需要说明的是，位于最底层的半导体器件420由于下方不会形成引线470，因此可以如图4所示采用常规结构，当然在其它实施方式中也可以采用如图3D所示的结构。
本发明的再一个方面提供一种电子装置，包括上述半导体器件以及与所述半导体器件相连的电子组件。
示例性地，该半导体器件包括：第一芯片以及位于所述第一芯片的第一表面之上的第二芯片和塑封材料，所述塑封材料包括位于所述第二芯片顶部的第一部分以及位于所述第二芯片两侧覆盖所述第一芯片的第一表面和所述第二芯片的侧壁的第二部分，其中，所述塑封材料的所述第二部分呈L型。
示例性地，该半导体器件包括：封装基板；在所述封装基板上堆叠设置多个半导体器件，相邻的所述半导体器件以及所述半导体器件和所述封装基板之间通过粘结膏固定连接，其中，多个所述半导体器件中非位于最底层的半导体器件包括第一芯片以及所述第一芯片的第一表面上的第二芯片和塑封材料，所述塑封材料包括位于所述第二芯片顶部的第一部分以及位于所述第二芯片两侧覆盖所述第一芯片的第一表面和所述第二芯片的侧壁的第二部分，所述塑封材料的所述第二部分呈L型。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置，由于所包含的半导体器件具有足够的引线键合空间，因此容易控制引线厚度的均一性。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成有第一芯片，在所述半导体衬底上对应每个所述第一芯片设置有第二芯片，并且在所述半导体衬底上还形成有覆盖所述半导体衬底和所述第二芯片的塑封材料；
对所述塑封材料进行切割，以在相邻的所述第二芯片之间形成凹槽，从而使所述第二芯片两侧的所述塑封材料呈L型；
沿所述凹槽切割所述塑封材料和所述半导体衬底，以使所述半导体衬底中的各个所述第一芯片彼此分离，从而形成半导体器件。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，使用第一刀具对所述塑封材料进行切割，以在相邻的所述第二芯片之间形成凹槽，从而使所述第二芯片两侧的所述塑封材料呈L型。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述使用第一刀具对所述塑封材料进行切割时，所述第一刀具未贯穿所述塑封材料。
4.根据权利要求2所述的半导体器件的制作方法，其特征在于，使用第二刀具沿所述凹槽切割所述塑封材料和所述半导体衬底，以使所述半导体衬底中的各个所述第一芯片彼此分离。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述第一刀具的厚度大于所述第二刀具的厚度。
6.一种半导体器件的制作方法，其特征在于，包括：
提供封装基板；
在所述封装基板上堆叠设置多个半导体器件，相邻的所述半导体器件以及所述半导体器件和所述封装基板之间通过粘结膏固定连接，并且堆叠设置的多个所述半导体器件中非位于最底层的半导体器件通过权利要求1-4中的任意一项所述的半导体器件的制作方法制作。
7.根据权利要求6所述半导体器件的制作方法，其特征在于，还包括：
通过引线连接所述半导体器件和所述封装基板上的焊盘。
8.一种半导体器件，其特征在于，包括：第一芯片、位于所述第一芯片之上的第二芯片，以及覆盖所述第一芯片和所述第二芯片的塑封材料，所述塑封材料位于所述第二芯片两侧的部分呈L型。
9.一种半导体器件，其特征在于，包括：
封装基板；
在所述封装基板上堆叠设置多个半导体器件，相邻的所述半导体器件以及所述半导体器件和所述封装基板之间通过粘结膏固定连接，
其中，堆叠设置的多个所述半导体器件中非位于最底层的半导体器件包括第一芯片、位于所述第一芯片之上的第二芯片，以及覆盖所述第一芯片和所述第二芯片的塑封材料，所述塑封材料位于所述第二芯片两侧的部分呈L型。
10.一种电子装置，其特征在于，包括如权利要求8或9所述的半导体器件以及与所述半导体器件连接的电子组件。
CN201711042402.8A 2017-10-30 2017-10-30 一种半导体器件及其制作方法、电子装置 Pending CN109727913A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711042402.8A CN109727913A (zh) 2017-10-30 2017-10-30 一种半导体器件及其制作方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711042402.8A CN109727913A (zh) 2017-10-30 2017-10-30 一种半导体器件及其制作方法、电子装置

Publications (1)

Publication Number Publication Date
CN109727913A true CN109727913A (zh) 2019-05-07

Family

ID=66294083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711042402.8A Pending CN109727913A (zh) 2017-10-30 2017-10-30 一种半导体器件及其制作方法、电子装置

Country Status (1)

Country Link
CN (1) CN109727913A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043390A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 노출부가 형성된 반도체 칩을 이용한 적층 패키지
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
CN202394964U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件
US20130157414A1 (en) * 2011-12-20 2013-06-20 Nxp B. V. Stacked-die package and method therefor
CN103187404A (zh) * 2011-12-31 2013-07-03 刘胜 半导体芯片堆叠封装结构及其工艺
CN105789146A (zh) * 2014-12-16 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种堆叠式芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
KR20070043390A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 노출부가 형성된 반도체 칩을 이용한 적층 패키지
US20130157414A1 (en) * 2011-12-20 2013-06-20 Nxp B. V. Stacked-die package and method therefor
CN202394964U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件
CN103187404A (zh) * 2011-12-31 2013-07-03 刘胜 半导体芯片堆叠封装结构及其工艺
CN105789146A (zh) * 2014-12-16 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种堆叠式芯片封装结构

Similar Documents

Publication Publication Date Title
US10319696B1 (en) Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
US7112875B1 (en) Secure digital memory card using land grid array structure
CN108807200A (zh) 具有引线键合的多管芯堆叠的集成电路封装
CN106252328B (zh) 半导体装置
CN106340497A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
TW200924082A (en) Multiple chips stack structure and method for fabricating the same
TW201118991A (en) Package structure and packaging process thereof
TWI695486B (zh) 包含不同半導體晶粒之多重堆疊的半導體裝置總成及其製作方法
CN103021960A (zh) 三维集成电路的制造方法
TW202109789A (zh) 半導體封裝
WO2019132957A1 (en) Microelectronic assemblies
CN109665487A (zh) 一种mems器件晶圆级系统封装方法以及封装结构
US10049977B2 (en) Semiconductor package on package structure and method of forming the same
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
US20020180020A1 (en) Three-dimension multi-chip stack package technology
CN109727913A (zh) 一种半导体器件及其制作方法、电子装置
CN111009502B (zh) 双面扇出型层叠封装结构及其封装方法
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
JP2004031916A (ja) 両面半導体チップのための半導体パッケージ及びその製造方法
US20230402415A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN108346618A (zh) 半导体器件及其制作方法、电子装置
CN105161451B (zh) 半导体叠层封装方法
JPS6370532A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190507

RJ01 Rejection of invention patent application after publication