CN109727873B - 在晶体管装置上形成取代栅极结构的方法 - Google Patents

在晶体管装置上形成取代栅极结构的方法 Download PDF

Info

Publication number
CN109727873B
CN109727873B CN201811275158.4A CN201811275158A CN109727873B CN 109727873 B CN109727873 B CN 109727873B CN 201811275158 A CN201811275158 A CN 201811275158A CN 109727873 B CN109727873 B CN 109727873B
Authority
CN
China
Prior art keywords
gate
sacrificial gate
opening
gate electrode
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811275158.4A
Other languages
English (en)
Other versions
CN109727873A (zh
Inventor
舒杰辉
朴彰绪
山口新平
韩涛
梁容模
刘金平
梁赫洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN109727873A publication Critical patent/CN109727873A/zh
Application granted granted Critical
Publication of CN109727873B publication Critical patent/CN109727873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及在晶体管装置上形成取代栅极结构的方法，本文中所揭示的一种说明性方法格外包括在半导体衬底上面形成牺牲栅极结构，该牺牲栅极结构包含牺牲栅极绝缘层及牺牲栅极电极材料，进行第一栅极切口蚀刻程序，从而在该牺牲栅极电极材料中形成开口，以及在该开口中形成内部侧壁间隔物。在这项实施例中，该方法亦包括：在形成该内部侧壁间隔物之后，穿过该开口进行第二栅极切口蚀刻程序，该第二栅极切口蚀刻程序适于移除该牺牲栅极电极材料，进行氧化退火程序，以及在至少该开口中形成绝缘材料。

Description

在晶体管装置上形成取代栅极结构的方法
技术领域
本申请大体上涉及集成电路的制作，并且更尤指在晶体管装置上形成取代栅极结构的各种新颖方法以及所产生的新颖装置结构。
背景技术
在诸如微处理器、储存装置及类似者等现代集成电路中，有限芯片面积上提供非常大量的电路组件，特别是晶体管。场效晶体管(FET)有各种形状及形式，例如平面型晶体管、FinFET晶体管、垂直晶体管、奈米线装置等。
传统的平面型FET是一种平面型装置，其中装置的整个信道区是平行于且稍低于半导电性衬底(substrate)的平面型上表面而形成。与平面型FET相比，有所谓的3D装置，诸如说明性FinFET装置，其为一种三维结构。图1为半导体材料12上面形成的说明性先前技术FinFET半导体装置10的透视图，其中装置10的鳍片14是由衬底12的材料所制成，例如：硅。装置10包括复数个鳍片形成沟槽13、三个说明性鳍片14、栅极结构16、侧壁间隔物18以与栅极覆盖层20。间隔物18一般是由氮化硅所制成，但在一些情况下，其可由具有比氮化硅更低介电常数(k)的材料所制成。绝缘材料17(例如：二氧化硅)在诸鳍片14之间提供电隔离。鳍片14具有三维组态：高度H、宽度W及轴向长度L。轴向长度L对应于装置的栅极长度，亦即装置10运作时其内电流行进的方向。装置10的栅极宽度正交于栅极长度方向。鳍片14由栅极结构16所包覆的部分为FinFET装置10的信道区。鳍片14置于间隔物18外侧的部分将会变为装置10的部分源极/漏极区。
对于许多FET装置，栅极结构最初是形成为连续线型结构，其跨整个衬底延展，包括跨主动区及隔离区延展。在先进集成电路(IC)产品中，晶体管装置的栅极结构一般是使用众所周知的取代栅极(或“栅极后制”)制造技巧来制造。大体上，取代栅极制造技巧涉及形成由牺牲栅极绝缘层(例如：二氧化硅)及一层牺牲栅极电极材料(例如：多晶硅或非晶硅)所构成的牺牲(或“虚设”)栅极结构。进行各种程序(process)操作而在原位具有牺牲栅极结构，例如源极/漏极布植程序，在晶体管装置的源极/漏极区中形成磊晶半导体材料等。在制造程序中的某制点，将移除牺牲栅极结构以界定取代栅极凹穴(cavity)。之后，将在取代栅极凹穴中形成用于取代栅极结构的材料，并且将在取代栅极结构上方形成最终栅极盖体。在先进装置中，此一取代栅极结构可包含高k(k值为10或更大)栅极绝缘层及一或多个含金属材料层，其共同作用为用于取代栅极结构的导电栅极电极。
对于许多FET装置，初始牺牲栅极结构最初是形成为连续线型结构，其跨整个衬底延展，包括跨主动区及隔离区延展。长连续线型牺牲栅极结构是通过以下程序来形成：跨整个衬底沉积用于牺牲栅极结构的材料、在所沉积牺牲栅极材料上面形成图型化栅极蚀刻掩模、以及透过图型化栅极蚀刻掩模进行一或多个蚀刻程序以移除牺牲栅极材料的曝露部分。于该制点，将在与长连续线型牺牲栅极结构相邻处形成间隔物结构。如上所述，在已发生其它处理之后的某制点，例如在装置的源极/漏极区中形成磊晶材料之后，长连续线型牺牲栅极结构有部分将遭受移除或“切割”，以便界定原始长连续线型牺牲栅极结构将于最后遭受移除并以最终取代栅极结构取代的个别部分或节段。在切割程序完成之后，现已分离的第一与第二牺牲栅极结构的两个已切割端面之间有“栅极切割”开口或空间。这有时可称为介于所述个别牺牲栅极结构之间的“尖部对尖部”间隔。位于所述牺牲栅极结构的所述已切割端面之间的栅极切割开口一般是以绝缘材料填充。
随着装置尺寸持续缩减，并且随着衬底上晶体管装置的堆积密度持续增大，由于涉及在晶体管装置上制造取代栅极结构而引发各种问题。更具体而言，由于装置持续比例缩放，牺牲栅极结构的垂直高度已增大，而牺牲栅极结构的横宽(即栅极长度或关键尺寸)已减小。结果是，深宽比(高度/横宽)已增大，从而使得将原始长连续线型牺牲栅极结构切割成个别牺牲栅极结构节段更成问题。举例而言，假定更先进装置上牺牲栅极结构的深宽比增大，切割原始长连续线型牺牲栅极结构的作用可能不完整，原因在于牺牲栅极材料不理想的残余量在切割程序完成后可能留在原位。存在此类出自牺牲栅极结构的不理想的残余材料可能使得质量取代栅极结构更加难以形成，而且，在一些情况下，将为了晶体管装置而形成的所述最终取代栅极结构之间构成导电路径。亦即，留在栅极切割开口的底端处的牺牲栅极结构的残余导电材料可在其于IC产品上形成时，构成介于两个最终取代栅极结构之间的电气短路，这可从而导致装置效能降低及/或装置完全故障。
本申请是针对在晶体管装置上形成取代栅极结构的各种新颖方法以及所产生的新颖装置结构，其可消除或至少减轻上述问题其中的一或多者。
发明内容
以下介绍本发明的简化概要，以便对本发明的一些方面有基本的了解。本概要并非本发明的详尽概述。用意不在于指认本发明的重要或关键要素，或叙述本发明的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。
大体上，本申请是针对在晶体管装置上形成取代栅极结构的各种新颖方法、以及所产生的新颖装置结构。本文中所揭示的一种说明性方法格外包括在半导体衬底上面形成牺牲栅极结构，该牺牲栅极结构包含牺牲栅极绝缘层及牺牲栅极电极材料，进行第一栅极切口蚀刻程序，从而在该牺牲栅极电极材料中形成开口，以及在该开口中形成内部侧壁间隔物。在这项实施例中，该方法亦包括：在形成该内部侧壁间隔物之后，穿过该开口进行第二栅极切口蚀刻程序，该第二栅极切口蚀刻程序适于移除该牺牲栅极电极材料，进行氧化退火程序，以及在至少该开口中形成绝缘材料。
本文中所揭示的一种说明性集成电路产品包括具有第一端面的第一最终栅极结构、以及具有第二端面的第二最终栅极结构。在这项具体实施例中，该集成电路产品亦包括置于所述第一与第二最终栅极结构之间的绝缘栅极分离结构，其中该第一端面接触该绝缘栅极分离结构的第一侧表面，而该第二端面接触该绝缘栅极分离结构的第二侧表面。在这项具体实施例中，该绝缘栅极分离结构具有分阶底端表面，该分阶底端表面具有由实质水平取向已凹陷表面围绕的实质水平取向底端中央表面，其中该实质水平取向底端中央表面置于该衬底上面的第一阶，而该实质水平取向已凹陷表面置于该衬底上面的第二阶，其中该第二阶大于该第一阶。
附图说明
本申请可搭配附图参照以下说明来了解，其中相似的附图标记表示相似的组件，并且其中：
图1为说明性先前技术FinFET装置的简图；以及
图2至图22绘示本方法所揭示与在晶体管装置上形成取代栅极结构有关的各种新颖方法、以及所产生的装置结构。
尽管本文所揭示的专利目标易受各种修改和替代形式所影响，其特定具体实施例仍已通过图式中的实施例予以表示并且在本文中予以详述。然而，应了解的是，本文中特定具体实施例的说明用意不在于将本发明限制于所揭示的特定形式，相反地，如随附权利要求书所界定，用意在于涵盖落于本发明的精神及范畴内的所有修改、均等例、及替代方案。
主要附图标记说明
10 FinFET半导体装置、装置、FinFET装置
12 半导体材料、衬底
13 沟槽
14、106 鳍片
16 栅极结构
17 绝缘材料
18 侧壁间隔物、间隔物
20 栅极覆盖层
100 IC产品
102 半导体衬底、衬底
104 图型化鳍片形成蚀刻掩模、图型化蚀刻掩模
104A 二氧化硅层
104B 氮化硅层
105 鳍片形成沟槽、沟槽
108 绝缘材料层、绝缘材料
108R 已凹陷上表面
109 牺牲栅极结构
110 牺牲栅极绝缘层、材料层、层件
114 牺牲栅极电极、牺牲栅极电极材料层、材料层、层件、牺牲栅极电极材料
114A 第一部分、栅极节段、材料层
114B 第二部分、栅极节段、材料层
114R 其余部分
114U 上表面
116 栅极盖体、栅极盖体材料层、材料层、层件
116A、117A、118 开口
117 图型化蚀刻掩模
118W 宽
119 侧壁间隔物、间隔物
121 绝缘材料层、绝缘材料
123 虚线区域
124 翘曲侧壁
125 间隔
126 间隔物材料层
126A 内部侧壁间隔物、内部间隔物、间隔物
130 氧化退火程序、退火程序
132 二氧化硅区域、二氧化硅材料区域、二氧化硅材料
140 绝缘材料、材料
141 绝缘栅极分离结构
141A 第一侧表面
141B 第二侧表面
141S 分阶底端表面
150 取代栅极结构、最终栅极结构
150A 绝缘材料层
150B 导电栅极电极
150F 第一端面
150G 第二端面
150X 第一取代栅极结构、最终栅极结构、取代栅极结构、第一最终栅极结构
150Y 第二取代栅极结构、取代栅极结构、第二最终栅极结构
152 最终栅极盖体
162 底端中央表面
163 表面、已凹陷表面
164 移转表面
H 高度
W 宽度
L 轴向长度
GW 栅极宽度
GL 栅极长度。
具体实施方式
下面说明本发明的各项说明性具体实施例。为了澄清，本说明书中并未说明实际实作方面的所有特征。当然，将会领会旳是，在开发任何此实际具体实施例时，必须作出许多实作方面特定决策才能达到开发者的特定目的，例如符合系统有关及业务有关的限制条件，这些限制条件会随实作方面不同而变。此外，将会领会的是，此一开发努力可能复杂且耗时，虽然如此，仍会是受益于本申请的所属领域技术人员的例行工作。
本专利目标现将参照附图作说明。各种结构、系统及装置在图式中只是为了阐释而绘示，为的是不要因所属领域技术人员众所周知的细节而混淆本申请。虽然如此，仍将附图包括进来以说明并阐释本申请的说明性实施例。本文中使用的字组及词组应了解并诠释为与所属领域技术人员了解的字组及词组具有一致的意义。与所属领域技术人员了解的通常及惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于通过本文词汇或词组的一致性用法提供暗示。就一词汇或词组用意在于具有特殊意义的方面来说，即有别于所属领域技术人员了解的意义，此一特殊定义将会按照为此词汇或词组直接且不含糊地提供此特殊定义的定义方式，在本说明书中明确提出。
本申请是针对在晶体管装置上形成取代栅极结构的各种新颖方法、以及所产生的装置结构。所属领域技术人员若完整阅读本申请书将轻易明白的是，本案所揭示的方法可在形成具有各种不同组态的晶体管装置时运用，例如平面型晶体管装置、垂直晶体管装置、FinFET装置等。本文中所述及所示的说明性实施例涉及使用本文中所揭示的方法来形成由说明性FinFET装置所构成的集成电路(IC)产品100。然而，本案所揭示的发明不应该视为受限于任何特定类型或形式的晶体管。此外，本文中所揭示的方法及装置可在形成各种产品时运用，包括但不限于逻辑产品、内存产品等。请参阅附图，现将更详细地说明本文中所揭示的方法及装置的各项说明性具体实施例。
图2绘示半导体衬底102中及上面形成的IC产品100。衬底102可具有各种组态，诸如本文中所示的主体衬底组态、或上覆半导体绝缘体(SOI)组态。此一SOI衬底包括主体半导体层、置于该主体半导体层上的埋置型绝缘层，及置于该埋置型绝缘层上的主动半导体层，其中本文中所揭示的晶体管装置是在该主动层中及上面形成。主动层及/或主体半导体层可由硅所制成，或可由除了硅以外的半导体材料所制成，而且两者都不一定要由相同半导体材料所制成。因此，「衬底」或「半导体衬底」等词应了解为涵盖所有半导电性材料及所有形式的此类材料。应注意的是，本文中所揭示用于晶体管装置的最终栅极结构可通过进行众所周知的取代栅极制造技巧来形成。另外，附图未绘示各个掺杂区，例如：光晕布植区、经掺杂源极/漏极区、阱区及类似者。本文中所示的晶体管装置可以是NMOS或PMOS晶体管。本文中所揭示的晶体管装置的各个组件及结构可使用各种不同材料、及通过进行各种已知技巧来形成，例如化学气相沉积(CVD)程序、原子层沉积(ALD)程序、热生长程序、旋涂技巧、磊晶生长程序等。这些不同材料层的厚度亦可取决于特定应用而变。
如图2所示，衬底102中已形成复数个鳍片106。图2为产品100在将为了第一与第二FinFET装置而形成栅极结构(图未示)的位置处穿过鳍片106取看的截面图。图2中的截面图是顺着与晶体管装置的栅极宽度(GW)方向对应的方向取看。
请继续参阅图2，在本文中所示的实施例中，将各说明性FinFET装置绘示为包含两个说明性鳍片106。当然，FinFET装置可由单一鳍片106或比本文中所示两个说明性鳍片106更多所构成。在一项说明性实施例中，鳍片106是透过图型化鳍片形成蚀刻掩模104通过进行一或多个蚀刻程序所形成，例如异向性蚀刻程序，以在衬底102中形成复数个鳍片形成沟槽105，并且从而界定或形成复数个鳍片106。图型化鳍片形成蚀刻掩模104旨在本质上具有代表性，因为其可由多层材料所构成，例如所示二氧化硅层104A及氮化硅层104B。因此，图型化鳍片形成蚀刻掩模104的特定形式及组成不应视为本案所揭示的发明的限制。
鳍片106的横宽及垂直高度可随特别应用而变。另外，鳍片形成沟槽105及鳍片106的总体尺寸、形状及组态可随特定应用而变。在附图所示的说明性实施例中，鳍片形成沟槽105及鳍片106全都绘示为具有均匀尺寸及形状。然而，沟槽105及鳍片106的尺寸及形状不需要此类均匀性，也能实践本文中所揭示的发明的至少一些方面。在附图中，鳍片形成沟槽105是绘示为已通过进行异向性蚀刻程序来形成，该异向性蚀刻程序导致鳍片106具有示意性(且简易性)绘示的大致矩形组态。在实际的现实装置中，鳍片106的侧壁某种程度可向外渐缩(亦即，鳍片在鳍片底端处可比在鳍片顶端处更宽)，但附图未绘示该组态。因此，鳍片形成沟槽105及鳍片106的尺寸和组态、以及其施作方式不应该视为本案所揭示的发明的限制。为了易于揭示，后续图式中将仅绘示实质矩形沟槽105及鳍片106。
图3绘示产品100在进行数个程序操作之后的情况。首先，沉积诸如二氧化硅的绝缘材料层108，以便过量填充沟槽105，使得绝缘材料108是置于图型化蚀刻掩模104的上表面上面。之后，进行CMP程序以将所沉积绝缘材料层108的上表面与图型化蚀刻掩模104的上表面平坦化。然后，进行凹口蚀刻程序以使绝缘材料层108凹陷，使得其具有使鳍片106的垂直高度的所欲部分或量曝露的已凹陷上表面108R。绝缘材料层108的凹陷量可随特定应用而变。之后，进行一或多个蚀刻程序以相对于周围材料移除图型化蚀刻掩模104。
如上所述，用于晶体管装置的最终栅极结构将使用本文中所揭示的独特取代栅极制造程序来制造。形成取代栅极结构的程序有部分涉及形成牺牲栅极结构109，其在进行各个程序操作之后，遭受移除并以最终取代栅极结构取代，以制作原位具有牺牲栅极结构109的晶体管。因此，仍请参考图3，此一牺牲栅极结构109一般包含牺牲栅极绝缘层110及牺牲栅极电极114。栅极盖体116一般置于牺牲栅极结构109上面。如图3所示，在一个说明性程序流程中，进行保形沉积程序，例如保形ALD程序，以在产品100上形成保形牺牲栅极绝缘层110。或者，保形牺牲栅极绝缘层110亦可通过进行热生长程序来形成。牺牲栅极绝缘层110的构成厚度与材料可随特定应用而变。在一项说明性具体实施例中，牺牲栅极绝缘层110可由二氧化硅所构成。在所示实施例中，其中说明性晶体管装置为FinFET装置，进行保形沉积程序以形成牺牲栅极绝缘层110。然而，可能不是所有应用中都需要形成此一保形牺牲栅极绝缘层110。举例而言，当晶体管装置为平面型装置时，牺牲栅极绝缘层110可通过形成非保形沉积程序或热生长程序来形成。
图3亦展示如牺牲栅极绝缘层110上所形成的牺牲栅极结构109的牺牲栅极电极114。在一项说明性实施例中，牺牲栅极电极114可由单一材料层所构成。牺牲栅极电极114的构成厚度与材料可随特定应用而变。在一项说明性实施例中，牺牲栅极电极114可由多晶硅、非晶硅等所构成。在一个说明性程序流程中，进行毯覆式沉积程序以在牺牲栅极绝缘层110上形成牺牲栅极电极114。虽然图式中并未绘示，初始沉积用于牺牲栅极电极114的材料之后，其上表面可能不均匀，因为其将倾向于在鳍片106上面的位置具有高点，并且在诸鳍片106之间的区域中具有低点，亦即其上表面将包含峰部与谷部。最后，希望在进行附加程序操作前，牺牲栅极电极114的上表面实质平坦。在一具体实施例中，这可通过以下程序来达成：形成相对薄的二氧化硅层以便过量填充用于牺牲栅极电极114的材料层的上表面中的谷部，进行CMP程序以将二氧化硅与牺牲栅极电极材料层114的上表面平坦化，并在之后进行相对于二氧化硅层、及用于牺牲栅极电极114的材料层不具有选择性的蚀刻程序。进行此蚀刻程序，直到二氧化硅材料全部遭受移除，从而留下图3所示的用于具有实质平面型上表面的牺牲栅极电极114的材料层。之后，在用于牺牲栅极电极114的材料层上跨衬底102毯覆式沉积栅极盖体材料层116(例如：氮化硅)。
在一个说明性程序流程中，材料层110、114及116最初全都是在整个衬底102上面形成。于此制点，在本文中所示说明性程序流程里，进行复数个蚀刻程序以至少将层件116与114图型化，以形成跨衬底102延展的复数个单独连续线型结构。图4为顺着与晶体管装置的栅极长度(电流输送)方向对应的方向在图3所示处取看的截面图。在一些应用中，程序流程中亦可在此制点将层件110图型化，但图式中并未绘示此一情况。这可通过以下程序来达成：在栅极盖体材料层116上面形成由复数个线型特征所构成的图型化光阻蚀刻掩模(图未示)，并在之后穿过图型化光阻蚀刻掩模进行一或多个蚀刻程序以移除栅极盖体材料层116的曝露部分。在完成蚀刻程序之后，图型化栅极盖体材料层116的诸个别单独特征各可作用为栅极盖体，用于至少由牺牲栅极电极114所构成的诸连续线型牺牲栅极结构109其中一者。于此制点，可移除图型化光阻蚀刻掩模，并且图型化栅极盖体材料层116可作用为蚀刻掩模，至少将用于牺牲栅极电极114的材料层图型化，从而形成复数个上面各安置有栅极盖体116的连续线型牺牲栅极结构109。然后，如图4所示，可通过进行传统间隔物制造技巧，亦即，沉积间隔物材料的保形层并进行异向性蚀刻程序，在与各连续线型牺牲栅极结构109的侧壁相邻处形成侧壁间隔物119。请参阅图4，接着在产品100上沉积例如二氧化硅的绝缘材料层121，并且进行CMP程序以将绝缘材料层121的上表面与栅极盖体116的上表面平坦化。
图5绘示产品100在进行数个程序操作之后的情况。首先，栅极盖体116及绝缘材料层121上面形成图型化掩模层117，例如内有形成开口117A的图型化光阻层。开口117A置于希望将牺牲栅极结构109的材料切割或移除的位置。请继续参阅图5，穿过开口117A进行异向性蚀刻程序，以移除栅极盖体116的曝露部分，并且在栅极盖体116中界定开口116A。此蚀刻程序亦可缩减间隔物119的高度，但图式中并未绘示间隔物119的此类高度缩减。大体上，本文中所揭示的诸发明中，至少一些发明的一项方面涉及进行两步骤栅极蚀刻程序，以至少将牺牲栅极结构109的牺牲栅极电极114切割或分离成不同轴向长度的所欲节段。因此，图5绘示该产品在一制点的情况，其中穿过开口116A进行第一异向性栅极切口蚀刻程序以移除牺牲栅极电极114的诸部分，并且从而界定具有横宽(顺着晶体管装置的栅极宽度(GW)方向)的开口118。相对而言，第一栅极切口蚀刻程序是一种相对非侵袭性蚀刻程序，使得开口118从开口118的顶端至底端维持大约等宽118W，并且在截面中检视时呈现实质平坦的侧壁。当然，在现实装置中，开口118可渐缩至某程度，亦即，其在开口118的顶端处可比在开口118的底端处更宽。举例而言，在牺牲栅极电极114由多晶硅或非晶硅所制成的情况下，可使用至少一种卤基材料作为蚀刻剂来进行第一栅极切口蚀刻程序，并且可在小于或等于约500W的功率下进行该蚀刻程序。在一项具体实施例中，进行第一栅极切口蚀刻程序，使得开口118具有在牺牲栅极电极材料114内终止的底端。亦即，由于进行此相对非侵袭性第一栅极切口蚀刻程序，开口118的底端处可有牺牲栅极电极114的一些剩余材料，如虚线区域123中所示。开口118的底端处牺牲栅极电极114的材料剩余量可随特定应用而变。然而，如果进行更具侵袭性的蚀刻程序(例如使用大于500W的功率设定来进行)以试图确保牺牲栅极电极114的材料全都遭受移除，则开口118的侧壁将倾向于向外翘曲，如虚线124所示。此类翘曲侧壁会有问题，原因在于当使用上述相对非侵袭性第一栅极切口蚀刻程序形成开口118时，翘曲侧壁124与最近处鳍片106之间的间隔125将小于鳍片106与开口118的实质非翘曲侧壁之间的对应间隔。当开口118形成有向外翘曲侧壁124时，已缩减的间隔125可使形成用于装置的最终栅极结构更具挑战性的给予在鳍片106与将在开口118中形成的绝缘栅极分离结构141之间相对较小的间隔125，下面有更完整的说明。
图6绘示产品100在进行数个程序操作之后的情况。首先，移除图型化蚀刻掩模117。之后，进行保形沉积程序以在栅极盖体116上面、及开口118中形成保形间隔物材料层126。间隔物材料层126可由任何所欲材料所制成，例如氮化硅、氮氧化硅等。
图7及图8绘示该产品在进行以下程序之后的情况：进行异向性蚀刻程序将间隔物材料层126的水平安置部分移除，从而形成置于开口118的侧壁上的内部侧壁间隔物126A。图8为顺着与晶体管装置的栅极长度(GL或电流输送)方向对应的方向在图7所示处取看的截面图。内部间隔物126A的厚度(在其底座处)可随特定应用而变(例如：2nm至5nm)。通过形成内部间隔物126A，使置于开口118的底端处用于牺牲栅极电极114的材料的残余部分的重要部分在由间隔物126A的内表面所界定的区域内再次曝露。然而，如图所示，用于牺牲栅极电极114的材料有一部分仍置于内部间隔物126A底下或受其包覆。
图9、图10及图11绘示该产品在进行以下程序之后的情况：穿过内有安置内部间隔物126A的开口118进行第二异向性栅极切口蚀刻程序，以移除未遭由相对于周围材料具有选择性的内部间隔物126A包覆的牺牲栅极电极114的曝露部分。图10为顺着与晶体管装置的栅极长度(电流输送)方向对应的方向在图9所示处取看的截面图。图11为向下看入开口118在已移除内部间隔物126A情况下的放大平面图，其中箭头指出晶体管装置的栅极长度(GL)与栅极宽度(GW)方向。在一项说明性具体实施例中，第二异向性栅极切口蚀刻程序在牺牲栅极绝缘层110上终止，并且有效地使开口118的深度延展。如图所示，在完成第二栅极切口蚀刻程序之后，将用于牺牲栅极电极114的材料实质切割成第一部分114A与第二部分114B，牺牲栅极电极114的材料置于内部间隔物126A底下的剩余部分114R除外。在程序流程中的此制点，必要时，可进行蚀刻程序以移除牺牲栅极绝缘层110置于开口118的底端处的曝露部分。
图12、图13及图14绘示进行以下程序之后的情况：该产品在其上进行氧化退火程序130，以至少将用于牺牲栅极电极114的材料置于内部间隔物126A底下或受其包覆的剩余部分114R转换成二氧化硅区域132，从而确保诸栅极节段114A、114B之间没有导电材料或导电路径。图13为顺着与晶体管装置的栅极长度(电流输送)方向对应的方向在图12所示处取看的截面图。图14为向下看入开口118在已移除内部间隔物126A情况下的放大平面图。在一项说明性具体实施例中，氧化退火程序130可以是在大约600℃的温度下进行约一小时持续时间的蒸汽退火程序，但此类处理细节可随应用而变。取决于退火程序130的持续时间及参数，二氧化硅区域132可横向延展比间隔物126A的宽度(在其底座处)更大的距离，亦即，二氧化硅材料区域132可以朝向相邻鳍片106延展到比本文中所示简图中所示更远处。
图15、图16及图17绘示该产品在进行数个程序操作后的情况。图16为顺着与晶体管装置的栅极长度(电流输送)方向对应的方向在图15所示处取看的截面图。图17为开口118处在其内形成各种材料之后向下看的放大平面图。首先，进行沉积程序而以绝缘材料140(例如氮化硅)过量填充开口118。之后，进行在牺牲栅极电极材料层114A、114B的上表面114U上终止的一或多个CMP程序操作。这些程序操作移除过量的绝缘材料140以与栅极盖体116。置于开口118中的剩余绝缘材料140、及内部间隔物126A共同构成上述绝缘栅极分离结构141。在一项说明性具体实施例中，内部间隔物126A及材料140可由相同材料所构成，例如：氮化硅。请注意，绝缘栅极分离结构141的对立面上牺牲栅极结构109的材料现已曝露供移除用。
图18及图19绘示产品100在进行数个程序操作之后的情况，所述程序操作在用于晶体管装置的绝缘栅极分离结构141的对立面上形成最终第一与第二取代栅极结构150X、150Y(使用参考附图标记150来共同参考)。图19为顺着与晶体管装置的栅极长度(电流传输)方向对应的方向在图18所示处穿过最终栅极结构150X取看的截面图。首先，进行复数个蚀刻程序以循序移除用于牺牲栅极电极114、及牺牲栅极绝缘层110的材料的曝露部分。此程序操作在绝缘栅极分离结构141的对立面上界定复数个取代栅极凹穴。栅极凹穴遭由侧壁间隔物119(顺着栅极长度方向)横向约束(请参阅图19)。其次，进行各个程序操作以在各该栅极凹穴中形成说明性且简易绘示的取代栅极结构150X、150Y。大体上，取代栅极结构150可由一或多个绝缘材料层所构成，其(全部或部分)作用为用于晶体管装置的最终栅极结构的栅极绝缘层150A，并且由一或多个导电层所构成，例如金属、金属合金、多晶硅、功函数调整金属等，其(全部或部分)作用为晶体管装置的最终栅极结构150的导电栅极电极150B。用于取代栅极结构150的材料的厚度与组成可随特定应用而变，而且附图中所示用于取代栅极结构150的材料的相对厚度并未按照比例。在一项说明性实施例中，用于取代栅极结构150的相同材料可用于N型与P型装置两者的栅极结构。在其它应用中，通过形成适当的掩模层(图未示)，用于N型与P型装置的取代栅极结构150的材料可不同。在一项说明性具体实施例中，绝缘材料层150A可由诸如氧化铪的高k(k值为10或更大)绝缘材料所制成，而导电栅极电极150B则可由诸如氮化钛(未分别表示)作用为功函数调整层的金属或含金属材料、及诸如金属、金属合金、钨或经掺杂多晶硅的导电材料主体层所构成。如所属领域技术人员在完整阅读本申请后将领会的是，取代栅极结构150旨在代表可使用取代栅极制造技巧来形成的任何类型的栅极结构。应注意的是，第一最终栅极结构150X具有与绝缘栅极分离结构141的第一侧表面141A接触的第一端面150F，而第二最终栅极结构150Y具有与绝缘栅极分离结构141的第二侧表面141B接触的第二端面150G。
在一个说明性程序流程中，形成用于取代栅极结构150的材料之后，可进行CMP程序以移除置于绝缘材料层121上面的过量材料(请参阅图19)。于此制点，可进行一或多个凹口蚀刻程序以移除栅极凹穴内取代栅极结构150的材料的诸部分、或使所述材料凹陷，为最终栅极盖体152腾出空间。最终栅极盖体152(例如氮化硅)可通过沉积一层栅极盖体材料来形成，以便过量填充栅极凹穴，并在之后进行CMP程序以移除过量材料。
图20及图21为本文中所揭示的绝缘栅极分离结构141的一项说明性具体实施例的放大图。图20绘示绝缘栅极分离结构141的组件部分，即绝缘材料140与内部间隔物126A，并且亦展示上有安置绝缘栅极分离结构141的二氧化硅材料132。图21仅绘示绝缘栅极分离结构141的轮廓。如图21所示，绝缘栅极分离结构141具有由底端中央表面162所构成的分阶底端表面141S，该底端中央表面遭由已凹陷或已刻表面163围绕。图22为展示分阶底端表面141S的平面图。如图所示，分阶底端表面141S的实质水平取向底端中央表面162是安置在衬底102上面的第一阶，而实质水平取向已凹陷表面163是安置在衬底上面的第二阶，其中该第二阶比该第一阶更大。第一与第二阶之间的差异大约对应于通过进行上述氧化退火程序130所形成的二氧化硅材料区域132的垂直厚度。二氧化硅材料区域132亦安置在实质水平取向底端中央表面162与实质水平取向已凹陷表面163之间与移转表面164相邻处。
以上所揭示的特殊具体实施例仅属说明性，正如本发明可用所属领域技术人员所明显知道的不同但均等方式予以修改并且实践而具有本文的指导效益。举例而言，以上所提出的程序步骤可按照不同顺序来进行。另外，除了如权利要求书中所述除外，未意图限制于本文所示构造或设计的细节。因此，证实可改变或修改以上揭示的特定具体实施例，而且所有此类变例全都视为在本发明的范畴及精神内。要注意的是，本说明书及所附权利要求书中如“第一”、“第二”、“第三”或“第四”的类用以说明各个程序或结构的术语，仅当作此些步骤/结构节略参考，并且不必然暗喻此些步骤/结构的进行/形成序列。当然，取决于精准权利要求书的语言，可需要或可不需要此些程序的排列顺序。因此，本文寻求的保护如权利要求书中所提。

Claims (20)

1.一种制造集成电路的方法，该方法包含：
在半导体衬底上面形成牺牲栅极结构，该牺牲栅极结构包含牺牲栅极绝缘层及牺牲栅极电极材料；
进行第一栅极切口蚀刻程序，从而在该牺牲栅极电极材料中形成开口，其中，该开口将该牺牲栅极电极材料的上方部分横向分离成第一上方牺牲栅极电极部分和第二上方牺牲栅极电极部分，该开口暴露出该第一上方牺牲栅极电极部分的第一端表面和该第二上方牺牲栅极电极部分的第二端表面；
在形成该开口之后，在该开口中形成内部侧壁间隔物以覆盖所暴露的该第一和第二端表面；
在形成该内部侧壁间隔物之后，穿过该开口进行第二栅极切口蚀刻程序，该第二栅极切口蚀刻程序适于移除该牺牲栅极电极材料；
进行氧化退火程序；以及
在至少该开口中形成绝缘材料。
2.如权利要求1所述的方法，其特征在于，进行该第一栅极切口蚀刻程序包含进行该第一栅极切口蚀刻程序以从而形成具有在该牺牲栅极电极材料内终止的底端的该开口，以及该第二栅极切口蚀刻程序在该牺牲栅极绝缘层上终止，并且在该开口的该底端处移除该牺牲栅极电极材料。
3.如权利要求1所述的方法，其特征在于，形成该内部侧壁间隔物包含形成该内部侧壁间隔物而使得该牺牲栅极电极材料的一部分垂直置于该内部侧壁间隔物下面。
4.如权利要求3所述的方法，其特征在于，该氧化退火程序将垂直置于该内部侧壁间隔物下面的该牺牲栅极电极材料的至少该部分转换成二氧化硅区域。
5.如权利要求1所述的方法，其特征在于，进行该氧化退火程序包含进行蒸汽退火程序。
6.如权利要求1所述的方法，其特征在于，至少该开口中的该绝缘材料以及该内部侧壁间隔物至少部分界定绝缘栅极分离结构。
7.如权利要求6所述的方法，进一步包含：
移除该绝缘栅极分离结构的对立面上该牺牲栅极结构的材料，以在该绝缘栅极分离结构的对立面上形成第一与第二取代栅极凹穴；以及
分别在该第一与第二取代栅极凹穴中形成第一与第二取代栅极结构。
8.如权利要求7所述的方法，其特征在于，该第一与第二取代栅极结构包含高k取代栅极绝缘层以及包含至少一个含金属材料层的取代栅极电极。
9.如权利要求1所述的方法，其特征在于，该牺牲栅极结构是为了FinFET装置、平面型晶体管装置或垂直晶体管装置其中一者而形成，其中，该牺牲栅极绝缘层包含二氧化硅，并且其中，该牺牲栅极电极材料包含多晶硅或非晶硅。
10.如权利要求9所述的方法，其特征在于，该第一栅极切口蚀刻程序及该第二栅极切口蚀刻程序以至少一种卤基材料作为蚀刻剂材料来进行。
11.如权利要求1所述的方法，其特征在于，至少该开口中的该绝缘材料以及该内部侧壁间隔物两者都是由相同绝缘材料所构成。
12.一种制造集成电路的方法，该方法包含：
在半导体衬底上面形成连续线型牺牲栅极结构，该牺牲栅极结构包含牺牲栅极绝缘层及牺牲栅极电极材料；
进行第一栅极切口蚀刻程序，从而在该牺牲栅极电极材料中形成开口，该开口具有在该牺牲栅极电极材料内终止的底端；
在该开口中形成内部侧壁间隔物，使得该牺牲栅极电极材料的一部分垂直置于该内部侧壁间隔物下面；
在形成该内部侧壁间隔物之后，进行在该牺牲栅极绝缘层上终止且在该开口的该底端处将该牺牲栅极电极材料移除的第二栅极切口蚀刻程序；
进行氧化退火程序，以将垂直置于该内部侧壁间隔物下面的该牺牲栅极电极材料的至少该部分转换成二氧化硅区域；以及
在至少该开口中形成绝缘材料。
13.如权利要求12所述的方法，其特征在于，进行该氧化退火程序包含进行蒸汽退火程序。
14.如权利要求12所述的方法，其特征在于，至少该开口中的该绝缘材料以及该内部侧壁间隔物至少部分界定绝缘栅极分离结构。
15.如权利要求14所述的方法，进一步包含：
移除该绝缘栅极分离结构的对立面上该牺牲栅极结构的材料，以在该绝缘栅极分离结构的对立面上形成第一与第二取代栅极凹穴；以及
分别在该第一与第二取代栅极凹穴中形成第一与第二取代栅极结构。
16.一种在半导体衬底上面形成的集成电路产品，该产品包含：
具有第一端面的第一最终栅极结构；
具有第二端面的第二最终栅极结构；以及
置于该第一最终栅极结构与该第二最终栅极结构之间的绝缘栅极分离结构，该绝缘栅极分离结构包含彼此对立的第一侧表面与第二侧表面，其中，该第一端面接触该绝缘栅极分离结构的该第一侧表面，并且该第二端面接触该绝缘栅极分离结构的该第二侧表面，以及其中，该绝缘栅极分离结构具有分阶底端表面，该分阶底端表面具有由实质水平取向已凹陷表面围绕的实质水平取向底端中央表面，其中，该实质水平取向底端中央表面置于该半导体衬底上面的第一阶，而该实质水平取向已凹陷表面置于该半导体衬底上面的第二阶，其中，该第二阶的尺寸大于该第一阶的尺寸。
17.如权利要求16所述的集成电路产品，其特征在于，该绝缘栅极分离结构包含内部侧壁间隔物以及置于该内部侧壁间隔物内的材料层。
18.如权利要求17所述的集成电路产品，进一步包含二氧化硅区域，该二氧化硅区域垂直置于该实质水平取向已凹陷表面下面，并且相邻介于该实质水平取向底端中央表面与该实质水平取向已凹陷表面之间的该绝缘栅极分离结构的移转表面。
19.如权利要求17所述的集成电路产品，其特征在于，该内部侧壁间隔物以及置于该内部侧壁间隔物内的该材料层两者都包含氮化硅。
20.如权利要求16所述的集成电路产品，其特征在于，该第一最终栅极结构与该第二最终栅极结构包含高k取代栅极绝缘层以及包含至少一个含金属材料层的取代栅极电极。
CN201811275158.4A 2017-10-30 2018-10-30 在晶体管装置上形成取代栅极结构的方法 Active CN109727873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/797,837 2017-10-30
US15/797,837 US10453936B2 (en) 2017-10-30 2017-10-30 Methods of forming replacement gate structures on transistor devices

Publications (2)

Publication Number Publication Date
CN109727873A CN109727873A (zh) 2019-05-07
CN109727873B true CN109727873B (zh) 2022-03-18

Family

ID=66137916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811275158.4A Active CN109727873B (zh) 2017-10-30 2018-10-30 在晶体管装置上形成取代栅极结构的方法

Country Status (4)

Country Link
US (2) US10453936B2 (zh)
CN (1) CN109727873B (zh)
DE (1) DE102018218457A1 (zh)
TW (1) TWI714853B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201333870A (zh) 2011-12-21 2013-08-16 艾登工具股份有限公司 決定病人胰島素療法的系統及方法
US11088262B2 (en) * 2018-09-28 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Radical etching in gate formation
US10566202B1 (en) * 2018-11-29 2020-02-18 Globalfoundries Inc. Gate structures of FinFET semiconductor devices
CN111900088B (zh) * 2019-05-05 2024-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11495464B2 (en) 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11621322B2 (en) * 2020-07-30 2023-04-04 Wolfspeed, Inc. Die-to-die isolation structures for packaged transistor devices
KR20220145195A (ko) 2021-04-21 2022-10-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20220399373A1 (en) * 2021-06-15 2022-12-15 Intel Corporation Integrated circuit structures having cut metal gates with dielectric spacer fill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897154A (en) * 1986-07-03 1990-01-30 International Business Machines Corporation Post dry-etch cleaning method for restoring wafer properties
US20140367803A1 (en) * 2013-06-13 2014-12-18 GlobalFoundries, Inc. Finfet gate with insulated vias and method of making same
US20150263128A1 (en) * 2014-03-17 2015-09-17 International Business Machines Corporation Method of preventing epitaxy creeping under the spacer
US20160380082A1 (en) * 2015-06-26 2016-12-29 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663357B1 (ko) 2005-02-22 2007-01-02 삼성전자주식회사 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들
US8361338B2 (en) * 2010-02-11 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal method
US8435902B2 (en) * 2010-03-17 2013-05-07 Applied Materials, Inc. Invertable pattern loading with dry etch
US8373239B2 (en) * 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
US8741778B2 (en) * 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
KR101732023B1 (ko) * 2010-12-23 2017-05-02 삼성전자주식회사 반도체 장치의 형성 방법
US8536040B1 (en) * 2012-04-03 2013-09-17 Globalfoundries Inc. Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
US8659077B1 (en) 2012-09-13 2014-02-25 International Business Machines Corporation Multi-layer work function metal replacement gate
US9093376B2 (en) 2012-10-24 2015-07-28 International Business Machines Corporation Replacement metal gate FinFET
US9070635B2 (en) * 2013-08-09 2015-06-30 United Microelectronics Corp. Removing method
US9219153B2 (en) * 2013-08-21 2015-12-22 Globalfoundries Inc. Methods of forming gate structures for FinFET devices and the resulting semiconductor products
US9048262B2 (en) 2013-09-20 2015-06-02 International Business Machines Corporation Multi-fin finFETs with merged-fin source/drains and replacement gates
US9236480B2 (en) 2013-10-02 2016-01-12 Globalfoundries Inc. Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices
US9059042B2 (en) 2013-11-13 2015-06-16 Globalfoundries Inc. Methods of forming replacement gate structures and fins on FinFET devices and the resulting devices
US20150214331A1 (en) 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9231080B2 (en) 2014-03-24 2016-01-05 International Business Machines Corporation Replacement metal gate
US9064890B1 (en) 2014-03-24 2015-06-23 Globalfoundries Inc. Methods of forming isolation material on FinFET semiconductor devices and the resulting devices
US9147748B1 (en) * 2014-05-01 2015-09-29 Globalfoundries Inc. Methods of forming replacement spacer structures on semiconductor devices
US9508826B2 (en) 2014-06-18 2016-11-29 Globalfoundries Inc. Replacement gate structure for enhancing conductivity
US9318574B2 (en) 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9508642B2 (en) * 2014-08-20 2016-11-29 Globalfoundries Inc. Self-aligned back end of line cut
US9887129B2 (en) 2014-09-04 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with contact plug
JP6604596B2 (ja) * 2014-09-26 2019-11-13 インテル・コーポレーション 半導体デバイス用の選択的ゲートスペーサ
CN105762106B (zh) * 2014-12-18 2021-02-19 联华电子股份有限公司 半导体装置及其制作工艺
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법
US9331074B1 (en) 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102312346B1 (ko) 2015-02-23 2021-10-14 삼성전자주식회사 반도체 소자 형성 방법
KR102376503B1 (ko) 2015-04-23 2022-03-18 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
US9659930B1 (en) * 2015-11-04 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9761720B2 (en) 2015-11-30 2017-09-12 Globalfoundries Inc. Replacement body FinFET for improved junction profile with gate self-aligned junctions
TWI690080B (zh) * 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
US10297614B2 (en) * 2016-08-09 2019-05-21 International Business Machines Corporation Gate top spacer for FinFET
US10083961B2 (en) * 2016-09-07 2018-09-25 International Business Machines Corporation Gate cut with integrated etch stop layer
US10008601B2 (en) * 2016-10-17 2018-06-26 International Business Machines Corporation Self-aligned gate cut with polysilicon liner oxidation
US10460995B2 (en) * 2016-11-29 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a FinFET device
US10134604B1 (en) 2017-04-28 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897154A (en) * 1986-07-03 1990-01-30 International Business Machines Corporation Post dry-etch cleaning method for restoring wafer properties
US20140367803A1 (en) * 2013-06-13 2014-12-18 GlobalFoundries, Inc. Finfet gate with insulated vias and method of making same
US20150263128A1 (en) * 2014-03-17 2015-09-17 International Business Machines Corporation Method of preventing epitaxy creeping under the spacer
US20160380082A1 (en) * 2015-06-26 2016-12-29 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201917794A (zh) 2019-05-01
US20190131429A1 (en) 2019-05-02
TWI714853B (zh) 2021-01-01
CN109727873A (zh) 2019-05-07
US20190355832A1 (en) 2019-11-21
US10453936B2 (en) 2019-10-22
DE102018218457A1 (de) 2019-05-02
US11522068B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
CN109727873B (zh) 在晶体管装置上形成取代栅极结构的方法
US9362181B1 (en) Methods of forming diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US11349013B2 (en) IC product comprising a novel insulating gate separation structure for transistor devices
US9865704B2 (en) Single and double diffusion breaks on integrated circuit products comprised of FinFET devices
US10424657B2 (en) Tri-gate FinFET device
US9653583B1 (en) Methods of forming diffusion breaks on integrated circuit products comprised of finFET devices
US9443976B1 (en) Integrated circuit product comprising lateral and vertical FinFet devices
US9263516B1 (en) Product comprised of FinFET devices with single diffusion break isolation structures
CN107564860B (zh) 在包括finfet装置的ic产品的隔离区上形成保护层的方法
US9064932B1 (en) Methods of forming gate structures by a gate-cut-last process and the resulting structures
US9231051B2 (en) Methods of forming spacers on FinFETs and other semiconductor devices
US10700173B2 (en) FinFET device with a wrap-around silicide source/drain contact structure
US20140315371A1 (en) Methods of forming isolation regions for bulk finfet semiconductor devices
US20160163585A1 (en) Methods of forming self-aligned contact structures on semiconductor devices and the resulting devices
US9530869B2 (en) Methods of forming embedded source/drain regions on finFET devices
US10431499B2 (en) Insulating gate separation structure
US9478634B2 (en) Methods of forming replacement gate structures on finFET devices and the resulting devices
US10825741B2 (en) Methods of forming single diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9171922B1 (en) Combination finFET/ultra-thin body transistor structure and methods of making such structures
US10566328B2 (en) Integrated circuit products with gate structures positioned above elevated isolation structures
US9412839B2 (en) Methods of forming replacement gate structures on FinFET devices and the resulting devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210305

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GF

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant