CN109714051A - 小数分频器中通过规避频点来减小整数边界杂散的方法 - Google Patents

小数分频器中通过规避频点来减小整数边界杂散的方法 Download PDF

Info

Publication number
CN109714051A
CN109714051A CN201811600598.2A CN201811600598A CN109714051A CN 109714051 A CN109714051 A CN 109714051A CN 201811600598 A CN201811600598 A CN 201811600598A CN 109714051 A CN109714051 A CN 109714051A
Authority
CN
China
Prior art keywords
frequency divider
frequency
offset
num
decimal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811600598.2A
Other languages
English (en)
Inventor
黄建林
陈春雷
胡源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Pushan Electronic Technology Co Ltd
Original Assignee
Kunshan Pushan Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Pushan Electronic Technology Co Ltd filed Critical Kunshan Pushan Electronic Technology Co Ltd
Priority to CN201811600598.2A priority Critical patent/CN109714051A/zh
Publication of CN109714051A publication Critical patent/CN109714051A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种小数分频器中通过规避频点来减小整数边界杂散的方法。本发明小数分频器中通过规避频点来减小整数边界杂散的方法，包括：小数分频器PLL的输出表示如下公式：其中N:小数分频器整数部分；Fnum：小数分频器分子部分；Fden：小数分频器分母部分；fpd:鉴相频率。本发明的有益效果：适用于二次变频系统中，通过同时改变本振1和本振2频率使之偏移量处于PLL的环路带宽外，来达到减小杂散，提高系统性能的方法。

Description

小数分频器中通过规避频点来减小整数边界杂散的方法
技术领域
本发明涉及数字领域，具体涉及一种小数分频器中通过规避频点来减小整数边界杂散的方法。
背景技术
分频器是一种应用十分广泛的电路,其功能是对较高频率的信号分频,以得到所需要的低频信号。实际应用中,所需要的分频系数可能为整数或小数。整数分频的实现比较简单,可采用计数器芯片或用可编程逻辑器件设计
现代电子系统设计中,数字电子系统所占的比例越来越大,现代电子系统发展的趋势是数字化和集成化。而在数字系统中,时钟是各模块协同工作的根本保障,特别是时序数字系统,没有时钟根本无从工作。在数字系统设计中,经常需要对基准时钟进行不同倍数的分频而得到各模块所需的时钟频率,分频器是数字系统设计中最常见的基本电路之一。数字分频器一般有两类:一类是脉冲波形均匀分布的分频器,即常规分频器；另一类是脉冲波形不均匀分布的分频器。常规分频器一般只能进行整数倍分频,且分频倍数须为偶数。但在某些场合,时钟源与所需的频率不成偶数倍数关系,此时就需要波形不均匀的分频器,这种分频器除可进行整数倍分频外,还能进行小数倍分频,从而可以得到相对连续的频率输出,可应用于很多数字系统中,如直接数字频率合成中输出波形的频率控制以及步进电机中转速的控制等。
传统技术存在以下技术问题：
当使用集成Δ–Σ小数分频器的PLL中的小数分频功能时，会遇到整数边界杂散的问题：即当生成的频率靠近鉴相频率fpd的整数倍和二分之一整数倍时，主信号频谱两边会有杂散信号产生，由于杂散信号在PLL的环路带宽内，因此很难去除。
发明内容
本发明要解决的技术问题是提供一种小数分频器中通过规避频点来减小整数边界杂散的方法。
为了解决上述技术问题，本发明提供了一种小数分频器中通过规避频点来减小整数边界杂散的方法，包括：小数分频器PLL的输出表示如下公式：
其中
N:小数分频器整数部分；
Fnum：小数分频器分子部分；
Fden：小数分频器分母部分；
fpd:鉴相频率；
方法步骤如下：
根据选择Fpd和Fden确定频率偏移量foffset，再将foffset转换成分子部分的变化值Fnum-offset；其中
假设第一级本振(LO1)为固定本振，第二级本振(LO2)为调谐本振；此时当LO2小数部分的频率处于fpd/2，fpd附近时；即Fnum＝1，Fnum＝Fden /2，Fnum＝Fden-1附近时杂散最大；由此可以设定判决门限:
Fnum≤Fnum-offset (3)
(Fden-Fnum-offset)≤Fnum＜Fden (6)
根据判决门限判决结果，设置LO1和LO2同时增加或减少foffset。
在另外的一个实施例中，“根据判决门限判决结果，设置LO1和LO2同时增加或减少foffset。”具体地：
满足公式(3)，LO1和LO2同时增加foffset；
满足公式(4)，LO1和LO2同时减少foffset；
满足公式(5)，LO1和LO2同时增加foffset；
满足公式(6)，LO1和LO2同时减少foffset；
如果以上条件都不满足，LO1和LO2保持原设置值不变。
一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现任一项所述方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现任一项所述方法的步骤。
一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行任一项所述的方法。
本发明的有益效果：
适用于二次变频系统中，通过同时改变本振1和本振2频率使之偏移量处于PLL的环路带宽外，来达到减小杂散，提高系统性能的方法。
具体实施方式
下面结合具体实施例对本发明作进一步说明，以使本领域的技术人员可以 更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
PLL输出表达式如公式1
其中
N:小数分频器整数部分；
Fnum：小数分频器分子部分；
Fden：小数分频器分母部分；
fpd:鉴相频率；
算法步骤如下：
1.根据选择Fpd和Fden确定频率偏移量foffset，再将foffset转换成分子部分的变化值Fnum-offset；其中
2.假设第一级本振(LO1)为固定本振，第二级本振(LO2)为调谐本振；此时当LO2小数部分的频率处于fpd/2，fpd附近时；即Fnum＝1，Fnum＝Fden/2， Fnum＝Fden-1附近时杂散最大；由此可以设定判决门限:
Fnum≤Fnum-offset (3)
(Fden-Fnum-offset)≤Fnum＜Fden (6)
3.根据判决门限判决结果，设置LO1和LO2同时增加或减少foffset：
满足公式(3)，LO1和LO2同时增加foffset；
满足公式(4)，LO1和LO2同时减少foffset；
满足公式(5)，LO1和LO2同时增加foffset；
满足公式(6)，LO1和LO2同时减少foffset；
如果以上条件都不满足，LO1和LO2保持原设置值不变。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (5)

1.一种小数分频器中通过规避频点来减小整数边界杂散的方法，其特征在于，包括：小数分频器PLL的输出表示如下公式：
其中
N:小数分频器整数部分；
Fnum：小数分频器分子部分；
Fden：小数分频器分母部分；
fpd:鉴相频率；
方法步骤如下：
根据选择Fpd和Fden确定频率偏移量foffset，再将foffset转换成分子部分的变化值Fnum-offset；其中
假设第一级本振(LO1)为固定本振，第二级本振(LO2)为调谐本振；此时当LO2小数部分的频率处于fpd/2，fpd附近时；即Fnum＝1，Fnum＝Fden/2，Fnum＝Fden-1附近时杂散最大；由此可以设定判决门限:
Fnum≤Fnum-offset (3)
(Fden-Fnum-offser)≤Fnum＜Fden (6)
根据判决门限判决结果，设置LO1和LO2同时增加或减少foffset。
2.根据权利要求书1的小数分频器中通过规避频点来减小整数边界杂散的方法，其特征在于，“根据判决门限判决结果，设置LO1和LO2同时增加或减少foffset。”具体地：
满足公式(3)，LO1和LO2同时增加foffset；
满足公式(4)，LO1和LO2同时减少foffset；
满足公式(5)，LO1和LO2同时增加foffset；
满足公式(6)，LO1和LO2同时减少foffset；
如果以上条件都不满足，LO1和LO2保持原设置值不变。
3.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1或2所述方法的步骤。
4.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1或2所述方法的步骤。
5.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1或2任一项所述的方法。
CN201811600598.2A 2018-12-26 2018-12-26 小数分频器中通过规避频点来减小整数边界杂散的方法 Pending CN109714051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811600598.2A CN109714051A (zh) 2018-12-26 2018-12-26 小数分频器中通过规避频点来减小整数边界杂散的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811600598.2A CN109714051A (zh) 2018-12-26 2018-12-26 小数分频器中通过规避频点来减小整数边界杂散的方法

Publications (1)

Publication Number Publication Date
CN109714051A true CN109714051A (zh) 2019-05-03

Family

ID=66258410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811600598.2A Pending CN109714051A (zh) 2018-12-26 2018-12-26 小数分频器中通过规避频点来减小整数边界杂散的方法

Country Status (1)

Country Link
CN (1) CN109714051A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995258A (zh) * 2019-12-13 2020-04-10 昆山普尚电子科技有限公司 无线通信综合测试仪中减小本振环路内杂散电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080222691A1 (en) * 2004-09-28 2008-09-11 Microtune (Texas), L.P. System and method of eliminating or minimizing lo-related interference from tuners
US20110150062A1 (en) * 2009-12-17 2011-06-23 Anritsu Corporation Spectrum analyzer and spectrum analysis method
CN106788423A (zh) * 2017-01-11 2017-05-31 扬州通信设备有限公司 一种频率合成器模块及其杂散过滤方法
CN107749755A (zh) * 2017-11-10 2018-03-02 中国电子科技集团公司第四十研究所 一种改善接收机频率杂散指标的频率扫描控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080222691A1 (en) * 2004-09-28 2008-09-11 Microtune (Texas), L.P. System and method of eliminating or minimizing lo-related interference from tuners
US20110150062A1 (en) * 2009-12-17 2011-06-23 Anritsu Corporation Spectrum analyzer and spectrum analysis method
CN106788423A (zh) * 2017-01-11 2017-05-31 扬州通信设备有限公司 一种频率合成器模块及其杂散过滤方法
CN107749755A (zh) * 2017-11-10 2018-03-02 中国电子科技集团公司第四十研究所 一种改善接收机频率杂散指标的频率扫描控制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995258A (zh) * 2019-12-13 2020-04-10 昆山普尚电子科技有限公司 无线通信综合测试仪中减小本振环路内杂散电路
CN110995258B (zh) * 2019-12-13 2021-06-11 昆山普尚电子科技有限公司 无线通信综合测试仪中减小本振环路内杂散电路
WO2021114333A1 (zh) * 2019-12-13 2021-06-17 昆山普尚电子科技有限公司 无线通信综合测试仪中减小本振环路内杂散电路

Similar Documents

Publication Publication Date Title
US7913103B2 (en) Method and apparatus for clock cycle stealing
US7098708B2 (en) Low-power direct digital synthesizer with analog interpolation
US8756451B2 (en) Frequency synthesis methods and systems
CN106533401A (zh) 一种基于fpga的同步分段延时链的dpwm模块
US8806260B2 (en) Method and apparatus for generating a clock signal and for controlling a clock frequency using the same
US20080284474A1 (en) Techniques for integrated circuit clock management
US6392455B1 (en) Baud rate generator with fractional divider
CN109714051A (zh) 小数分频器中通过规避频点来减小整数边界杂散的方法
CN102324927A (zh) 波特率发生器
JP2002534832A (ja) 部分分割電荷補償手段を有する周波数シンセサイザ
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
KR20080018223A (ko) 분수-ｎ 합성기를 위한 프리스케일러
US6677786B2 (en) Multi-service processor clocking system
JP2000174615A (ja) 集積回路の内部クロック周波数を自動補正する方法と装置
CN106549667A (zh) 数字小数分频器及其分频方法
US7813466B2 (en) Jitter-free divider
CN207603614U (zh) 一种dds信号源时钟发生电路及信号源
US7920006B1 (en) Clocking scheme for efficient digital noise reduction in mixed-signal systems-on-chip
JP3196844B2 (ja) 位相調整回路
US7196560B2 (en) Clock frequency multiplier and method for multiplying a clock frequency
CN109714050A (zh) 小数分频器中获得需要频率精度的方法
CN108039885A (zh) 一种高速分频方法及具有占空比调节功能的高速分频器
US10469088B1 (en) Multi-GHZ fully synthesizable CMOS fractional divider
CN203377865U (zh) 一种rfid小数分频pll装置
CN204068935U (zh) 低相位噪声的集成化小数微波频率合成器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination