CN110995258B - 无线通信综合测试仪中减小本振环路内杂散电路 - Google Patents
无线通信综合测试仪中减小本振环路内杂散电路 Download PDFInfo
- Publication number
- CN110995258B CN110995258B CN201911283635.6A CN201911283635A CN110995258B CN 110995258 B CN110995258 B CN 110995258B CN 201911283635 A CN201911283635 A CN 201911283635A CN 110995258 B CN110995258 B CN 110995258B
- Authority
- CN
- China
- Prior art keywords
- stray
- local oscillator
- frequency
- intermediate frequency
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 18
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 238000000605 extraction Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 230000003595 spectral effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000005457 optimization Methods 0.000 abstract description 3
- 238000001228 spectrum Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Transceivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种无线通信综合测试仪中减小本振环路内杂散电路。本发明一种无线通信综合测试仪中减小本振环路内杂散电路，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、第二带通滤波器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器。本发明的有益效果：可以达到杂散抵消最优化；通过不同算法可以加快校准时间。通过增加校准、反馈补偿等电路及结合FPGA信号处理来共同完成本振环路内杂散抵消方法，改善系统性能。
Description
技术领域
本发明应用在无线通信综合测试仪中的射频本振环路内杂散抵消，也可以应用于其它需要小数分频的频率合成器中。
背景技术
当使用集成Δ–Σ小数分频器的PLL中的小数分频功能时，会遇到整数边界杂散的问题：即当生成的频率靠近鉴相频率Fpd的整数倍和二分之一整数倍时，主信号频谱两边会有杂散信号产生，由于杂散信号在PLL的环路带宽内因此很难去除。
发明内容
本发明要解决的技术问题是提供一种无线通信综合测试仪中减小本振环路内杂散电路，通过增加校准、反馈补偿等电路及结合FPGA信号处理来共同完成本振环路内杂散抵消方法，改善系统性能。
为了解决上述技术问题，本发明提供了一种无线通信综合测试仪中减小本振环路内杂散电路，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器；
所述FPGA芯片连接所述小数分频频率合成器、所述可编程整数分频器、所述第二I/Q正交解调器和I/Q正交调制器；
信号形成7个通路：
所述小数分频频率合成器输出的本振信号及杂散信号通过所述功分器分成3路：通路1为待抵消射频主通路；通路2为待抵消中频主通路；通路3为中频本振提取电路；
通路2通过第一I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号；
通路3通过第二I/Q正交解调器和第一模数转换器，将射频本振及杂散信号变为中频本振及杂散信号并由第一模数转换器送至FPGA芯片内提取出中频本振信号；
通路4为中频本振抵消电路，所述FPGA芯片生成中频本振抵消信号通过数模转换器送至第一合路器与通路2完成中频杂散提取功能；
通路5为射频杂散抵消通路，通路5是通过I/Q正交调制器，将中频杂散变换到射频杂散，并送至第二合路器与通路1共同完成射频杂散抵消功能；
通路6为中频校准通路，通路6是通路2、3、4反馈校准通路，校准中频杂散提取效果；
通路7为射频频校准通路，通路7是检测功率变化拐点来实现通路2、3、4、5的校准的反馈电路。
在其中一个实施例中，通过FFT利用频谱估计算法提取出中频本振信号。
在其中一个实施例中，通路2中第一I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号后经过第一带通滤波器，所述第一带通滤波器的输出端连接所述第一合路器的输入端。
在其中一个实施例中，所述第二I/Q正交解调器和第一模数转换器之间连接有第二带通滤波器。
在其中一个实施例中，所述通路6包括第三带通滤波器和与所述第三带通滤波器的输出端连接的第二模数转换器；所述第三带通滤波器的输入端连接所述第一合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。
在其中一个实施例中，所述通路7包括射频检波管和与所述射频检波管的输出端连接的第三模数转换器；所述射频检波管的输入连接所述第二合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。
在其中一个实施例中，所述可编程整数分频器给所述第一I/Q正交解调器、所述第二I/Q正交解调器、所述I/Q正交调制器提供鉴相频率。
在其中一个实施例中，还包括和所述FPGA芯片连接的存储单元，电路初始化训练序列的校准结果保存在所述存储单元中，通路与频响及温度的校准数据保存在所述存储单元中。
在其中一个实施例中，所述存储单元是Flash存储器。
在其中一个实施例中，带通滤波器通带选择与射频本振环路带宽相关联。
本发明的有益效果：
可以达到杂散抵消最优化；通过不同算法可以加快校准时间。通过增加校准、反馈补偿等电路及结合FPGA信号处理来共同完成本振环路内杂散抵消方法，改善系统性能。
附图说明
图1是本发明无线通信综合测试仪中减小本振环路内杂散电路的示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
一种无线通信综合测试仪中减小本振环路内杂散电路，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器；
所述FPGA芯片连接所述小数分频频率合成器、所述可编程整数分频器、所述第二I/Q正交解调器和I/Q正交调制器；
信号形成7个通路：
所述小数分频频率合成器输出的本振信号及杂散信号通过所述功分器分成3路：通路1为待抵消射频主通路；通路2为待抵消中频主通路；通路3为中频本振提取电路；
通路2通过第一I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号；
通路3通过第二I/Q正交解调器和第一模数转换器，将射频本振及杂散信号变为中频本振及杂散信号并由第一模数转换器送至FPGA芯片内提取出中频本振信号；
通路4为中频本振抵消电路，所述FPGA芯片生成中频本振抵消信号通过数模转换器送至第一合路器与通路2完成中频杂散提取功能；
通路5为射频杂散抵消通路，通路5是通过I/Q正交调制器，将中频杂散变换到射频杂散，并送至第二合路器与通路1共同完成射频杂散抵消功能；
通路6为中频校准通路，通路6是通路2、3、4反馈校准通路，校准中频杂散提取效果；
通路7为射频频校准通路，通路7是检测功率变化拐点来实现通路2、3、4、5的校准的反馈电路。
在其中一个实施例中，通过FFT利用频谱估计算法提取出中频本振信号。
在其中一个实施例中，通路2中第一I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号后经过第一带通滤波器，所述第一带通滤波器的输出端连接所述第一合路器的输入端。
在其中一个实施例中，所述第二I/Q正交解调器和第一模数转换器之间连接有第二带通滤波器。
在其中一个实施例中，所述通路6包括第三带通滤波器和与所述第三带通滤波器的输出端连接的第二模数转换器；所述第三带通滤波器的输入端连接所述第一合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。
在其中一个实施例中，所述通路7包括射频检波管和与所述射频检波管的输出端连接的第三模数转换器；所述射频检波管的输入连接所述第二合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。
在其中一个实施例中，所述可编程整数分频器给所述第一I/Q正交解调器、所述第二I/Q正交解调器、所述I/Q正交调制器提供鉴相频率。三者的鉴相频率，可以相同，也可以不同，根据系统的需要提供各自(所述第一I/Q正交解调器、所述第二I/Q正交解调器、所述I/Q正交调制器)需要的鉴相频率的大小。
在其中一个实施例中，还包括和所述FPGA芯片连接的存储单元，电路初始化训练序列的校准结果保存在所述存储单元中，通路与频响及温度的校准数据保存在所述存储单元中。
在其中一个实施例中，所述存储单元是Flash存储器。
在其中一个实施例中，带通滤波器通带选择与射频本振环路带宽相关联。
本发明的有益效果：
可以达到杂散抵消最优化；通过不同算法可以加快校准时间。通过增加校准、反馈补偿等电路及结合FPGA信号处理来共同完成本振环路内杂散抵消方法，改善系统性能。
下面介绍一个本发明的应用场景：
参阅图1，电路主要分成7路。
1.射频本振输出中含有本振信号及杂散信号(LO+Spurs)，通过功分器分成3路：
通路1为待抵消射频主通路(图中Path1)；通路2为待抵消中频主通路(图中Path2)；通路3为中频本振提取电路(图中Path3)；通路4为中频本振抵消电路(图中Path4)；通路5为射频杂散抵消通路(图中Path5)；通路6为中频校准通路(图中Path6)；通路7为射频频校准通路(图中Path7)；
2.通路2主要是通过I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号；
3.通路3包括I/Q正交解调器和ADC，主要作用是将射频本振及杂散信号变为中频本振及杂散信号并由ADC送至FPGA内通过FFT利用频谱估计算法提取出中频本振信号；
4.通路4主要是FPGA生成中频本振抵消信号通过DAC送至合路器与通路2完成中频杂散提取功能；通路6是通路2,3,4反馈校准通路，校准中频杂散提取效果。
5.通路5是通过I/Q正交调制器，将中频杂散变换到射频杂散，并送至合路器与通路1共同完成射频杂散抵消功能；
6.通路7是通过射频功率检波器来检测功率变化拐点来实现通路2、3、4、5的校准的反馈电路。功率变化拐点可以通过检测带内功率大小变化拐点或者再由后期采集实际训练数据分析得到的值来修正校准，这些都是常规技术，在此不再赘述。
以上对本发明提供的无线通信综合测试仪中减小本振环路内杂散电路做了详细的描述，还有以下几点需要说明：
电路中选择的I/Q正交调制器本振利用整数分频实现，带通滤波器(BPF)通带选择与射频本振环路带宽相关联。
考虑电路中存在多支校准反馈通路，多片ADC/DAC、I/Q调制解调器的非线性及I/Q通道不平衡性等因素，电路初始化训练序列的校准结果保存在Flash中，可以加快电路响应速度；通路与频响及温度的校准数据也保存在Flash中。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (8)
1.一种无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器；所述FPGA芯片连接所述小数分频频率合成器、所述可编程整数分频器、所述第二I/Q正交解调器和I/Q正交调制器；
信号形成7个通路：
所述小数分频频率合成器输出的本振信号及杂散信号通过所述功分器分成3路：通路1为待抵消射频主通路；通路2为待抵消中频主通路；通路3为中频本振提取电路；
通路2通过第一I/Q正交解调器将本振信号及杂散信号变为中频本振及杂散信号；
通路3通过第二I/Q正交解调器将本振信号及杂散信号变为中频本振及杂散信号，并由第一模数转换器送至FPGA芯片内提取出中频本振信号；
通路4为中频本振抵消电路，所述FPGA芯片生成中频本振抵消信号通过数模转换器送至第一合路器与通路2完成中频杂散提取功能；
通路5为射频杂散抵消通路，通路5是通过I/Q正交调制器，将中频杂散变换到射频杂散，并送至第二合路器与通路1共同完成射频杂散抵消功能；
通路6为中频校准通路，通路6是通路2、3、4反馈校准通路，校准中频杂散提取效果；
通路7为射频校准通路，通路7是检测功率变化拐点来实现通路2、3、4、5的校准的反馈电路；
其中，所述通路6包括第三带通滤波器和与所述第三带通滤波器的输出端连接的第二模数转换器；所述第三带通滤波器的输入端连接所述第一合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片；
其中，所述通路7包括射频检波管和与所述射频检波管的输出端连接的第三模数转换器；所述射频检波管的输入连接所述第二合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。
2.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，通过FFT利用频谱估计算法提取出中频本振信号。
3.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，通路2中第一I/Q正交解调器将本振信号及杂散信号变为中频本振及杂散信号后经过第一带通滤波器，所述第一带通滤波器的输出端连接所述第一合路器的输入端。
4.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，所述第二I/Q正交解调器和第一模数转换器之间连接有第二带通滤波器。
5.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，所述可编程整数分频器给所述第一I/Q正交解调器、所述第二I/Q正交解调器、所述I/Q正交调制器提供鉴相频率。
6.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，还包括和所述FPGA芯片连接的存储单元，电路初始化训练序列的校准结果保存在所述存储单元中，通路与频响及温度的校准数据保存在所述存储单元中。
7.如权利要求6所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，所述存储单元是Flash存储器。
8.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，带通滤波器通带选择与射频本振环路带宽相关联。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911283635.6A CN110995258B (zh) | 2019-12-13 | 2019-12-13 | 无线通信综合测试仪中减小本振环路内杂散电路 |
| PCT/CN2019/126320 WO2021114333A1 (zh) | 2019-12-13 | 2019-12-18 | 无线通信综合测试仪中减小本振环路内杂散电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911283635.6A CN110995258B (zh) | 2019-12-13 | 2019-12-13 | 无线通信综合测试仪中减小本振环路内杂散电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110995258A CN110995258A (zh) | 2020-04-10 |
| CN110995258B true CN110995258B (zh) | 2021-06-11 |
Family
ID=70093389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911283635.6A Active CN110995258B (zh) | 2019-12-13 | 2019-12-13 | 无线通信综合测试仪中减小本振环路内杂散电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110995258B (zh) |
| WO (1) | WO2021114333A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109450438A (zh) * | 2018-10-29 | 2019-03-08 | 北京遥感设备研究所 | 一种低相位噪声高杂散抑制微波频率源组件及使用方法 |
| CN109714051A (zh) * | 2018-12-26 | 2019-05-03 | 昆山普尚电子科技有限公司 | 小数分频器中通过规避频点来减小整数边界杂散的方法 |
| CN209134388U (zh) * | 2018-12-28 | 2019-07-19 | 昆山普尚电子科技有限公司 | 射频本振信号校准电路 |
| WO2019167039A1 (en) * | 2018-02-28 | 2019-09-06 | B. G. Negev Technologies And Applications Ltd., At Ben-Gurion University | Low voltage sub-nanosecond pulsed current driver ic for high-resolution lidar applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8222932B2 (en) * | 2010-02-23 | 2012-07-17 | Agilent Technologies, Inc. | Phase-locked loop with switched phase detectors |
| CN103633997B (zh) * | 2013-11-18 | 2016-08-17 | 中国电子科技集团公司第四十一研究所 | TD-LTE-Advanced综测仪中合成本振装置 |
| US10056912B1 (en) * | 2017-02-23 | 2018-08-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Simultaneous cancellation of multiple spurs from different sources |
| CN109143183B (zh) * | 2018-09-12 | 2023-05-05 | 中国航天科工集团八五一一研究所 | 基于数字技术实现自定频结构超外差相位共轭的方法 |
-
2019
- 2019-12-13 CN CN201911283635.6A patent/CN110995258B/zh active Active
- 2019-12-18 WO PCT/CN2019/126320 patent/WO2021114333A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019167039A1 (en) * | 2018-02-28 | 2019-09-06 | B. G. Negev Technologies And Applications Ltd., At Ben-Gurion University | Low voltage sub-nanosecond pulsed current driver ic for high-resolution lidar applications |
| CN109450438A (zh) * | 2018-10-29 | 2019-03-08 | 北京遥感设备研究所 | 一种低相位噪声高杂散抑制微波频率源组件及使用方法 |
| CN109714051A (zh) * | 2018-12-26 | 2019-05-03 | 昆山普尚电子科技有限公司 | 小数分频器中通过规避频点来减小整数边界杂散的方法 |
| CN209134388U (zh) * | 2018-12-28 | 2019-07-19 | 昆山普尚电子科技有限公司 | 射频本振信号校准电路 |
Non-Patent Citations (1)
| Title |
|---|
| 5G数字多波束阵射频收发信机的研制;孙涛;《中国优秀硕士学位论文全文数据库 信息科技辑》;20190515;正文第1-65页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110995258A (zh) | 2020-04-10 |
| WO2021114333A1 (zh) | 2021-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120244824A1 (en) | Minimization of rms phase error in a phase locked loop by dithering of a frequency reference | |
| US20150180594A1 (en) | Self-calibrating shared-component dual synthesizer | |
| US10057103B2 (en) | All digital multi-channel RF transmitter for paralel magnetic resonance imaging with SSB modulation | |
| CN107924158A (zh) | 校准高分辨率数字到时间转换器中的动态误差 | |
| US20140210536A1 (en) | Technique For Filtering Of Clock Signals | |
| US9693250B1 (en) | Systems and methods for monitoring electromagnetic compatibility | |
| US20080261638A1 (en) | Direct digital sampling method for radios | |
| WO2020112277A1 (en) | Systems and methods for mitigation of nonlinearity related phase noise degradations | |
| US9747078B2 (en) | True random number generation in systems on chip | |
| Prata et al. | An agile and wideband all-digital SDR receiver for 5G wireless communications | |
| KR102531277B1 (ko) | Ip2 캘리브레이션을 위한 장치 및 방법 | |
| US9831845B2 (en) | Single conversion receiver and communication system including same | |
| US10122477B2 (en) | Transmitter performance calibration systems and methods | |
| CN110995258B (zh) | 无线通信综合测试仪中减小本振环路内杂散电路 | |
| CN204305034U (zh) | 一种2.4g无线信号检测系统 | |
| US8723607B2 (en) | Phase locked loop | |
| Grimm et al. | DSP-based mitigation of RF front-end non-linearity in cognitive wideband receivers | |
| US4287469A (en) | Process and circuit arrangement for the measuring of coefficients of message-transmission equipment | |
| Gharpurey et al. | Channelized front ends for broadband analog & RF signal processing with merged LO synthesis | |
| Maier et al. | Wideband base station receiver with analog-digital conversion based on RF pulse width modulation | |
| Grimm et al. | Non-linearly induced interference and its mitigation in cognitive wideband receivers | |
| CN108092663B (zh) | 频率发生装置和频率发生方法 | |
| CN110995259A (zh) | 一种手持式超短波跳频电台用频率合成器 | |
| Shirazi et al. | A Low Noise PLL Frequency Synthesizer in 2.4 GHz with 1MHz Frequency Step | |
| KR100550630B1 (ko) | 스퓨리어스 특성의 개선을 위한 직접디지털주파수합성기구동 위상잠금루프 주파수합성 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |