KR102531277B1 - Ip2 캘리브레이션을 위한 장치 및 방법 - Google Patents

Ip2 캘리브레이션을 위한 장치 및 방법 Download PDF

Info

Publication number
KR102531277B1
KR102531277B1 KR1020160113709A KR20160113709A KR102531277B1 KR 102531277 B1 KR102531277 B1 KR 102531277B1 KR 1020160113709 A KR1020160113709 A KR 1020160113709A KR 20160113709 A KR20160113709 A KR 20160113709A KR 102531277 B1 KR102531277 B1 KR 102531277B1
Authority
KR
South Korea
Prior art keywords
dac
square wave
mixer
signal
dac code
Prior art date
Application number
KR1020160113709A
Other languages
English (en)
Other versions
KR20170112916A (ko
Inventor
안드레아 와이. 첸
브하스카르 날라푸레디
청 라우
다니엘 바빗치
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170112916A publication Critical patent/KR20170112916A/ko
Application granted granted Critical
Publication of KR102531277B1 publication Critical patent/KR102531277B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/23—Testing, monitoring, correcting or calibrating of receiver elements
    • G01S19/235—Calibration of receiver components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/21—Interference related issues ; Issues related to cross-correlation, spoofing or other methods of denial of service
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0017—Digital filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3805—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving with built-in auxiliary receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

IP2 캘리브레이션을 위한 장치 및 방법이 제공된다. IP2 캘리브레이션을 위한 장치는, 프로세서를 포함하고, 상기 프로세서는, 상기 무선 주파수 집적 회로에서 제1 구형파를 생성하고, 상기 베이스 밴드 집적 회로에서 제2 구형파를 생성하고, 상기 제1 구형파로 무선 주파수 파형을 변조하고, 상기 변조된 무선 주파수 파형을 중간 주파수(intermediate frequency)로 하향 변환하고, 상기 하향 변환된 무선 주파수 파형을 필터링하고, 상기 필터링된 무선 주파수 파형을 디지털 신호로 변환하고, 상기 디지털 신호를 적분하고, 상기 제1 구형파 및 상기 제2 구형파는, 기준 주파수 오실레이터에 의해 구동된다.

Description

IP2 캘리브레이션을 위한 장치 및 방법{METHOD AND APPARATUS FOR SECOND ORDER INTERCEPT POINT (IP2) CALIBRATION}
본 발명은 GNSS(global navigation satellite system)에 관한 것으로, 좀 더 구체적으로, IP2(second order intercept point) 캘리브레이션(calibration)을 위한 장치 및 방법에 관한 것이다.
전자 장치의 사용자는, 어플리케이션과, 전자 장치 및 이러한 장치들을 연결하는데에 이용되는 통신 네트워크에 의해 제공되는 서비스의 기능적 향상을 요구하고 있다. 고대역폭 셀룰러 데이터 서비스와 동시에, 신뢰성 있는 위치 기판 서비스를 제공하는 것은, 사용자 만족을 위해, 중요성이 증가되고 있다. 전자 장치에서 위치 기반 서비스를 지지하는 GNSS 수신기와 더불어 직면한 도전 과제 중 하나는, 전자 장치의 셀룰러 업 링크 송신기(cellular uplink transmitters) 및 여러 종류의 클럭 소스(clock source)에 의해 생성되는 강한 간섭 신호의 존재와 관련하여, GNSS 수신기의 신호 처리 성능을 증가시키는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 업 링크 셀룰러 라디오 송신 (uplink cellular radio transmissions) 및 다른 클럭 소스로부터 야기되는 간섭을 차단하는 GNSS 수신기에서, 수신 신호 경로의 캘리브레이션을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 전자 장치는, 프로세서를 포함하고, 프로세서는, 제1 구형파를 생성하고, 제2 구형파를 생성하고, 제1 구형파로 무선 주파수 파형을 변조하고, 변조된 무선 주파수 파형을 중간 주파수(intermediate frequency)로 하향 변환하고, 하향 변환된 무선 주파수 파형을 필터링하고, 필터링된 무선 주파수 파형을 디지털 신호로 변환하고, 디지털 신호를 적분하고, 제1 구형파 및 제2 구형파는, 기준 주파수 오실레이터에 의해 구동된다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 방법은, 기준 주파수 오실레이터에 의해 제1 구형파를 생성하고, 상기 제1 구형파를 무선 주파수 파형으로 진폭 변조하고, 상기 변조된 무선 주파수 파형을 중간 주파수로 하향 변환하고, 상기 하향 변환된 무선 주파수 파형을 필터링하고, 상기 필터링된 무선 주파수 파형을 디지털 신호로 변환하고, 상기 디지털 신호를 적분하는 것을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 칩셋은, GNSS 신호를 수신하는 칩셋(chipset)을 포함하고, 상기 칩셋은, 구형파를 생성하고, 상기 구형파를 무선 주파수 파형으로 변조하고, 상기 변조된 무선 주파수 파형을 중간 주파수로 하향 변환하고, 상기 하향 변환된 무선 주파수 파형을 필터링하고, 상기 필터링된 무선 주파수 파형을 디지털 신호로 변환하고, 상기 디지털 신호를 적분 할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 네트워크 환경에서의 전자 장치의 블록 다이어그램이다.
도 2는 본 발명의 몇몇 실시예들에 따른 GNSS 수신기의 블록 다이어그램이다.
도 3은 본 발명의 몇몇 실시예들에 따른 GNSS 수신기의 캘리브레이션 에 대한 블록도이다.
도 4는 본 발명의 몇몇 실시예들에 따른 디지털 신호 적분 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 몇몇 실시예들에 따른 I 및 Q 가산기 출력을 도시한 도면이다.
도 6은 본 발명의 몇몇 실시예들에 따른 DAC 명령에 대한 검출된 에러를 도시한 그래프이다.
도 7은 본 발명의 몇몇 실시예들에 따른 DAC 명령에 대한 검출된 오류를 도시한 그래프이다.
도 8은 본 발명의 몇몇 실시예들에 따른 I 및 Q 믹서 불균형에 상응하는 I 및 Q DAC 코드를 도시한 그래프이다.
도 9는 본 발명의 몇몇 실시예들에 따른 GNSS 수신기의 I 및 Q 믹서의 불균형을 측정하는 방법을 위한 상태 머신을 도시한 도면이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 도 1을 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 네트워크 환경에서의 전자 장치의 블록 다이어그램이다.
도 1을 참조하면, 전자 장치(100)는, 본 발명이 이에 제한되는 것은 아니나, 통신 블록(110), 프로세서(120), 메모리(130), 디스플레이(150), 입/출력 블록(160), 오디오 블록(170), 트랜스시버(180) 및 위성 송신기(181)를 포함할 수 있다.
통신 블록(110)은, 다른 전자 장치와 전자 장치(100)를 연결할 수 있다. 또는, 통신 블록(110)은, 음성 및 데이터 통신을 위해, 다른 네트워크와 전자 장치(100)를 연결할 수도 있다.
통신 블록(110)은, 셀룰러, 와이드 영역, 로컬 영역, 개인 영역, D2D(Device to Device), M2M(Machine to Machine), 위성 및 근거리 통신을 제공할 수 있다. 통신 블록(110)의 기능 또는, GNSS 수신기(119)를 포함하는 통신 블록(110)의 부분은, 칩셋에 의해 구현될 수 있다. 좀 더 구체적으로, 셀룰러 통신 블록(112)은, D2D, M2M, LTE(long term evolution), 5G(fifth generation), LTE-A(long term evolution advanced), CDMA(code division multiple access), WCDMA(wideband code division multiple access), UMTS(universal mobile telecommunications system), WiBro(wireless broadband) 및 GSM(global system for mobile communication)과 같은 기술들을 이용하여, 다른 전자 장치와 직접 또는 지상파 기반 트랜스시버 스테이션(terrestrial base transceiver stations)을 통한 전범위 네트워크 커넥션(wide area network connection)을 제공할 수 있다. 셀룰러 통신 블록(112)은, 본 발명이 이에 제한되는 것은 아니지만, 칩셋 및 트랜스시버(113)를 포함할 수 있다.
WiFi(wireless fidelity) 통신 블록(114)은, IEEE802.11과 같은 기술을 이용하여, 네트워크 액세스 포인트를 통한 근거리 네트워크 커넥션(local area network connection)을 제공할 수 있다.
블루투스 통신 블록(116)은, IEEE 802.15와 같은 기술을 이용하여, 개인 영역의 직접적인 네트워크 통신을 제공할 수 있다. NFC(near field communications) 블록(118)은, ISO/IEC 14443과 같은 표준기술을 이용하여, 점대점 방식 근거리 통신(point to point short range communication)을 제공할 수 있다.
통신 블록(110)은, 또한, GNSS 수신기(119)를 포함할 수 있다. GNSS 수신기(119)는, 위성 송신기(181)로부터 신호를 수신받을 수 있다.
위성 송신기(181)는, 예를 들어, GPS(global positioning system), Glonass(global navigation satellite system), Deidou(Beidou navigation satellite system), 및 Galileo(European global satellite-based navigation system) 중 적어도 어느 하나와 연관되어 있을 수 있다.
GNSS 수신기(119)는, 전자 장치(100)의 시간, 가속도, 속도, 절대적 위치를 계산하기 위해, 위성 신호를 수신받을 수 있다. GNSS 수신기(119)는, 프로세서, 수신기, LNA(low noise amplifier), 다운컨버터(downconverter), 믹서, DAC, ADC(analog to digital converter), 온도 측정 장치, 필터, 가산기(accumulator), 캘리브레이션 회로, 스토리지(storage), (TCXO(temperature compensated crystal oscillator), 온도 감지 결정(temperature sensed crystal), 온도 센서가 없는 베어 결정(bare crystal)과 같은) 기준 주파수 오실레이터, 구형파 생성기, 링 오실레이터, RFIC(radio frequency integrated circuit), 및 BBIC(baseband integrated circuit) 중 적어도 어느 하나를 포함할 수 있다.
전자 장치(100)는, 전원 공급 장치로부터 기능 블록을 동작시키기 위한 전력을 수신할 수 있다. 전원 공급 장치는, 예를 들어, 배터리를 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 트랜스시버(180)는, 지상파 기반 트랜스시버 스테이션(예를 들어, BTS(cellular base station))의 일부분일 수 있다. 또한, 트랜스시버(180)는, 무선 주파수 송신기 및 셀룰러 표준에 준하는 수신기를 포함할 수 있다.
프로세서(120)는, 전자 장치(100)의 사용자에 의해 요구되는 응용 계층 처리 기능을 할 수 있다. 프로세서(120)는, 또한, 전자 장치(100)의 다양한 블록들을 위한 기능의 제어 및 명령을 제공할 수 있다. 프로세서(120)는, 기능 블록에 의해 요구되는 제어 기능을 업데이트할 수 있다. 프로세서(120)는, 트랜스시버(113)에 의해 요구되는 자원을 조정(coordination)할 수 있다. 트랜스시버(113)는, 기능 블록들 간의 통신 제어도 할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 프로세서(120)는, 또한, 펌 웨어, 데이터베이스, 룩업 테이블, 캘리브레이션 방법 프로그램 및 GNSS 수신기(119)와 관련된 라이브러리를 업데이트할 수 있다.
셀룰러 통신 블록(112)은, 또한, 위성 신호 수신에 요구되는 다른 기능 블록 및 GNSS 수신기(119)를 위한 자원들의 컴퓨팅을 하는 칩셋 또는 로컬(local) 프로세서를 포함할 수 있다.
메모리(130)는, 장치 제어 프로그램 코드, 사용자 데이터 스토리지, 어플리케이션 코드 및 데이터 스토리지를 위한 저장 공간(storage)을 제공할 수 있다. 메모리(130)는, GNSS 수신기(119)에 의해 요구되는 다른 캘리브레이션 데이터, 펌 웨어, 라이브러리, 데이터베이스, 룩업 데이블, 및 I 및 Q 믹서 불균형 데이터를 위한 데이터 스토리지를 제공할 수 있다. 데이터베이스는, 룩업 테이블 등을 포함할 수 있다. GNSS 수신기(119)에 의해 요구되는 데이터베이스 및 프로그램 코드는, 장치가 부팅될 때, 메모리(130)로부터, GNSS 수신기(119) 내의 로컬 스토리지로 로딩될 수 있다. GNSS 수신기(119)는 또한, 로컬, 프로그램 코드를 저장하기 위한 휘발성 및 비휘발성 메모리, 라이브러리, 데이터베이스, 캘리브레이션 데이터 및 룩업 테이블 데이터를 포함할 수 있다.
디스플레이(150)는, 터치 패널일 수 있다. 또한, 디스플레이(150)는, LCD, LED, OLED, AMOLED 등으로 구현될 수 있다. 입/출력 블록(160)은, 전자 장치(100)의 사용자를 위한 인터페이스를 제어할 수 있다. 오디오 블록(170)은, 전자 장치(100)로의 오디오 입력 및 전자 장치(100)로부터의 오디오 출력을 제공할 수 있다.
GNSS 수신기(119)는, 위성 송신기(181)로부터 위성 신호를 수신받을 수 있다. 위성 신호는, 매우 약하고, GNSS 수신기(119)의 열 잡음 레벨(thermal noise level) 보다 아래일 수 있다. 내비게이션 파라메터를 계산하기 위한 정보를 전달하는 수신된 위성 신호가 잡음에 가려져있기 때문에, 신호 차단이 없을 때 GNSS 수신기(119) 내의 수신기 구성요소들의 다양한 범위는, 열 잡음 통계에 의해 결정될 수 있다. 다시 말해서, GNSS 수신기(110) 구성요소들의 선형성 요구는, 엄격하지 않을 수 있다.
반면, 트랜스시버(113)로부터의 셀룰러 업 링크 신호의 전송때문과 같은 강한 (간섭)신호의 차단은, 비선형성 변환 때문에, GNSS 수신기(119) 내의 수신기 구성요소들을 상당히 둔감하게 할 수 있다. 그러므로, 셀룰러 업 링크 전송 신호와 같은, 강한 블로커(blocker)들로 인해 GNSS 수신기(119) 성능에 영향을 주는 것을 최소화하기 위해, GNSS 수신기(119)의 선형성 특성은 최적화될 필요가 있다.
본 발명의 몇몇 실시예들에 따른 GNSS 수신기(119)의 2차 비선형성을 감소시키는 캘리브레이션 방법은, GNSS 신호 수신에 있어서, 셀룰러 트랜스시버(113)로부터 예를 들어, 셀룰러 업 링크 신호 전송과 같은 블로커들의 영향을 감소시킬 수 있다.
이하에서, 도 2를 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 2는 본 발명의 몇몇 실시예들에 따른 GNSS 수신기의 블록 다이어그램이다.
도 2를 참조하면, GNSS 수신기(119)는, 믹서(212, 214)를 포함할 수 있다. 믹서(212, 214)는, GNSS 수신기(119)의 수신기 구성요소들 중에서, 2차 비선형성의 주요한 기여를 할 수 있다. 믹서(212, 214)는, 신호의 주파수의 하향 변환을 제공할 수 있다. 믹서(212, 214)는, 증폭된 RF(radio frequency) 입력 신호를 중간 주파수(IF; intermediate frequency)로 변환할 수 있다. 믹서(212, 214)는, 양호한 2차 비선형성 특성을 야기하는, 균형있게 커플링된 AC(alternating current)일 수 있다.
반면, 믹서(212, 214)들의 불균형은, 양호하지 않은 비선형성 특성을 야기시킬 수 있다. 믹서(212, 214)는, 두 개의 출력 채널인 IF I 및 IF Q를 각각 포함하는 콤플렉스 신호를 생성하는 콤플렉스 믹서를 형성할 수 있다. 여기서, I는 동상(in-phase) 신호를 나타낼 수 있고, Q는, I 신호와 90도 차이나는 직교위상(quadrature phase) 신호를 나타낼 수 있다. 믹서(212)는, LO(local oscillator) 입력(I)을 수신받을 수 있다. 또한 믹서(214)는, LO 입력(Q)을 수신받을 수 있다. LO I 및 LO Q신호는, 두 신호들 간 90도 위상 시프트를 갖는 듀티 사이클(duty cycle)을 가질 수 있고, 동일한 주파수를 가질 수 있다.
본 발명의 몇몇 실시예들에 따르면, 믹서(212, 214)의 불균형은, DAC(220, 222)에 의해 생성되는 DC(direct current) 아날로그 바이어스 신호의 제공을 통해 믹서들을 제어함으로써 감소될 수 있다. 또는, 바이어스 신호는, LO I 및 LO Q 신호에 합쳐질 수 있다. LO I 및 LO Q 신호는, 문턱 값을 변환하는 믹서에서 보여지는 바와 같이, 하이(time-high) 및 로우(time-low)의 LO 변화를 제공하기 위한 적절한 상승 및 하강 시간을 가질 수 있다. LO 듀티 싸이클(duty cycle)은, 믹서가 바이어스를 제어하는 것과 같이, IP2 조정에 동일한 영향을 줄 수 있다.
DAC(220, 222)의 프로그래밍은, DC 아날로그 바이어스 신호를 생성할 수 있다. 후술할 캘리브레이션 방법은, 최적의 DAC 코드를 결정하도록 할 수 있다. 최적의 DAC 코드는, 믹서(212, 214)에 인가할 DC 아날로그 바이어스 신호를 생성할 수 있다. 믹서(212, 214)에 인가할 DC 아날로그 바이어스 신호는, 믹서(212, 214)에 의해 생성된 최소화된 2차 신호의 결과로, 이는 믹서의 불균형을 최소화시킬 수 있다. 믹서의 회로 토폴로지(topology) 때문에, DAC(220, 222)로부터 믹서(212, 214)로 인가되는 DC 바이어스 신호들은 또한, 믹서(212, 214)의 불균형을 야기시킬 수 있다. 그러한 크로스 커플링 효과는, 효율적인 IIIP2 캘리브레이션 방법을 고려하여야 한다.
그러므로, 양 쪽 믹서(212, 214)를 위한 최적화된 바이어스 신호를 생성하는 최적의 DAC 코드를 찾기 위한 캘리브레이션 방법은, 믹서들(212, 214)간의 상호작용을 고려한 방법을 요구할 수 있다. 나아가, 최적화된 DAC 코드는, 다른 변수들의 함수일 수 있다. 다른 변수들의 함수는, 예를 들어, IC의 칩 온도, IC의 제조에서 공정 변수 및 전원 공급의 변동 등을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
믹서(212, 214)들 간의 균형을 위한 캘리브레이션 방법은, 예를 들어, 전원이 인가될 때, GNSS 수신기(119)가 리부팅될 때, 또는, 온도 조건이 기정의된 문턱값 이상으로 될 때, 실행될 수 있다. 국부 온도 측정 장치는, 캘리브레이션이 재요구될 때를 결정하기 위해, GNSS 수신기(119)의 온도를 모니터링할 수 있다.
GNSS 수신기(119) 내의 수신기 구성요소들의 비선형적 특성은, 식 1에서와 같이 트랜스폼(또는 함수)으로 모델링될 수 있다.
f(x) = a0 + a1*x + a2*x2 + a3*x3 + ... (식 1)
GNSS 수신기(119) 내에서, 식 1의 고차 계수들은, a1에 비해 상대적으로 작을 수 있다. 완벽한 균형을 이룬 AC-커플링 구현에서, 짝수 계수들(a0, a2 ...)은 0이고, 비선형성에 대한 주요한 계수는 3차 항인 a3일 수 있다. 반면, 불균형이 없는 것은 달성되기 어렵기 때문에, 2차 항 또한, 비선형으로 인한 성능 저하에 기여할 수 있다. 불균형은 특히, 제로-IF 및 로우-IF 수신기들에서 극심할 수 있다. 나아가, 2차 비선형성은, IF 신호의 질을 저하시킬 수 있는 IM2(second order intermodulation product) 및 강한 DC(direct current)를 야기시킬 수 있다.
본 발명의 몇몇 실시예들에 따르면, GNSS 수신기(119)의 비선형적 특성을 위한 모델로서 식 1을 이용하는 캘리브레이션 방법은, DAC(220, 222)를 위한 최적의 코드를 결정함으로써, 식 1의 균형 항인 a2를 수정할 수 있다. 여기서, DAC(220, 222)는, 믹서(212, 214)에 제공되는 전압으로, 믹서(212, 214)의 불균형을 최소화하는 DC 바이어스 전압을 생성할 수 있다. 캘리브레이션 방법은, 믹서(212, 214)에 DC 바이어스 전압으로 제공되는 DAC 코드를 조정함으로써, a2를 최소화시킬 수 있다.
몇몇 실시예에서, GNSS 수신기(119)는, RF 수신기 칩(200) 및 베이스 밴드(baseband) 칩(201)을 포함할 수 있다. 몇몇 실시예에서, RF 수신기 칩(200) 및 베이스 밴드 칩(201)의 기능은, 단일 칩으로 조합될 수 있다. RF 수신기 칩(200)과 베이스 밴드 칩(201)간의 간섭은, 아날로그 IF 신호 및 디지털 RF 제어 채널을 포함할 수 있다. 디지털 RF 제어 채널은, RF 칩(200)과 베이스 밴드 칩(201) 간에 전송될 데이터 및 제어 메시지를 활성화시킬 수 있다.
RF 칩(200) 내의 RF 제어 채널 유닛(224)은, 제어 메시지 및 데이터를 전송하기 위해, 베이스 밴드 칩(201) 내의 RF 제어 채널 유닛(228)과 통신할 수 있다. 본 발명의 기술적 사상에 따른 방법은, 신호 기본 주파수 오실레이터(226)(예를 들어, TCXO)를 이용하고, RF 수신기 칩(200)과 베이스 밴드 칩(201) 모두에게 기본 주파수 오실레이터(226)의 출력을 제공함으로써, RF 수신기 칩(200) 및 베이스 밴드 칩(201) 사이에 요구되는 핀 개수를 최소화할 수 있다.
GNSS 수신기(119)는, 테스트 신호 경로와, 센스(sense) 및 제어 신호 경로를 포함할 수 있다. GNSS 수신기(119)의 캘리브레이션 방법은, 테스트 신호 경로와, 센스 및 제어 신호 경로 모두를 이용할 수 있다.
테스트 신호 경로에서, 구형파 생성기(202)에 의해 생성된 구형파의 진폭은, 테스트 신호를 제공하기 위해 RF 링 오실레이터(204)를 조절할 수 있다. 테스트 신호는, RF 링 오실레이터(204)로부터, RF 스위치(205)를 거쳐 LNA(206)로 입력될 수 있다. 캘리브레이션 방법 수행 중, RF 스위치(205)는, LNA(206)으로 테스트 신호를 전달하기 위해, 닫혀있을 수 있다. 또한, 캘리브레이션 방법 수행 중, 테스트 신호를 턴 온 시키기 위해, 전원은, 오실레이터 전원 공급 장치로부터 구형파 생성기(202)로 공급될 수 있다.
GNSS 수신기의 일반적인 동작(캘리브레이션 모드가 없는 것) 중에는, RF 스위치(205)는, LNA(206) 입력에서 수신 신호를 튜닝할 때의 외란을 최소화하도록, 열려있을 수 있다. 나아가, 테스트 신호 전원은 턴 오프되어 있을 수 있다. 따라서, 테스트 신호는 생성되지 않을 수 있다.
캘리브레이션 중에, RF 스위치(205)는 닫혀있을 수 있다. RF 링 오실레이터(204)로부터의 오실레이터 주파수는, 주파수 카운터(208)에 의해 캘리브레이션될 수 있다. 오실레이터 주파수의 캘리브레이션은, RF 링 오실레이터(204)로부터의 주파수를, 대역폭 바깥의 적절한 주파수(RF 링 오실레이터의 주파수는, 일반적인 동작 중 GNSS 수신기의 주파수 대역으로부터 충분히 멀리 있다.)로 조정하기 위해, 구형파 생성기(202)의 변조가 턴 오프될 때 수행될 수 있다. 이로써, 다운 변환된 캐리어는, 필터(216, 218) 및 ADC(232, 234)를 포화시키지 않을 수 있다.
RF 링 오실레이터(204)로부터 변조된 신호는, LNA(206)의 입력으로 인가될 수 있다. 또는, RF 링 오실레이터(204)로부터 변조된 신호는, LNA(206)의 출력과 연결되어, LNA(206) 증폭 단계를 건너뛸 수도 있다.
본 발명의 몇몇 실시예들에 따르면, 투-톤 소오스(two-tone source)는, 링 오실레이터(204)에 의해 변조된 구형파(AM) 대신 이용될 수 있다. RF I 및 RF Q 믹서(212, 214)는, RF 국부 오실레이터(210)를 이용하여 신호를 하향 변환할 수 있다. I 및 Q 믹서(212, 214)는 불균형을 이룰 수 있다. 또한, I 및 Q 믹서(212, 214)는, 구형파를 출력으로 생성할 수 있다. I 및 Q 믹서(212, 214)의 출력은, 증폭될 수 있고, RF 수신기 칩(200) 내의 필터(216, 218)에 의해 필터링될 수 있다.
필터(216, 218)는, 베이스 밴드 칩(201)에 도달하는 하향 변환된 테스트 RF 신호를 막을 수 있다. 다만, AM 테스트 주파수는 대역폭 내에 있고, 테스트 RF 주파수는 대역폭의 바깥쪽에 있기 때문에, AM 구형파는 대역폭 내의 것일 수 있다. LNA(206), I 믹서(212) 및 Q 믹서(214)는, 넓은 대역폭을 가질 수 있다. 아날로그 IF 신호를 증폭 및 필터링한 후, 아날로그 IF 신호는, RF 수신기 칩(200)으로부터 출력되어, 베이스 밴드 칩(201)으로 입력될 수 있다. 베이스 밴드 칩(201)에서, 아날로그 IF 신호는, ADC(232, 234)에 의해, 디지털 신호, 디지털화된 IF-I 및 디지털화된 IF-Q로 변환될 수 있다. 계산을 가능하게 하기 위해, ADC 샘플링 레이트는 AM 레이트의 정수배로 선택될 수 있다. 몇몇 실시예에서, RF 수신기 칩(200) 및 베이스 밴드 칩(201)의 기능은, 단일 칩으로 조합될 수 있다.
베이스 밴드 칩(201)에서, ADC(234)로부터 디지털화된 IF-I 신호는, 동기 적분기(synchronous integrator)(236, 246)와 전기적으로 커플링되어 있을 수 있다. 또한, 베이스 밴드 칩(201)에서, ADC(232)로부터 디지털화된 IF-Q 신호는, 동기 적분기(238, 244)와 전기적으로 커플링되어 있을 수 있다. 동기 적분기(236, 238, 244, 246)는, AM 레이트(rate)로 클럭될 수 있다. 또한, 동기 적분기(236, 238, 244, 246)는, 1/적분 시간의 대역폭을 갖는 AM 주파수에 중심을 둔 대역통과필터로서 기능을할 수 있다.
오랫동안 축적시킨 잡음비에 대한 유효 신호를 이용하여, 캘리브레이션 방법의 성능은 향상될 수 있다. 동기 적분기(236, 238, 244, 246)의 축적 기간은, AM 클럭 주파수의 2^n 주기일 수 있다. 동기 적분기(236, 238, 244, 246)의 각 쌍(236, 246과 238, 244)은, AM I 클럭과 AM Q 클럭을 이용할 수 있다. AM I 및 AM Q 클럭은, 서로 90도의 위상 차이를 가질 수 있고, AM 클럭 레이트로 클럭될 수 있다. 동기 적분기(236, 238, 244, 246)는, 또한, 고어젤(Goertzel) 알고리즘으로 구현될 수 있다. 고어젤 알고리즘은, 신호의 주파수를 탐지하는 빠른 퓨리에 트랜스폼의 계산적인 복잡성을 감소시킬 수 있다.
이하에서, 캘리브레이션 방법의 센스 및 제어 경로에 대해 설명한다. 도 2를 참조하면, 마이크로컨트롤러(240)(또는, 전용 상태 머신(dedicated state machine)과 같은 다른 프로세서)는, AM I 및 AM Q 동기 적분기 쌍 (236, 246과 238, 244)의 출력을 결합할 수 있다. 마이크로컨트롤러(240)는, 결합된 AM I 및 AM Q 동기 적분기 쌍 (236, 246과 238, 244)의 출력을 측정할 수 있다. 결합된 AM I 및 AM Q 동기 적분기 쌍 (236, 246과 238, 244)의 출력은, 테스트 신호 변조 위상과 동기 적분기 클럭 위상간의 위상 오차에 대해 독립적일 수 있다. 이러한 측정은, RF I 및 RF Q 채널에 대해 각각 진행될 수 있다.
마이크로컨트롤러(240)는, I DAC(220) 및 Q DAC(222)를 조정함으로써, 믹서 불균형의 최소화를 위한 검색을 수행할 수 있다. 이로써, 믹서(212, 214)의 균형은, 전형적인 수동 믹서인 두 개의 믹서의 완벽하지 않은 고립으로 인해, 동시에 최소화될 수 있다. 하나의 믹서에 대한 균형을 조정하는 것은, 다른 믹서의 DAC 설정이 변화하지 않았음에도, 다른 믹서의 균형 포인트가 변화되는 것을 야기시킬 수 있다. 본 발명의 몇몇 실시예들에 따르면, DAC(220, 222)의 동시 조정은, 믹서 불균형을 최소화시킬 수 있다.
캘리브레이션 신호는, 밴드 캐리어(band carrier) 출력의 온/오프를 조절하는 구형파일 수 있다. 구형파 조절 신호의 주파수는, 6.5 MHz일 수 있다. 또한, 구형파 조절 신호는, 기준 주파수 오실레이터(226)의 출력인 26 MHz 신호를 4로 분주하는 구형파 생성기(202)에 의해 생성될 수 있다. 그러므로, 6.5 MHz 신호는, RF 수신기 칩(200) 및 베이스 밴드 칩(201) 내에서 생성될 수 있다. 반면, 구형파 생성기(202, 242)의 출력 신호의 위상은, 동일하지 않거나, 반복적이지 않을 수 있다. 예를 들어, 구형파 생성기(202 또는 204)와 같은, 4로 분주시키는 회로는, 기준 주파수 오실레이터(226) 위상 및 플립 플롭 시작 신호에 의존하는 출력이 4개의 위상을 가질 수 있다.
본 발명의 몇몇 실시예들에 따른 방법은, RF 수신기 칩(200) 및 베이스 밴드 칩(201) 내의 클럭의 정확한 페이징(phasing)을 요구하지 않을 수 있다.
본 발명의 몇몇 실시예들에 따르면, GNSS 수신기(119)의 캘리브레이션은, 베이스 밴드 칩(201)과 RF 수신기 칩(200) 간의 클럭 AM 신호를 통과할 것을 요구하지 않을 수 있다. 나아가, 캘리브레이션 방법은, 베이스 밴드 칩(201)과 RF 수신기 칩(200) 간의 클럭 신호들을 동기화하기 위한 그룹 딜레이 캘리브레이션을 요구하지 않을 수 있다. 주파수가 6.5 MHz인 AM 신호는, 베이스 밴드 칩(201) 및 RF 수신기 칩(200) 내에서, 분리되어 생성될 수 있다. RF 수신기 칩(200) 및 베이스 밴드 칩(201) 각각에 있는 주파수 분주기(202, 242)는, 캘리브레이션 수행의 저하가 없는, 6.5 MHz 출력의 서로 다른 위상을 가질 수 있다. 본 발명의 기술적 사상에 따른 시스템 및 방법은, RF 수신기 칩(200) 및 베이스 밴드 칩(201)의 기능이, 단일 칩 상에 구현된 경우에도, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 적용될 수 있다.
AM 주파수의 선택은, 6.5 MHz를 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 반면, AM 주파수는, 베이스 밴드 칩(201) 및 RF 수신기 칩(200)에서 모두 같아야만한다. AM 주파수는, 또한, IF 범위의 대역폭 내에 있어야 한다. 분주된 기본 주파수 오실레이터(226) 신호는, 이러한 요구조건들을 만족할 수 있다. 본 발명의 기술적 사상에 따른 방법은, 베이스 밴드 칩(201)과 RF 수신기 칩(200) 간의 AM 변조의 제어된 위상 관계를 요구하지는 않으면서도, 높은 캘리브레이션 성능을 제공할 수 있다.
이하에서, 도 3을 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 3은 본 발명의 몇몇 실시예들에 따른 GNSS 수신기의 캘리브레이션 에 대한 도면이다.
도 3을 참조하면, 구형파는, 주파수 분주기(304)에서 기준 주파수 오실레이터(226)로 부터의 26 MHz 클럭을 4로 분주함으로써, 6.5 MHz로 생성될 수 있다. 6.5 MHz 신호 및 링 오실레이터(302)에 의해 제공되는 1750 MHz의 오실레이션 주파수는, 링 오실레이터(302) 내의 OR 게이트 또는 AND 게이트에 대한 입력으로 인가될 수 있다. 링 오실레이터(302) 내의 OR 게이트(또는 AND 게이트)의 출력은, 6.5 MHz의 레이트에서, (온/오프 스위칭 된) 1750 MHz 캐리어 신호에서 케리어 주파수를 갖는 변조된 AM 온/오프 신호 일 수 있다. 변조된 AM 온/오프 신호는, LNA(318)의 입력으로 인가될 수 있다. LNA(318)의 출력은, I/Q 믹서(306)에 입력으로 인가될 수 있다. I/Q 믹서(306)에는 또한, LO(local oscillator) 포트에서 1582.7 MHz의 주파수를 갖는 신호가 인가될 수 있다.
I/Q 믹서(306)의 1차 출력 신호는, 167.3 MHz에서 구성을 가질 수 있다. 2차 출력 신호는, 6.5 MHZ에서 구성을 가질 수 있다. 나아가, 저역 필터 및 고역 필터(LPF+HPF)(308)는, I/Q 믹서(306)의 출력을 입력받을 수 있다. 이 때, 저역 필터 및 고역 필터(LPF+HPF)(308)는, 기본 주파수 및 높은 고조파 주파수를 제거할 수 있다. 6.5 MHz 구형파의 제1 고조파 및 제3 고조파 주파수는, 베이스 밴드 주파수 범위 내에 있을 수 있다. 약화된 DC 및 고차수 고조파와 함께, 6.5 MHz 구형파의 제1 고조파 및 제3 고조파는, I/Q ADC(310)의 입력으로 인가될 수 있다.
제1 가산기(312)는, I/Q ADC(310) 출력의 I를 측정할 수 있고, 제2 가산기(314)는, I/Q ADC(310) 출력의 Q를 측정할 수 있다. 캘리브레이션 유한 상태 머신(calibration finite state machine)(IP2 cal FSM)(316)은, I 및 Q 믹서(306)의 불균형을 결정하고, 불균형을 최소화할 수 있는 바이어스 신호를 I 및 Q 믹서(306)에 제공할 수 있다.
LNA(318)의 입력은, 식 2와 같이 모델링될 수 있다.
x(t)=s(t).cos(wrot) (식 2)
여기서, wro = 2*pi*1750e6 이고, s(t)는 주파수 분주기(304)의 출력인 구형파 신호일 수 있다.
믹서의 LO 주파수를 wlo라 하면, I/Q 믹서(306)로부터 출력되는 예상되는 출력 신호는, 위상 및 실제 믹서에 관한 복잡한 사항들을 무시하면, 아래의 식 3과 같이 모델링될 수 있다.
y(t) = x(t).cos(wlot) (식 3)
여기서, w = wro-wlo = 167.3MHz 일 수 있다.
반면, 식 1에서, I/Q 믹서(306)의 비선형성 모델을 가정하면, I/Q 믹서(306)의 실제 출력은, y(t)와 더불어 2차 항을 포함할 수 있을 것이다.
식 1에 대해, 2차 항을 무시한 후의 신호는 z(t) = a1*y(t) + a2*y2(t)로 모델링될 수 있을 것이다.
그러므로, 2차 비선형성 항은, a2*s2(t)cos2(wt)로 표현될 수 있을 것이다. 2w=335MHz 는 LPF 컷 오프 주파수로부터 너무 멀리 있고, 또한 LPF+HPF(308)에 의해 필터링될 것이기 때문에, z(t)에서 관심있는 항은, 오직 a2*s2(t)이 될 수 있다.
베이스 밴드 근처의 관심있는 신호는, 구형파 또는 그와 등가인 a2*s2(t) 50% 듀티 사이클을 갖는 온/오프 신호일 수 있다. 반면, LPF+HPF(308)로 인해, 구형파의 DC 성분 및 고차 고조파는 약화될 수 있다. 그 결과로, 베이스 밴드 칩(201)은, 입력으로써, 저대역으로 필터링된 구형파를 제공할 수 있다.
이하에서, 도 4 및 도 5를 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 4는 본 발명의 몇몇 실시예들에 따른 디지털 신호 적분 방법을 설명하기 위한 도면이다. 도 5는 본 발명의 몇몇 실시예들에 따른 I 및 Q 가산기 출력을 도시한 도면이다.
도 4 및 도 5를 참조하면, 베이스 밴드 칩(201)의 입력으로 인가되는 ADC 출력 파형(402)은, 제로 DC 구형파로 나타낼 수 있고, 진폭은 A일 수 있다. 베이스 밴드 칩(201) 내로 수신된 AM 신호의 알려진 위상을 제공하기 위한 요구사항은, M I 크기 및 AM Q 크기의 합과 같은 진폭이 상수이고 위상에 독립적일 때, 4분의 1 주기(90도 위상 시프트) 오프셋을 갖는 두 개의 가산기를 포함하므로써 방지될 수 있고, 또한 그렇게 함으로써, 도 5에 도시된 바와 같이 위상에 독립적인 진폭 측정이 유도될 수 있다.
도 4는, 제1 가산기의 위상과 관심있는 신호 사이의 시간 오차(t)를 도시하고 있다. 6.5 MHz 구형파의 주기(T)는, 154ns일 수 있다. 두 개의 가산기 출력(404, 406)은, T/4로 위상 시프트될 수 있다. 좀 더 구체적으로, 합과 차를 동시에 하는 가산기는, A*T의 출력을 산출할 수 있다. 업/다운 가산기는 합과 차를 수행함으로써, DC 성분을 효율적으로 제거할 수 있고, 또한, 플리커 잡음(flicker noise)과 같은 낮은 주파수 노이즈의 제거를 제공할 수 있다.
동기 적분기는, 클럭의 반주기의 하이 레벨동안 축적 업을 할 수 있고, 6.5 MHz AM 클럭의 반주기의 로우 레벨동안 축적 다운을 할 수 있다. 이러한 축적 방법의 이점은, ADC 출력에서 나타나는 낮은 주파수 잡음 및 DC 오프셋을 강력히 제거할 수 있다는 것이다. 동기 적분기는, 또는, 가산기 출력(408, 410)에 도시된 바와 같이, AM 클럭의 1/4 주기 동안, 업/논(none)/다운/논 가산기로 구현될 수 있다. 가산기 출력(408, 410)을 이용할 때, AM I + AM Q의 한 주기 당 동작 횟수는, 12번에서, 52MHz의 ADC 샘플 레이트에서 6.5 MHz AM의 주기 당 합/차를 8번 하는 것으로 감소될 수 있다.
도 5는, 잡음이 없는 경우, 제1 가산기와 관심있는 신호 같의 시간 오프셋 및 가산기의 출력 값 간의 관계를 도시한다. 검출기의 구적법(quadrature) 쌍은, 위상을 획득할 수 있고, 위상이 속하는 네 개의 그룹(0, T/4), (T/4, T/2), (T/2, 3T/4), (3T/4, T) 중 하나를 결정할 수 있다. 그룹이 결정되면, 두 개의 가산기 출력은 코히렌트(coherent)하게 결합될 수 있다. 코히렌트하게 계산된 진폭은 양수 또는 음수일 수 있기 때문에, 캘리브레이션 방법은, 만약 오류가 양수 또는 음수인 경우, 진폭을 0으로 하기 위해 계속 추적할 수 있다.
본 발명의 몇몇 실시예들에 따르면, 마지막 단계에서 코히렌트하지 않은 결합의 실행은, 계산적인 복잡성을 감소시킬 수 있다. 이러한 접근 방법으로, 매트릭스 X는 식 5와 같이 모델링될 수 있다.
X= |X1|+|X2| (식 5)
동기화 시스템에서 목적 함수는, 양수 및 음수 값을 가질 수 있고, 본 발명의 기술적 사상에 따른 방법은, 제로 크로싱(zero crossing)을 찾는 것을 추구할 수 있다. 동기화 결합 기술에서 목적 함수는, 적절하게 캘리브레이션 되었을 때, 0일 수 있다. 그러나, 목적 함수는, 캘리브레이션이 제대로 되지 않았을 때, 양수 또는 음수의 값을 가질 수 있다.
결과로써의 목표는, 제로 크로싱을 찾는것일 수 있다. 식 5에 따른 대안적인 코히렌트하지 않은 결합 방법은 관심있는 신호의 SNR이 낮을 수 있다. 따라서 측정값은 잡음에 의해 바이어스되어 있을 수 있기 때문에, 코히렌트하지 않은 결합과 비교하였을 때, 최적의 설정으로 접근하는 DAC 코드로서 좀 더 나은 캘리브레이션 성능이 산출될 수 있다.
대안적인 방법은, 출력이 코히렌트하지 않게 결합되는 두 개의 위상 오프셋 적분기에 대해 비동기 코히렌트 가산을 수행할 수 있다. 코히렌트하지 않은 가산 기술은, 잡음 비율 환경에서, 낮은 신호에 대한 낮은 성능을 가질 수 있다. 하드웨어 상태 머신은, 동기 적분기 출력의 코히렌트하지 않거나 코히렌트한 두 개의 방법을 구현하기 위해 이용될 수 있다.
이하에서, 도 6을 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 6은 본 발명의 몇몇 실시예들에 따른 DAC 명령에 대한 검출된 에러를 도시한 그래프이다.
도 6을 참조하면, 본 발명의 몇몇 실시예들에 따르면, 코히렌트 결합 방법은, 두 개의 가산기 출력을 결합하기 위해 이용될 수 있다. 가산기 출력 매트릭스는, 부호를 가지고 있고(양수 또는 음수), 따라서 이진 검색 기술은, 검출된 에러의 최소값 및 최적화된 DAC 코드에 상응하는 제로 크로싱 포인트를 표시하기 위해 이용될 수 있다. 부호는, 이 방법에서 유지되어야 하고, 사분면(4-quadrant) 위상의 계산을 요구할 수 있다. 코히렌트 결합 방법을 실행하기 위한 슈도 코드는 아래와 같을 수 있다.
DAC_CODE = 0;
FOR (i=5: i>=0; i--)
IF (ACC_OUT_METRIC >= 0)
DAC_CODE = DAC_CODE - (1<<i);
ELSE
DAC_CODE = DAC_CODE + (1<<i);
그러므로, 가산기 출력의 부호를 결정하는 것은, 최적의 DAC 코드를 찾기 위해 충분할 수 있다.
이하에서, 도 7을 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 7은 본 발명의 몇몇 실시예들에 따른 DAC 명령에 대한 검출된 오류를 도시한 그래프이다.
도 7에는, 샘플 목적 함수가 도시되어있다. 도 7에 도시된 검출된 오류는, 코히렌트하지 않은 결합 후의 가산기 출력일 수 있다. 코히렌트하지 않은 결합은 오직 양의 값을 산출할 수 있고, 최적의 DAC 코드는 0의 값을 산출할 수 있으며, 최적의 DAC 코드로부터의 증가된 오류는 증가된 결합된 값을 산출할 수 있다. 동기 결합이 단조성 및 효율적인 검색 기술의 이용에 이점이 있는 반면, 코히렌트하지 않은 결합 기술에서, 하나 이상의 미세한 검색(fine search)에 이은 개략적 검색(coarse search)은, 최적의 DAC 코드를 결정하기 위해 요구될 수 있다. 도 7에 도시된 수렴은, 미세한 검색에 이은 개략적 검색을 도시한다.
믹서(212)또는 믹서(214)가 서로 독립적으로 조정될 때, 다른 믹서의 최적의 조정은, RF 수신기 칩(200) 내의 콤플렉스 믹서들 내의 신호의 완벽하지 않은 분리로 인해, 더 이상 정확하지 않을 수 있다. 그러므로, 최적의 I 및 Q DAC 설정은, 2차원 표면 상의 동기 수신기 진폭 포인트의 최소값에 의해 결정될 수 있다. 또한, 이러한 최소값은 두 개의 독립적인 1차원 최소값 함수와 상이할 수 있다.
이하에서, 도 8을 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 8은 본 발명의 몇몇 실시예들에 따른 I 및 Q 믹서 불균형에 상응하는 I 및 Q DAC 코드를 도시한 그래프이다.
본 발명의 몇몇 실시예들에 따르면, 캘리브레이션 방법은, 최적의 DAC 설정을 위한 효율적인 글로벌 검색을 제공할 수 있다. 최적의 DAC는, I 및 Q 믹서에 인가되는 DC 바이어스 전압을 제공할 수 있다. DC 바이어스 전압은, GNSS 수신기(119)의 믹서의 불균형을 최소화할 수 있다. 도 8을 참조하면, 글로벌 검색 방법의 결과가 도시되어 있다. 관련된 데시벨 내의 6.5 MHz에서 IP2 왜곡의 양은, 0에서 127까지의 DAC I 설정 및 0에서 127까지의 DAC Q 설정에 대해 도시되어있다.
캘리브레이션 방법은, 포괄적인 점대점 방식과 2차원 검색에 필요한 레이턴시 요구사항 및 대용량 메모리의 문제를 극복할 수 있다. 최적의 DAC 설정을 위한 글로벌 검색은, 함수가 비교적 평탄할 때, 간소화될 수 있다. 함수가 비교적 평탄할 때는, 일반적으로 복잡한 RF 믹서 크로스-커플링의 경우일 수 있다. 인식할 수 있는 형상 없이 완전히 랜덤인 IP2 함수는, 가장 낮은 IP2를 찾기 위해, DAC I 및 DAC Q의 모든 조합에 대해 완전히 검색될 수 있다. IP2 함수가 잡음이 없고 DAC I 및 DAC Q의 모든 조합에 대해 음의 기울기를 갖는 경우, 기울기 하강 알고리즘은 최적의 IP2를 결정할 수 있다. 효율적인 기울기 하강 알고리즘은, 극소값에서 정지될 수 있으나, 글로벌 최소값은 결정되지 않을 수 있다.
글로벌 검색보다 더 효율적인 두 단계의 방법은, 글로벌 형상이 평탄하다면, 잘못된 극소값을 수렴시키지는 않을 것이다. 본 발명의 기술적 사상에 따른 방법은, 큰 스케일의 기울기 전환을 극복할 수 있다. 본 발명의 기술적 사상에 따른 방법은, 두 단계의 글로벌 검색을 포함할 수 있다. 제1 검색 단계는, 미세한 설정 검색 단계에 뒤이은 개략적 설정 검색이다. 미세한 검색과 개략적 검색의 비율은, 이전의 실험을 통해 경험적으로 기설정되어 있을 수 있다. 미세한 설정 검색에 대한 개략적 설정 검색의 비율은, 8일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
각 측정 포인트에 대하여, DAC 설정 쌍은 메모리에 저장될 수 있다. DAC의 해상도(resolution)(DAC 비트의 수)는 달라질 수 있다. 성공적인 DAC 설정을 위한 단계의 크기 또한 달라질 수 있다. 동기적인 집적(synchronous integration)의 길이는 또한, 미세한 검색과 개략적 검색간의 차이에 의해 조정될 수 있다. 보조 검색의 수(미세한 설정)는, 큰 보조 단계를 이용하는 동안 2 보다 클 수 있다. 효과적인 글로벌 DAC 설정 검색 방법의 2 단계 예시는, 아래에서 설명한다.
단계 a로써, DAC I(220) 설정과 DAC Q(222)의 설정을 모두 0으로 초기화한다.
메모리에, 개략적 설정 및 미세한 설정에 상응하는 두 개의 테이블이 생성될 수 있다. 개략적 설정에 대한 테이블은 8 비트 마다 128 기억 장소(memory location)를 포함할 수 있다. 기억 장소에 대한 두 개의 인덱스들은, DAC I(220) 설정값 및 DAC Q(222) 설정값일 수 있다. 메모리 셀 엔트리들은, GNSS 수신기(119)로부터 진폭값이 최종적으로 조정될 수 있다.
단계 b로써, 개략적 설정 테이블을 채우기위해 요구되는 데이터들을 결정한다.
GNSS 수신기(119)의 진폭을 측정하고, 개략적 인덱스(0,0)에 대응되는 테이블 장소에 진폭 값을 저장한다. 진폭은, 0인 DAC Q(222)의 설정 및 0인 DAC I(220)의 설정에 대응될 수 있다.
0 인덱스 DAC I(220)에 대해 측정된 각각의 진폭을 개략적 테이블 인덱스(0, 0에서 7)에 저장하는 동안, 0에서 127값으로, 8 단계에 의해 DAC Q(222) 설정을 증가시킬 수 있다.
8 단계로 DAC I(220)를 증가시키고, DAC I(220) 설정이 127이 될 때까지 단계 b를 반복할 수 있다. DAC I(220)의 각 설정에 대해, 8 단계에서, 0에서 15 * 8까지 DAC Q(222)에 대해 측정된 수신기 진폭 각 값을 개략적 테이블의 적절한 행에 입력시킬 수 있다.
개략적 테이블에서 적절한(가장 낮은) 진폭 값을 찾고, 이를 인덱스에 저장할 수 있다. 저장된 인덱스들은, 인덱스 C_I 및 인덱스 C_Q로 지칭될 수 있다.
미세한 설정 메모리 테이블을 초기화시킬 수 있다. 개략적 설정 테이블을 위한 메모리 공간은, 미세한 설정 테이블을 위해 재사용될 수 있다. DAC들을, DAC I(220)=16*C_I-8 및 DAC Q(222)=16*C_Q-8로 초기화한다. 따라서, 미세한 글로벌 검색은, 개략적 값이 +/- 1/2 단계와 동일한 에러를 갖기 때문에, 검색 방법이 미세한 단계의 최적의 설정을 놓치지 않을 것이라 보장하는, DAC I(220) 및 DAC Q(222) 설정 모두에 대한 최적의 개략적 위치 아래인 1/2 개략적 단계에서 시작될 수 있다.
미세한 설정 테이블을 채우기 위해 필요한 데이터를 결정할 수 있다.
GNSS 수신기(119)의 진폭을 측정하고, 미세한 인덱스 (0,0)에 대응되는 테이블 장소에 진폭 값을 저장한다.
0에서 15까지, 1 단계로 DAC Q(222)를 증가시키고, 미세한 테이블에 각 진폭을 저장한다.
0에서 15까지의 단계로 DAC I(220)을 증가시키고, 각 단계에 대해 단계 b를 반복한다. 또한, 적절한 인덱스 (DAC I, DAC Q) 위치에, 진폭 값을 저장한다.
미세한 테이블 엔트리가 완성될 때, 가장 낮은 진폭의 인덱스 쌍(I Best, Q Best)을 결정할 수 있다.
DAC 글로벌 = 8 * 개략적 오프셋 + (I 및 Q에 대한) 최적의 값으로써, 최종 글로벌 최적값을 설정한다.
이하에서, 도 9를 참조하여 본 발명의 몇몇 실시예들에 따른 IP2 캘리브레이션을 위한 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 9는 본 발명의 몇몇 실시예들에 따른 GNSS 수신기의 I 및 Q 믹서의 불균형을 측정하는 방법을 위한 상태 머신을 도시한 도면이다.
도 9를 참조하면, 단계(0)에서, 시작 DAC 코드는 I 및 Q 경로 각각에 대해 결정될 수 있다. 단계(1 내지 4)에서, 복수의 I 및 Q DAC 코드 값은, 모든 가능한 DAC 코드 조합의 범위를 커버하기 위해 결정될 수 있다.
단계(1)에서, 코히렌트 업/다운 또는 업/논(none) 가산은, 가산의 설정 기간이 완성될 때까지, 동기 적분기(236, 238, 246, 248)에 대해 수행될 수 있다. 단계(2)에서, 가산이 완료되면, 동기 적분기(236, 246) 및 동기 적분기(238, 244)에 의해 가산 값에 대한 코히렌트하지 않은 결합이 수행될 수 있다.
단계(3)에서, I 또는 Q 경로에 대해 다음의 DAC 코드 값이 결정되고, 단계(1) 및 단계(2)가 반복될 수 있다. 단계(4)에서, 개략적 해상도(resolution)와 함께 모든 I 및 Q DAC 코드를 이용한 단계(1) 및 단계(2)가 완료된 후, 단계(1) 내지 단계(3)는, I 및 Q 믹서 불균형의 가장 낮은 조합 값을 생성하는 I 및 Q DAC 코드의 범위 내에서, I 및 Q DAC 코드의 미세한 해상도를 이용하여 수행될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200: RF 수신기 칩 201: 베이스 밴드 칩
212, 214: 믹서

Claims (21)

  1. 프로세서를 포함하되,
    상기 프로세서는,
    제1 곱셈기와 제2 곱셈기를 포함하는 믹서를 통해 변조된 RF 입력 신호를 중간 주파수 신호로 하향 변환하되, 상기 변조된 RF 입력 신호는 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초하여 생성되고 상기 제1 곱셈기와 상기 제2 곱셈기의 제1 입력으로 입력되며, 상기 구형파에 기초한 동상(In-phase) 신호와 직교 위상(Quadrature phase) 신호는 상기 제1 곱셈기와 상기 제2 곱셈기의 제2 입력으로 입력되며, 제1 DAC(Digital to Analog Converter)를 통해 상기 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초한 제1 신호를 수신받아 상기 동상 신호를 출력하고, 제2 DAC를 통해 상기 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초한 제2 신호를 수신받아 상기 직교 위상 신호를 출력하며,
    상기 하향 변환된 변조된 RF 입력 신호를 필터링하고,
    상기 필터링된 하향 변환된 변조된 RF 입력 신호를 디지털 신호로 변환하는 전자 장치.
  2. 제 1항에 있어서,
    상기 변조된 RF 입력 신호를 하향 변환하는 것은 상기 제1 DAC와 상기 제2 DAC로부터 상기 믹서로 DC 바이어스 전압을 제공하는 것을 포함하는 전자 장치.
  3. 제 2항에 있어서,
    제1 믹서에 제1 DC 바이어스 전압을 상기 제1 DAC가 제공하는 제1 DAC 코드와, 제2 믹서에 제2 바이어스 전압을 상기 제2 DAC가 제공하는 제2 DAC 코드를 결정하는 것을 더 포함하되,
    상기 결정된 제1 DAC 코드와 제2 DAC 코드는, 상기 제1 믹서 및 상기 제2 믹서의 불균형을 최소화하는 것인 전자 장치.
  4. 제 3항에 있어서,
    상기 제1 믹서 및 상기 제2 믹서의 불군형을 최소화하여, 상기 제1 DAC와 상기 제2 DAC에 대한 상기 제1 DAC 코드와 상기 제2 DAC 코드를 결정하는 것은, 글로벌 검색(global search)을 수행하는 것을 포함하는 전자 장치.
  5. 제 3항에 있어서,
    상기 제1 DAC 코드와 상기 제2 DAC 코드를 결정하는 것은,
    상기 상기 제1 DAC 코드와 상기 제2 DAC 코드를 0으로 설정하고, 상기 제1 믹서와 상기 제2 믹서 사이의 불균형의 값을 측정 및 저장하되,
    상기 상기 제1 DAC 코드와 상기 제2 DAC 코드를 적어도 하나의 정수값으로 증가시키고,
    상기 제1 DAC 코드와 상기 제2 DAC 코드가 최대에 도달할 때까지 상기 설정, 상기 측정, 및 상기 저장을 반복하고,
    상기 제1 믹서와 상기 제2 믹서 사이의 불균형의 값이 최소화되는 DAC 코드 범위를 결정하고,
    하나의 증가분을 이용하여, 상기 결정된 DAC 코드 범위 내에서, 상기 설정, 상기 측정 및 상기 저장을 반복하고,
    상기 제1 믹서와 상기 제2 믹서 사이의 불균형의 값을 최소화시키는 상기 제1 DAC 코드와 상기 제2 DAC 코드를 결정하는 것을 포함하는 전자 장치.
  6. 제 3항에 있어서,
    상기 전자 장치는 GNSS(global navigation satellite system) 수신기이고,
    상기 GNSS 수신기는 상기 결정된 제1 DAC 코드와 상기 제2 DAC 코드를 이용해 캘리브레이션된 것이며,
    온도 측정 장치를 더 포함하고,
    상기 GNSS 수신기의 캘리브레이션은, 상기 GNSS 수신기의 온도가 기정의된 문턱값 이상으로 변화할 때 실행되는 전자 장치.
  7. 제 6항에 있어서,
    상기 변조된 RF 입력 신호의 RF 파형은 상기 GNSS 수신기의 RF 파형 입력 신호 대역의 바깥인 전자 장치.
  8. 제 1항에 있어서,
    상기 기준 주파수 오실레이터를 이용하여 생성된 구형파는, 무선 주파수 집적 회로(RFIC; radio frequency integrated circuit) 및 베이스 밴드 집적 회로(BBIC; baseband integrated circuit) 중 적어도 하나의 핀 개수를 감소시키는 전자 장치.
  9. 제 1항에 있어서,
    무선 주파수 집적 회로(RFIC; radio frequency integrated circuit)에서 상기 구형파와 다른 구형파가 생성되고,
    베이스 밴드 집적 회로(BBIC; baseband integrated circuit)에서 상기 구형파가 생성되고,
    상기 다른 구형파와 상기 구형파는 상기 기준 주파수 오실레이터에 의해 생성되고,
    상기 다른 구형파와 상기 구형파는 서로 위상이 다른(out of phase) 전자 장치.
  10. 제1 곱셈기와 제2 곱셈기를 포함하는 믹서를 통해 변조된 RF 입력 신호를 중간 주파수 신호로 하향 변환하되, 상기 변조된 RF 입력 신호는 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초하여 생성되고 상기 제1 곱셈기와 상기 제2 곱셈기의 제1 입력으로 입력되며, 상기 구형파에 기초한 동상(In-phase) 신호와 직교 위상(Quadrature phase) 신호는 상기 제1 곱셈기와 상기 제2 곱셈기의 제2 입력으로 입력되며, 제1 DAC(Digital to Analog Converter)를 통해 상기 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초한 제1 신호를 수신받아 상기 동상 신호를 출력하고, 제2 DAC를 통해 상기 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초한 제2 신호를 수신받아 상기 직교 위상 신호를 출력하며,
    상기 하향 변환된 변조된 RF 입력 신호를 필터링하는 것을 포함하는 방법.
  11. 제 10항에 있어서,
    상기 변조된 RF 입력 신호를 하향 변환하는 것은 상기 제1 DAC와 상기 제2 DAC로부터 상기 믹서로 DC 바이어스 전압을 제공하는 것을 포함하는 방법.
  12. 제 11항에 있어서,
    제1 믹서에 제1 DC 바이어스 전압을 상기 제1 DAC가 제공하는 제1 DAC 코드와, 제2 믹서에 제2 바이어스 전압을 상기 제2 DAC가 제공하는 제2 DAC 코드를 결정하는 것을 더 포함하되,
    상기 결정된 제1 DAC 코드와 제2 DAC 코드는, 상기 제1 믹서 및 상기 제2 믹서의 불균형을 최소화하는 방법.
  13. 제 12항에 있어서,
    상기 제1 DAC 코드와 상기 제2 DAC 코드를 결정하는 것은,
    상기 상기 제1 DAC 코드와 상기 제2 DAC 코드를 0으로 설정하고, 상기 제1 믹서와 상기 제2 믹서 사이의 불균형의 값을 측정 및 저장하되,
    상기 상기 제1 DAC 코드와 상기 제2 DAC 코드를 적어도 하나의 정수값으로 증가시키고,
    상기 제1 DAC 코드와 상기 제2 DAC 코드가 최대에 도달할 때까지 상기 설정, 상기 측정, 및 상기 저장을 반복하고,
    상기 제1 믹서와 상기 제2 믹서 사이의 불균형의 값이 최소화되는 DAC 코드 범위를 결정하고,
    하나의 증가분을 이용하여, 상기 결정된 DAC 코드 범위 내에서, 상기 설정, 상기 측정 및 상기 저장을 반복하고,
    상기 제1 믹서와 상기 제2 믹서 사이의 불균형의 값을 최소화시키는 상기 제1 DAC 코드와 상기 제2 DAC 코드를 결정하는 것을 포함하는 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 10항에 있어서,
    무선 주파수 집적 회로(RFIC; radio frequency integrated circuit)에서 상기 구형파와 다른 구형파가 생성되고,
    베이스 밴드 집적 회로(BBIC; baseband integrated circuit)에서 상기 구형파가 생성되고,
    상기 다른 구형파와 상기 구형파는 상기 기준 주파수 오실레이터에 의해 생성되고,
    상기 다른 구형파와 상기 구형파는 서로 위상이 다른(out of phase) 방법.
  18. 제 10항에 있어서,
    상기 필터링된 하향 변환된 변조된 RF 입력 신호를 디지털 신호로 변환하고,
    프로그래밍 가능한 시간 동안 상기 디지털 신호를 축적하는 것을 더 포함하는 방법.
  19. GNSS 신호를 수신하는 칩셋으로,
    상기 칩셋은,
    제1 곱셈기와 제2 곱셈기를 포함하는 믹서를 통해 변조된 RF 입력 신호를 중간 주파수 신호로 하향 변환하되, 상기 변조된 RF 입력 신호는 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초하여 생성되고 상기 제1 곱셈기와 상기 제2 곱셈기의 제1 입력으로 입력되며, 상기 구형파에 기초한 동상(In-phase) 신호와 직교 위상(Quadrature phase) 신호는 상기 제1 곱셈기와 상기 제2 곱셈기의 제2 입력으로 입력되며, 제1 DAC(Digital to Analog Converter)를 통해 상기 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초한 제1 신호를 수신받아 상기 동상 신호를 출력하고, 제2 DAC를 통해 상기 기준 주파수 오실레이터를 이용하여 생성된 구형파에 기초한 제2 신호를 수신받아 상기 직교 위상 신호를 출력하며,
    상기 하향 변환된 변조된 RF 입력 신호를 필터링하는 칩셋.
  20. 제 1항에 있어서,
    상기 프로세서는 제1 집적 회로 내에서 상기 구형파와 다른 구형파를 생성하고, 제2 집적 회로 내에서 상기 구형파를 생성하는 전자 장치.
  21. 삭제
KR1020160113709A 2016-03-31 2016-09-05 Ip2 캘리브레이션을 위한 장치 및 방법 KR102531277B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662316047P 2016-03-31 2016-03-31
US62/316,047 2016-03-31
US15/207,995 2016-07-12
US15/207,995 US10317535B2 (en) 2016-03-31 2016-07-12 Method and apparatus for second order intercept point (IP2) calibration

Publications (2)

Publication Number Publication Date
KR20170112916A KR20170112916A (ko) 2017-10-12
KR102531277B1 true KR102531277B1 (ko) 2023-05-10

Family

ID=59959272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160113709A KR102531277B1 (ko) 2016-03-31 2016-09-05 Ip2 캘리브레이션을 위한 장치 및 방법

Country Status (4)

Country Link
US (3) US10317535B2 (ko)
KR (1) KR102531277B1 (ko)
CN (1) CN107425858B (ko)
TW (2) TWI788277B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10317535B2 (en) 2016-03-31 2019-06-11 Samsung Electronics Co., Ltd Method and apparatus for second order intercept point (IP2) calibration
US10627957B2 (en) * 2017-02-22 2020-04-21 Synaptics Incorporated Active avoidance of display noise in simultaneous touch and display
EP3557769A1 (en) * 2018-04-18 2019-10-23 Sivers Ima AB A radio frequency transceiver
KR102353454B1 (ko) * 2020-10-29 2022-01-20 한양대학교 에리카산학협력단 임베디드 세그먼트 데이터 컨버터를 위한 선형성 자가 예측 방법 및 그 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080292022A1 (en) 2007-05-21 2008-11-27 Gregory Blum Radio Receiver Including a Delay-Locked Loop (DLL) for Phase Adjustment
US20090186587A1 (en) * 2008-01-23 2009-07-23 Freescale Semiconductor, Inc. Tuning a second order intercept point of a mixer in a receiver
US20140171007A1 (en) * 2012-12-14 2014-06-19 Broadcom Corporation Calibration

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579347A (en) 1994-12-28 1996-11-26 Telefonaktiebolaget Lm Ericsson Digitally compensated direct conversion receiver
US6725463B1 (en) 1997-08-01 2004-04-20 Microtune (Texas), L.P. Dual mode tuner for co-existing digital and analog television signals
US6134430A (en) 1997-12-09 2000-10-17 Younis; Saed G. Programmable dynamic range receiver with adjustable dynamic range analog to digital converter
US6366622B1 (en) 1998-12-18 2002-04-02 Silicon Wave, Inc. Apparatus and method for wireless communications
US6625424B1 (en) * 2000-03-21 2003-09-23 Koninklijke Philips Electronics N.V. Autocalibration of a transceiver through nulling of a DC-voltage in a receiver and injecting of DC-signals in a transmitter
US6674998B2 (en) * 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
US7203472B2 (en) 2002-03-15 2007-04-10 Nokia Corporation Method and apparatus providing calibration technique for RF performance tuning
US9065537B2 (en) 2002-09-03 2015-06-23 Broadcom Corporation Method and system for calibrating a multi-mode, multi-standard transmitter and receiver
US7248625B2 (en) * 2002-09-05 2007-07-24 Silicon Storage Technology, Inc. Compensation of I-Q imbalance in digital transceivers
US8385910B2 (en) 2004-05-20 2013-02-26 Qualcomm Incorporated Systems and methods for testing signal processing control
US7251468B2 (en) 2004-07-14 2007-07-31 Motorola, Inc. Dynamically matched mixer system with improved in-phase and quadrature (I/Q) balance and second order intercept point (IP2) performance
JP5211692B2 (ja) 2005-04-28 2013-06-12 日本電気株式会社 半導体装置
CN100517988C (zh) * 2005-07-11 2009-07-22 络达科技股份有限公司 射频接收器与射频接收方法
US7532874B2 (en) 2005-11-09 2009-05-12 Texas Instruments Incorporated Offset balancer, method of balancing an offset and a wireless receiver employing the balancer and the method
US7605669B2 (en) 2006-05-05 2009-10-20 Skyworks Solutions, Inc. System and method for generating local oscillator (LO) signals for a quadrature mixer
US8073078B2 (en) 2008-02-08 2011-12-06 Freescale Semiconductor, Inc. Split channel receiver with very low second order intermodulation
US8175535B2 (en) 2008-02-27 2012-05-08 Telefonaktiebolaget Lm Ericsson (Publ) Active cancellation of transmitter leakage in a wireless transceiver
US7994850B2 (en) * 2008-06-25 2011-08-09 Qualcomm, Incorporated Discrete time multi-rate analog filter
US8060043B2 (en) * 2008-10-09 2011-11-15 Freescale Semiconductor Adaptive IIP2 calibration
US8051702B2 (en) * 2008-11-12 2011-11-08 Altronic, Inc. Vibration monitor
US8606193B2 (en) 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8849227B2 (en) 2009-09-28 2014-09-30 The Trustees Of Columbia University In The City Of New York Systems and methods for controlling the second order intercept point of receivers
JP5334318B2 (ja) 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法
US8634793B2 (en) * 2010-05-10 2014-01-21 Csr Technology Inc. IP2 calibration measurement and signal generation
US9178473B2 (en) 2013-12-19 2015-11-03 Qualcomm Incorporated Distortion cancellation for low noise amplifier (LNA) non-linear second order products
US9379673B2 (en) 2014-05-30 2016-06-28 Qualcomm Incorporated Distortion cancellation for dual stage carrier-aggregation (CA) low noise amplifier (LNA) non-linear second order products
US10317535B2 (en) * 2016-03-31 2019-06-11 Samsung Electronics Co., Ltd Method and apparatus for second order intercept point (IP2) calibration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080292022A1 (en) 2007-05-21 2008-11-27 Gregory Blum Radio Receiver Including a Delay-Locked Loop (DLL) for Phase Adjustment
US20090186587A1 (en) * 2008-01-23 2009-07-23 Freescale Semiconductor, Inc. Tuning a second order intercept point of a mixer in a receiver
US20140171007A1 (en) * 2012-12-14 2014-06-19 Broadcom Corporation Calibration

Also Published As

Publication number Publication date
CN107425858B (zh) 2021-01-26
US10317535B2 (en) 2019-06-11
US20170285172A1 (en) 2017-10-05
KR20170112916A (ko) 2017-10-12
CN107425858A (zh) 2017-12-01
US20200408924A1 (en) 2020-12-31
TWI788277B (zh) 2023-01-01
US10775512B2 (en) 2020-09-15
US20190285755A1 (en) 2019-09-19
TW202135490A (zh) 2021-09-16
TWI799868B (zh) 2023-04-21
TW201737646A (zh) 2017-10-16
US11067702B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
US11067702B2 (en) Method and apparatus for second order intercept point (IP2) calibration
US9735952B2 (en) Calibration of dynamic error in high resolution digital-to-time converters
US8634793B2 (en) IP2 calibration measurement and signal generation
US20180269885A1 (en) Oscillator, semiconductor device and wireless communication apparatus
JP2011061517A (ja) 送信機およびそれに使用可能な半導体集積回路
US11212017B2 (en) Phase-locked loop (PLL) calibration
US10056912B1 (en) Simultaneous cancellation of multiple spurs from different sources
JP6124382B1 (ja) 発振装置、ｒｆフロントエンド回路及び携帯型無線通信端末装置
Li et al. Opportunities and challenges of digital signal processing in deeply technology-scaled transceivers
US20220077864A1 (en) Phase locked loop and electronic device including the same
JP2010190836A (ja) 周波数測定装置及び検査システム
Akamine et al. A polar loop transmitter with digital interface including a loop-bandwidth calibration system
JP2023537021A (ja) 無線トランシーバのための機器及び方法
US9614713B1 (en) Transmit amplitude and phase modulation based on two constant-amplitude phasors
US10534025B2 (en) Phase frequency detector linearization using switching supply
US9106327B2 (en) System and method for correcting integral nonlinearity in an oscillator system
Rahman et al. Dual-mode receiver architecture for Bluetooth and IEEE 802.11 b standards
JP6327593B2 (ja) 無線送受信回路及び携帯型無線通信端末装置
CN109391275B (zh) 无线通信系统接收电路与射频信号接收方法
Kokubo et al. A GFSK transmitter architecture for a Bluetooth RF-IC, featuring a variable-loop-bandwidth phase-locked loop modulator
JP2004349789A (ja) 周波数変換装置及び周波数変換方法
JP2018125868A (ja) 発振装置
JP2020167440A (ja) 発振装置
US20130033335A1 (en) SYSTEM AND METHOD FOR TUNING A SEMI-DIGITAL FINITE IMPULSE RESPONSE (sFIR) FILTER
KR20060087747A (ko) 다중 경로 수신기에서 자동 주파수 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant