CN109698801B - 信号插值运算系统、应用于lte频偏估计补偿的处理系统 - Google Patents

Abstract

本发明实施例提供了一种信号插值运算系统以及应用于LTE频偏估计补偿的处理系统，该信号插值运算系统中，移位存储器单元将待处理信号x分为除以2^m后的整数部分x_msb以及剩余部分x_lsb(x＝x_msb×2^m+x_lsb)两个部分进行存储，且在ROM单元中仅存储x_msb与其进行预设运算的结果y(n)的映射表，之后再基于比特位运算的方式以及DSP单元的乘加功能来计算待处理信号x的插值结果y，从而可以基于比特位运算将插值运算进行优化，有效简化整个插值运算过程步骤，提升运算效率。

Description

信号插值运算系统、应用于LTE频偏估计补偿的处理系统

技术领域

本发明实施例涉及通信技术领域，具体涉及一种信号插值运算系统、应用于LTE频偏估计补偿的处理系统。

背景技术

由于收发系统载波上存在差异性，终端在移动过程中产生的多普勒频偏等多种原因会引起接收侧接收信号的相位旋转，因此需要在接收侧进行相位旋转的估计和校正。

估计校正的大致流程如下：

根据接收到的导频信号为RxRS₁，RxRS₂，本地导频信号RS₁，RS₂，确定每个子载波两个RS间由多普勒扩展引起的相位旋转为：

其中，angle()为角度计算函数。

根据式(1)得到的每个子载波两个RS间由多普勒扩展引起的相位旋转

则可以获得每个SC-FDMA符号的相位偏转为：

其中，这里的N_symbol为每个时隙中SC-FDMA符号的符号数。这一符号数是固定的，一般为6或7，以LTE系统Normal CP系统为例N_symbol＝7。

在获得了每个SC-FDMA符号的相位偏转

后，每个SC-FDMA 符号的频域响应即为：

其中，H_l,k表示第k个SC-FDMA符号的第l个子载波需要校正的频域响应。H_RS1为第一个时隙的频域响应，H_RS2为第二个时隙的频域响应。 P_RS为导频的位置，这一导频位置也是固定的，如两个时隙中第一时隙导频位置为4，第二时隙中的导频位置为11。

由上述叙述可以看出上述估计和校正的运算涉及angle()和exp() 的计算，而angle()和exp()的计算在FPGA中主要依赖线性插值、 CORDIC算法、幂级数展开等算法来实现资源和精度的平衡。

然而，在实现发明创造的过程中，发明人发现，目前针对计算角度angle()计算主要方式是将angle()变为

(i为实部，q为虚部)，然后arctan()的各个插值存储到arctan插值映射表中，然后通过插值的方法来计算。对于exp()来说也是类似的，只不过exp()无需进行转换，直接将各个插值存储到exp插值映射表中，然后通过插值的方法来计算。

而通过插值的方法来计算，计算arctan()需要6次运算，计算exp() 也一样需要6次运算，插值算法所需要花费的计算次数过多。如果使用该插值方法进行信道估计校正，除了进行两次插值的12次运算，再加上

的操作需要进行一次除法，则共需要进行13次运算。进而导致估计校正的运算过程较为繁琐，运算效率较低。

发明内容

本发明实施例提供一种信号插值运算系统、应用于LTE频偏估计补偿的处理系统，用以克服现有的插值运算系统运算过程繁琐效率低下的缺陷。

第一方面，本发明实施例提供一种信号插值运算系统，包括：

移位存储器单元，用于对接收到的待处理信号x以比特位的形式分两部分进行存储，一部分存储x在除以2^m后获得的整数部分x_msb，另一部分存储剩余部分x_lsb，其中m为正整数；

只读存储器ROM单元，用于存储x_msb与y(n)对应关系的预设运算映射表，其中y(n)为x_msb经过所述预设运算得到的运算结果，还用于存储相邻两个运算结果之间的插值y(n+1)-y(n)；

移位计算单元，用于对所述运算结果y(n)左移m比特并输出移位后的结果；

数字信号处理DSP单元，用于从移位存储器单元中读取x_lsb，从 ROM单元中读取y(n+1)-y(n)，对x_lsb以及y(n+1)-y(n)进行乘法运算，再读取移位计算单元输出的移位后的结果，将移位后的结果与所述乘法运算的结果进行加法运算，输出所述待处理信号x基于预设运算后理所得到的处理信号y。

第二方面，本发明实施例提供一种应用于LTE频偏估计补偿的处理系统，应用于电子设备处，包括：

包括两个如权利要求3所述的信号插值运算系统；其中，第一信号插值运算系统进行的预设运算为arctan运算或所述第一运算，第二信号插值运算系统进行的预设运算为exp运算；

所述处理系统还包括信号运算系统；

所述第一信号插值运算系统，用于对接收到的待处理信号

进行运算处理，得到待处理信号

的arctan运算结果

或第一运算的运算结果

在得到的运算结果为

时，所述第一信号插值运算系统还用于根据

以及N_symbol计算

其中，RxRS₁以及RxRS₂为所述电子设备接收到的导频信号，RS₁以及RS₂为所述电子设备的本地导频信号，

为每个子载波在两个时隙之间由多普勒扩展引起的相位旋转，

N_symbol为一个时隙内SC-FDMA符号的符号数，

为每个SC-FDMA符号的相位偏转；

所述信号运算系统，用于对(k-P_RS)以及

进行乘法运算，得到运算结果

其中，k为两个时隙中各个SC-FDMA符号的编号，P_RS为每个时隙中导频的位置；

所述第二信号插值运算系统，用于对所述信号运算系统输出的

进行运算处理，得到并输出

的exp运算结果

本发明实施例提供了一种信号插值运算系统以及应用于LTE频偏估计补偿的处理系统，该信号插值运算系统中，移位存储器单元将待处理信号x分为除以2^m后的整数部分x_msb以及剩余部分x_lsb (x＝x_msb×2^m+x_lsb)两个部分进行存储，且在ROM单元中仅存储x_msb与其进行预设运算的结果y(n)的映射表，之后再基于比特位运算的方式以及DSP单元的乘加功能来计算待处理信号x的插值结果y，从而可以基于比特位运算将插值运算进行优化，有效简化整个插值运算过程步骤，提升运算效率。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是现有技术中一种基于插值法进行计算示意图；

图2是本发明实施例提供的信号插值运算系统结构示意图；

图3是本发明实施例提供的应用于LTE频偏估计补偿的处理系统结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于理解本发明实施例提供的信号插值运算系统如何对插值运算，下面首先对现有技术中的插值运算的流程进行说明。

具体来说，以通过插值算法计算arctan()为例。对于输入x，想要求得y，y＝arctan(x)，需要通过下述方法来求得：

参见图1，首先根据比例关系得到

其中，这里的y(n)以及y(n+1)的值都存储在arctan插值映射表中，可以通过查表得到。由式(6)可以看出，这个计算的过程包括了三次减法、一次加法、一次乘法以及一次除法的操作，也即利用一次插值算法共需要进行6次运算。exp()插值计算的方式与上述方式相同，也是需要进行6次运算，在此不再说明。

因此，可以看出在该插值计算系统应用于LTE频偏估计补偿时，两次插值计算一共需要12次运算，再加上

的操作需要进行一次除法，则共需要进行13次运算。进而导致估计校正的运算过程较为繁琐，运算效率较低。

基于此，第一方面本发明实施例提供了一种信号插值运算系统，如图2所示，包括：

移位存储器单元101，用于对接收到的待处理信号x以比特位的形式分两部分进行存储，一部分存储x在除以2^m后获得的整数部分 x_msb，另一部分存储剩余部分x_lsb，其中m为正整数；

ROM单元102，用于存储x_msb与y(n)对应关系的预设运算映射表，其中y(n)为x_msb经过所述预设运算得到的运算结果，还用于存储相邻两个运算结果之间的插值y(n+1)-y(n)；

移位计算单元103，用于对所述运算结果y(n)左移m比特并输出移位后的结果；

DSP单元104，用于从移位存储器单元中读取x_lsb，从ROM单元中读取y(n+1)-y(n)，对x_lsb以及y(n+1)-y(n)进行乘法运算，再读取移位计算单元输出的移位后的结果，将移位后的结果与所述乘法运算的结果进行加法运算，输出所述待处理信号x基于预设运算后理所得到的处理信号y。

本发明实施例提供的信号插值运算系统中，移位存储器单元将待处理信号x分为除以2^m后的整数部分x_msb以及剩余部分x_lsb (x＝x_msb×2^m+x_lsb)两个部分进行存储，且在ROM单元中仅存储 x_msb与其进行预设运算的结果y(n)的映射表，之后再基于比特位运算的方式以及DSP单元的乘加功能来计算待处理信号x的插值结果y，从而可以基于比特位运算将插值运算进行优化，有效简化整个插值运算过程步骤，提升运算效率。

其中，上述系统实施例提供给的信号插值运算系统可以为基于 FPGA实现的信号插值运算系统。其中的移位存储器单元101、ROM 单元102、移位计算单元103以及DSP单元104均为FPGA片上单元。从而可以结合FPGA按比特位计算的优势以及片上运算单元的特点对插值运算在FPGA中进行了优化。

此外还需要说明的是，这里的预设运算可以为：arctan运算、exp 运算或经过arctan运算之后再除以常数N的运算。也就是说，基于上述实施例提供的系统，可以基于线性插值的算法计算y＝arctan(x)、 y＝exp(x)以及

在进行不同运算时，其ROM单元102存储的映射表也为相应运算的映射表。具体来说，当进行y＝arctan(x)的计算时，ROM单元102存储的y(n)与x_msb的映射表为y(n)＝arctan(x_msb)映射表；当进行y＝ exp(x)的计算时，ROM单元102存储的y(n)与x_msb的映射表为y(n)＝exp(x_msb)映射表；当进行

的计算时，ROM单元102 存储的y(n)与x_msb的映射表为

映射表。

为便于理解本发明实施例提供的系统是如何简化插值运算过程，下面对该系统的实现原理进行详细说明。

参见图2，输入数据也即待处理信号x分为两部分，分别为2^m的整数倍部分x_msb和剩余部分x_lsb，即x＝x_msb×2^m+x_lsb。其中，这里的m可以根据精度需要来进行调整。移位存储器单元101将这两部分分别存储。

ROM单元102在存储插值映射表时，也仅存储x(n)也为2^m的整数倍部分x_msb，因此可得：x(n)＝x_msb、x(n+1)＝x_msb+1，映射表中存储的即为x(n)＝x_msb经过预设运算得到的运算结果y(n)、 x(n+1)＝x_msb+1经过预设运算得到的运算结果y(n+1)这样的映射关系。

接着，根据插值算法的线性关系就可以的到如下等式：

最终:

y＝x_lsb×(y(n+1)-y(n))+y(n)×2^m (10)

根据式(10)可以看出，此时y的值仅与x_lsb、y(n)、y(n+1)以及 m有关。其中FPGA对于×2^m的操作可以通过直接移位得到，即左移m 位即为执行了×2^m的运算操作。此外，y(n+1)-y(n)也可以直接存储在 ROM中以节省一步减法的操作，当然ROM单元102还是需要存储y(n) 的值。

因此在FPGA中实现一次插值操作就可以简化为如图1所示的结构。移位存储器单元101中存储了x_msb以及x_lsb，ROM单元102 存储了y(n)以及y(n+1)-y(n)，移位计算单元103对y(n)执行左移m位的操作之后将移位结果输出给DSP单元104。DSP单元104读取x_lsb的值，读取y(n+1)-y(n)，执行x_lsb×(y(n+1)-y(n))的乘法运算，再将乘法运算的结果与移位之后的结果相加，得到输入信号x经过预设运算后的运算结果y。

第二方面，本发明实施例又提供了一种应用于LTE频偏估计补偿的处理系统，如图3所示，包括两个图2示出的信号插值运算系统。

第一信号插值运算系统201进行的预设运算为y＝arctan(x)运算或

第二信号插值运算系统203进行的预设运算为exp运算。此外，该处理系统还包括信号运算系统202。

具体来说，第一信号插值运算系统201，用于对接收到的待处理信号

进行运算处理，得到待处理信号

的arctan运算结果

或得到待处理信号

进行

的运算结果

(这里的x代表待处理信号)。若得到的运算结果为

则第一信号插值运算201系统还用于根据

以及N_symbol计算

若得到的运算结果为

则直接将运算结果

输出。也即无论进行哪种运算，最终第一信号插值运算系统201输出的结果即为

信号运算系统202，用于对(k-P_RS)以及

进行乘法运算，得到运算结果

第二信号插值运算系统203，用于对信号运算系统输出的

进行运算处理，得到并输出

的exp运算结果

下面对这里出现的参数进行含义解释。这里的RxRS₁以及RxRS₂为电子设备接收到的导频信号，RS₁以及RS₂为电子设备的本地导频信号，

为每个子载波在两个时隙之间由多普勒扩展引起的相位旋转，

N_symbol为一个时隙内SC-FDMA符号的符号数，

为每个SC-FDMA符号的相位偏转。此外，这里的k为两个时隙中各个SC-FDMA符号的编号，P_RS为每个时隙中导频的位置。

其中，图3示出了信号运算系统202的一种可选的实施方式。具体来说，信号运算系统202包括补码计算单元2021以及乘法计算单元 2022。

补码计算单元2021，用于仅在确定(k-P_RS)的值小于0时对

进行补码计算；

所述乘法计算单元2022，用于根据|k-P_RS|的不同结果，对补码计算单元输出结果进行相应的处理得到运算结果

包括：

在|k-P_RS|为1时，将补码计算单元输出结果作为运算结果；

在|k-P_RS|为2ⁿ时，将补码计算单元输出结果左移n比特得到运算结果，其中n为正整数；

在|k-P_RS|为(2ⁿ+p)时,将补码计算单元输出结果左移n比特之后，再与p倍的补码计算单元输出结果进行加法运算得到运算结果，其中 p为正整数。

本发明实施例提供的应用于LTE频偏估计补偿的处理系统可以通过FPGA来实现。该系统中，通过利用将两个图2所示插值结构进行级联，分别进行arctan运算以及exp运算，并在中间加入信号运算系统202进行乘法操作，从而能够将该系统应用到LTE频偏估计补偿处理中，使得整个LTE频偏估计补偿处理结构在处理LTE频偏估计补偿时运算更为简单，有效提高运算处理的效率。

为便于理解第二方面提供的处理系统，下面结合附图3具体说明一下处理系统的实现原理。

基于背景技术的叙述可知，为了能够对LTE频偏的进行估计和补偿，首先需要计算每个子载波两个RS间由多普勒扩展引起的相位旋转

这里计算的是arctan运算是因为angle的计算均转换为arctan来进行运算，在第一方面中已经介绍了可以基于图2所示的结构通过插值法来进行arctan计算，待输入信号为

输出结果可以为

但根据式(3)可知，最后需要获得的估计补偿结果为

所以在获取了

之后还需要进一步获取

这里为了能够将这一出发操作也省略，可以在第一信号插值运算系统201中ROM存储单元存储的定标值也即y(n)直接除掉N_symbol来节省后续的运算处理，从而第一信号插值运算系统201输出结果直接即为

第二信号插值运算系统203进行的运算是exp运算，但根据式(3) 可知，待进行exp运算的输入信号为

因此在获得了第一信号插值运算系统201输出的

之后，还需要信号运算系统202 来进行

与(k-P_RS)的乘法运算。

其中乘(k-P_RS)的操作，以N_symbol＝7，第一时隙的P_RS1＝4，第二时隙的P_RS2＝11为例，其可能性见表1。

表1各时隙

与(k-P_RS)的乘法运算可能结果

由表1可以看出，(k-P_RS)值可能的值为1、2、3、-1、-2、-3。因此，信号运算系统202分为补码计算单元2021以及乘法计算单元2022。当判断(k-P_RS)值为负值时，补码计算单元2021对

进行补码计算；当为正值时，不进行计算。接着，对于乘1的操作，也即|k-P_RS|＝1 其实即为直接输出补码计算单元2021的输出结果；对于乘2的操作，也即|k-P_RS|＝2，直接对

左移1bit即可，而对于乘3的操作，也即 |k-P_RS|＝3，可将左移1bit的结果加上

就是乘3的结果。

在信号运算系统202将

输出至第二信号插值运算系统203之后，第二信号插值运算系统203即根据第一方面所叙述的插值算法的原理进行exp的运算，最后输出

不难理解的是，图3所示出的结构仅给出了从

获得

的过程。但根据式 (1)所示，电子设备实际接收到的信号为RxRS₁和RxRS₂，其本地获知的本地导频信号RS₁和RS₂，因此第二方面所述的处理系统还可以包括导频信号预处理系统，即用于根据RxRS₁和RxRS₂以及RS₁和RS₂获得导频信号预处理结果

从而可以将该预处理结果输入至第一信号插值运算系统201进行后续的计算。

同理，经过第二信号插值运算系统203计算输出的结果为

但根据式(3)可知，最后想要获取的估计补偿结果为各个SC-FDMA符号需要进行补偿的频域响应，具体为

因此，第二方面所述的处理系统还可以包括频域响应处理系统，用于根据

以及各 SC-FDMA符号所属时隙的频域响应H_RS，获得该SC-FDMA符号需要进行补偿的频域响应H_l,k。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (7)

1.一种信号插值运算系统，其特征在于，包括：

移位存储器单元，用于对接收到的待处理信号x以比特位的形式分两部分进行存储，一部分存储x在除以2^m后获得的整数部分x_msb，另一部分存储剩余部分x_lsb，其中m为正整数；

只读存储器ROM单元，用于存储x_msb与y(n)对应关系的预设运算映射表，其中y(n)为x_msb经过所述预设运算得到的运算结果，还用于存储相邻两个运算结果之间的插值y(n+1)-y(n)；

移位计算单元，用于对所述运算结果y(n)左移m比特并输出移位后的结果；

数字信号处理DSP单元，用于从移位存储器单元中读取x_lsb，从ROM单元中读取y(n+1)-y(n)，对x_lsb以及y(n+1)-y(n)进行乘法运算，再读取移位计算单元输出的移位后的结果，将移位后的结果与所述乘法运算的结果进行加法运算，输出所述待处理信号x基于预设运算后理所得到的处理信号y。

2.根据权利要求1所述的运算系统，其特征在于，所述预设运算为：arctan运算、exp运算或第一运算；

其中，所述第一运算为：经过arctan运算之后再除以常数N的运算。

3.根据权利要求2所述的运算系统，其特征在于，所述信号插值运算系统为基于FPGA实现的信号插值运算系统；

所述移位存储器单元、只读存储器ROM单元、移位计算单元以及数字信号处理DSP单元均为FPGA片上单元。

4.一种应用于LTE频偏估计补偿的处理系统，配置在电子设备中，其特征在于，包括两个如权利要求3所述的信号插值运算系统；其中，第一信号插值运算系统进行的预设运算为arctan运算或第一运算，第二信号插值运算系统进行的预设运算为exp运算；

其中，所述第一运算为：经过arctan运算之后再除以常数N的运算；

所述处理系统还包括信号运算系统；

所述第一信号插值运算系统，用于对接收到的待处理信号

进行运算处理，得到待处理信号

的arctan运算结果

或第一运算的运算结果

在得到的运算结果为

时，所述第一信号插值运算系统还用于根据

以及N_symbol计算

其中，RxRS₁以及RxRS₂为所述电子设备接收到的导频信号，RS₁以及RS₂为所述电子设备的本地导频信号，

为每个子载波在两个时隙之间由多普勒扩展引起的相位旋转，

N_symbol为一个时隙内SC-FDMA符号的符号数，

为每个SC-FDMA符号的相位偏转；

所述信号运算系统，用于对(k-P_RS)以及

进行乘法运算，得到运算结果

其中，k为两个时隙中各个SC-FDMA符号的编号，P_RS为每个时隙中导频的位置；

所述第二信号插值运算系统，用于对所述信号运算系统输出的

进行运算处理，得到并输出

的exp运算结果

所述处理系统还包括导频信号预处理系统，用于根据所述电子设备接收到的导频信号RxRS₁和RxRS₂以及本地导频信号RS₁和RS₂，根据下式得到导频信号预处理结果：

并将所述导频信号预处理结果输出至所述第一信号插值运算系统中。

5.根据权利要求4所述的处理系统，其特征在于，所述信号运算系统包括补码计算单元以及乘法计算单元；

所述补码计算单元，用于仅在确定(k-P_RS)的值小于0时对

进行补码计算；

所述乘法计算单元，用于根据|k-P_RS|的不同结果，对补码计算单元输出结果进行相应的处理得到运算结果

包括：

在|k-P_RS|为1时，将补码计算单元输出结果作为运算结果；

在|k-P_RS|为2ⁿ时，将补码计算单元输出结果左移n比特得到运算结果，其中n为正整数；

在|k-P_RS|为(2ⁿ+p)时,将补码计算单元输出结果左移n比特之后，再与p倍的补码计算单元输出结果进行加法运算得到运算结果，其中p为正整数。

6.根据权利要求4所述的处理系统，其特征在于，所述处理系统还包括频域响应处理系统，用于根据所述第二信号插值运算系统输出的运算结果

以及各SC-FDMA符号所属时隙的频域响应H_RS，获得该SC-FDMA符号需要进行补偿的频域响应。

7.根据权利要求4-6任一所述的处理系统，其特征在于，所述处理系统为基于FPGA实现的处理系统。

Images