CN101141206A - 一种用于td-scdma中信干比测量的装置及其实现方法 - Google Patents

Abstract

本发明提供了一种信干比测量装置及方法，包含主控单元，与信干比测量装置中的其他单元相连，用于调度其他单元；输入数据存储单元，用于存储解调后的码片符号数据；均值方差计算单元，用于每次从所述输入数据存储单元中取出一个虚拟资源单元的符号数据进行处理，输出其均值和方差；信干比估计值计算单元，用于接收所述均值方差计算单元输出的均值和方差，进行处理，输出信干比估计值；校正单元，用于接收所述信干比估计值计算单元输出的信干比估计值，进行校正处理，输出信干比值；无限冲击响应滤波单元，用于接收所述校正单元输出的信干比值，进行无限冲击响应滤波，输出滤波后的信干比测量值。所述各单元为硬件单元。本发明设计成本大为降低。

Description

一种用于TD-SCDMA中信干比测量的装置及其实现方法

技术领域

本发明涉及集成电路设计领域、FPGA(现场可编程门阵列)设计领域和第三代移动通信领域，具体地说，是用于TD-SCDMA(时分同步码分多址)移动通信系统中，对NodeB(基站)的上行链路中解调输出的数据进行码域SIR(信号干扰比，简称信干比)测量的FPGA设计的装置和方法。

背景技术

在TD-SCDMA基带上行码片级处理过程中，需要对经过解调后的数据进行信干比测量(以后简称SIR测量)，测量得到的SIR值是随后的上行功控过程的重要输入参数，该SIR值也可能在智能天线算法中被采用到，以提高智能天线算法的性能；与此同时，还输出每个VRU(虚拟资源单元)的瞬时码域加权因子η^k _vru，供上行解调模块进行软判决。

SIR测量算法原理描述如下：

输入：

i＝0...4N-1，即解调后的数据输出，N为每个VRU所占用的半个时隙的符号数据的长度，

输出：

第k_vru个VRU的瞬时码域加权因子，送到上行解调模块进行软判决

第k_vru个VRU的码域SIR(或者习惯也写成SNR)

方法：

d_i′^(k _VRU ⁾，i＝0...4N-1的均值为

${\stackrel{\‾}{d}}^{\left(k_{\mathrm{vru}}\right)}=\frac{1}{4N}\underset{n=0}{\overset{2N-1}{\mathrm{\Σ}}}\left(\right|\mathrm{Re}\left(d_n^{\′\left(k_{\mathrm{vru}}\right)}\right)|+|\mathrm{Im}\left(d_n^{\′\left(k_{\mathrm{vru}}\right)}\right)\left|\right)---\left(1\right)$

d_i ^′(k _VRU ⁾，i＝0...4N-1的方差为

$P_{\mathrm{CIP}}^{k_{\mathrm{VRU}}}=\frac{1}{4N}\underset{n=0}{\overset{2N-1}{\mathrm{\Σ}}}{\left(\right|\mathrm{Re}\left(d_n^{\′\left(k_{\mathrm{vru}}\right)}\right)-{\stackrel{\‾}{d}}^{\left(k_{\mathrm{vru}}\right)}|}^2+{|Im\left(d_n^{\′\left(k_{\mathrm{vru}}\right)}\right)-{\stackrel{\‾}{d}}^{\left(k_{\mathrm{vru}}\right)}|}^2)---\left(2\right)$

则估计的信噪比为

${\mathrm{SNR}}_{\mathrm{est}}^{\left(k_{\mathrm{vru}}\right)}=\frac{{\left({\stackrel{\‾}{d}}^{\left(k_{\mathrm{vru}}\right)}\right)}^2}{P_{\mathrm{CIP}}^{k_{\mathrm{vru}}}}---\left(3\right)$

每一个VRU的权值(瞬时码域加权因子)为

${\mathrm{\η}}^{\left(k_{\mathrm{vru}}\right)}=x_{\mathrm{cor}}\·\frac{{\stackrel{\‾}{d}}^{\left(k_{\mathrm{vru}}\right)}}{P_{\mathrm{CIP}}^{k_{\mathrm{vru}}}}---\left(4\right)$

这里x_cor是为了补偿由于使用非线性绝对值运算(均值和方差)在低SIR下带来的无法忽略的偏差：

$x_{\mathrm{cor}}=f_{\mathrm{cor}}\left({\mathrm{SNR}}_{\mathrm{est}}^{k_{\text{vru}}}\right)---\left(5\right)$

其中函数f_cor(x)来自于仿真结果，可以由多项式进行拟合。

以上算出的信噪比也有一定的误差(由于绝对值运算引起)，我们需要使用另一个修正因子x′_cor来校正。信噪比的计算如下

${\mathrm{SNR}}^{k_{\mathrm{vru}}}=x_{\mathrm{cor}}^{\′}\·{\mathrm{SNR}}_{\mathrm{est}}^{k_{\mathrm{vru}}}---\left(6\right)$

其中修正因子x′_cor取决于估计的信噪比，表示如下

$x_{\mathrm{cor}}^{\′}=f_{\mathrm{cor}}^{\′}\left({\mathrm{SNR}}_{\mathrm{est}}^{k_{\mathrm{vru}}}\right)---\left(7\right)$

函数f′_cor(x)来自于仿真结果，由多项式拟合。

在SIR测量结果输出之前，还要对它进行IIR(无限冲激响应)滤波：

${\stackrel{\‾}{\mathrm{SNR}}}^{k_{\mathrm{vru}}}=(1-P)\·{\stackrel{\‾}{\mathrm{SNR}}}^{k_{\mathrm{vru}}}(k-1)+P\·{\mathrm{SNR}}^{k_{\mathrm{vru}}}\left(k\right)---\left(8\right)$

在具体实现SIR测量过程时，目前业界一般采用软件(主要是高性能数字信号处理器)实现，其缺点是成本高昂。

发明内容

本发明要解决的技术问题是提供一种SIR测量的装置和方法，降低成本。

为了解决上述技术问题，本发明提供了一种信干比测量装置，包含主控单元，输入数据存储单元，均值方差计算单元，信干比估计值计算单元，校正单元，无限冲击响应滤波单元，所述各单元为硬件单元，其中，

所述主控单元，与所述信干比测量装置中的其他单元相连，用于调度其他单元；

所述输入数据存储单元，用于存储解调后的码片符号数据；

所述均值方差计算单元，用于每次从所述输入数据存储单元中取出一个虚拟资源单元的符号数据进行处理，输出其均值和方差；

所述信干比估计值计算单元，用于接收所述均值方差计算单元输出的均值和方差，进行处理，输出信干比估计值；

所述校正单元，用于接收所述信干比估计值计算单元输出的信干比估计值，进行校正处理，输出信干比值；

所述无限冲击响应滤波单元，用于接收所述校正单元输出的信干比值，进行无限冲击响应滤波，输出滤波后的信干比测量值。

进一步地，上述装置还可具有以下特点，所述信干比估计值计算单元还输出所述虚拟资源单元的瞬时码域加权因子，所述校正单元还接收所述瞬时码域加权因子进行校正处理，输出校正后的瞬时码域加权因子。

进一步地，上述装置还可具有以下特点，所述均值方差计算单元进一步包含绝对值运算子单元，第一乘法器，第一累加器，第一寄存器，减法器，自乘器，第二累加器，第二乘法器，第二寄存器，其中，

绝对值运算子单元从所述输入数据存储单元读出所述虚拟资源单元的一个数据，取绝对值后输出至第一乘法器，与1/4N相乘，N为每个VRU半个时隙的符号数据的长度，第一乘法器的结果输出至第一累加器，所述绝对值运算子单元再读取下一个数据进行处理，直到处理完所述虚拟资源单元一个时隙内的所有数据，第一累加器输出所述虚拟资源单元的均值至所述第一寄存器；

所述减法器从所述输入数据存储单元读出所述虚拟资源单元一个数据，与所述均值作相减处理，输出至自乘器，自乘器对减法器的输出作平方处理，输出至第二累加器，所述减法器再读取下一个数据进行处理，直到处理完所述虚拟资源单元一个时隙内的所有数据，第二累加器输出累加结果至第二乘法器，与1/4N相乘后，第二乘法器输出所述虚拟资源单元的方差至所述第二寄存器。

进一步地，上述装置还可具有以下特点，所述信干比估计值计算单元包含移位减法子单元和乘法器，所述移位减法单元接收所述均值方差计算单元输出的均值和方差，将所述均值和方差进行移位减法处理，得到均值和方差相除的商，即得到所述瞬时码域加权因子，该结果输出到所述乘法器，所述乘法器的另一输入值为所述均值，二者经所述乘法器作相乘处理，输出所述信干比估计值。

进一步地，上述装置还可具有以下特点，所述均值方差计算单元，信干比估计值计算单元，校正单元，无限冲击响应滤波单元中每个单元处理完成后，产生处理完成标志至所述主控单元，所述主控单元收到所述处理完成标志后，进行处理后启动所述单元的后续处理单元。

进一步地，上述装置还可具有以下特点，所述无限冲击响应滤波单元输出滤波后的所述信干比估计值至所述主控单元，保存在所述主控单元中，所述校正单元输出校正后的瞬时码域加权因子至所述主控单元，保存在所述主控单元中。

进一步地，上述装置还可具有以下特点，所述校正单元使用乘法器和累加器实现多项式形式的校正函数。

本发明还提出一种信干比测量方法，使用一信干比测量装置进行测量，包含如下步骤：

(a)进行系统参数配置，将一个上行时隙的解调后的数据保存到存储单元中；

(b)启动一个虚拟资源单元VRU的信干比测量过程；

(c)利用均值方差计算单元、信干比估计值计算单元、校正计算单元、无限冲击响应滤波单元，产生一个虚拟资源单元的信干比测量值；

(d)判断是否完成所述上行时隙中虚拟资源单元的信干比测量，如果是，则完成了一个上行时隙的SIR测量过程；否则返回步骤(c)。

进一步地，上述方法还可具有以下特点，所述步骤(b)中，启动一个虚拟资源单元的信干比测量过程时，将VRU的计数器清零；所述步骤(c)中，产生一个虚拟资源单元的信干比测量值后，所述VRU的计数器值加1，所述步骤(d)中，如果所述VRU的计数器的值超过系统设定值时，判断已完成所述上行时隙中虚拟资源单元的信干比测量。

进一步地，上述方法还可具有以下特点，所述信干比测量装置中的均值方差计算单元、信干比估计值计算单元、校正计算单元、无限冲击响应滤波单元为硬件单元。

进一步地，上述方法还可具有以下特点，所述步骤(c)中，还产生一个虚拟资源单元的瞬时码域加权因子。

采用本发明，设计成本大为降低。在实现该硬件装置时，采用了流水线等技术，使该装置较小代价获得较高的处理能力，进一步显现相对于现有软件实现的优势。

附图说明

图1是本发明SIR测量硬件装置的组成框图。

图2是图1中均值方差计算单元的电路结构示意图。

图3是图1中SIR估计值计算单元的电路结构示意图。

图4是图1中校正计算单元的电路结构示意图。

图5是图1中IIR滤波单元的电路结构示意图。

图6是本发明SIR测量实现方法流程图。

具体实施方式

根据背景技术中的算法介绍，为高效率地实现该算法，可以将该SIR测量模块分成以下六个单元：1)输入数据存储单元；2)均值方差计算单元；3)SIR估计值计算单元；4)校正计算单元；5)IIR滤波单元；6)主控单元。图1所示为本发明提出的SIR测量装置框图。该装置可采用Xilinx的FPGA来实现。该系列的FPGA除了基本的逻辑资源外，还有运算单元DSP48(可进行加、减、乘和累加运算)和存储单元。

输入到SIR模块的数据为解调后的码片数据。在主控单元的控制下，进行一个时隙内各VRU的SIR测量处理。首先由输入数据存储单元将输入数据按照一定的格式进行保存，由均值方差计算单元从该输入数据存储单元中取出一个VRU的数据进行处理，得到均值和方差，该均值和方差输入SIR估计值计算单元，进行处理，得到SIR估计值和瞬时码域加权因子。用校正计算单元对得到的SIR值和瞬时码域加权因子进行校正，以减少由于简化运算而带来的误差。SIR值经过校正后就可以用IIR滤波单元进行滤波，得到想要的SIR值。

下面进一步详细说明各单元的结构和功能。

1)输入数据存储单元

输入数据的存储方式对后续的计算处理流程有比较大的影响，本发明采样交替存储的方式。对于一个上行时隙，输入的数据为2N*K个复数数值，每个复数的实部(I)和虚部(Q)假设为16比特，我们将在RAM(随机存取存储器)中交替存储I路数据和Q路数据。N为每个VRU所占用的半个时隙的符号数据的长度，其值为22，K为VRU数，其值为16，则一个上行时隙所需保存的数据为2×22×16×2＝1408个数据，每个数据为16比特宽度。

在启动SIR测量计算之前，一个时隙的所有这些数据写入到输入数据存储单元中，在计算开始后，保存在输入数据存储单元中的I、Q数据被串行读出，输入到均值方差计算单元。

该输入数据存储单元为双口RAM(随机存取存储器)，分为A口和B口。所输入的数据从A口写入，同时SIR测量装置中的其他单元也可以从A口读出数据；B口只有读出操作。

2)均值方差计算单元

均值计算由公式(1)描述，对于第k个VRU，均值是这2N个符号数据的平均值，而方差计算由公式(2)描述，对于第k个VRU，方差是这2N个符号数据的方差。这些数据从输入数据存储单元读出。

考虑到FPGA的DSP48的特殊性，对公式(1)调整为：

${\stackrel{\‾}{d}}^{\left(k_{\mathrm{vru}}\right)}=\underset{n=0}{\overset{2N-1}{\mathrm{\Σ}}}\left(\frac{1}{4N}\right|\mathrm{Re}\left(d_n^{\′\left(k_{\mathrm{vru}}\right)}\right)|+\frac{1}{4N}|\mathrm{Im}\left(d_n^{\′\left(k_{\mathrm{vru}}\right)}\right)\left|\right)---\left(9\right)$

对于每个VRU，数据从输入数据存储单元的B口读出，然后求绝对值，乘上1/4N并进行累加，在4N个时钟周期之后将其累加值输出到寄存器中，并开始流水线计算下一个均值，这样计算就可以减少使用DSP48单元的数量，同时控制更加流畅，控制逻辑电路也得到了简化。

当计算出一个均值后，根据公式(2)，从A口顺序读出2N个I值和Q值，并与计算得到的均值相减，并用一个DSP48单元进行自身的相乘(即求平方)以及累加。在4N个时钟周期后，累加值输出并用1/4N来相乘，输出到寄存器中，开始流水线计算下一个方差。电路结构见附图2。

图2所示电路为均值方差计算单元的框图，包含绝对值运算子单元，第一乘法器，第一累加器，第一寄存器，减法器，自乘器，第二累加器，第二乘法器，第二寄存器，其中，

绝对值运算子单元从所述输入数据存储单元读出所述虚拟资源单元的一个数据，取绝对值后输出至第一乘法器，与1/4N相乘，N为每个VRU所占用半个时隙的符号数据的长度，第一乘法器的结果输出至第一累加器，所述绝对值运算子单元再读取下一个数据进行处理，直到处理完所述虚拟资源单元一个时隙内的所有数据，第一累加器输出所述虚拟资源单元的均值至所述第一寄存器；

所述减法器从所述输入数据存储单元读出所述虚拟资源单元一个数据，与所述均值作相减处理，输出至自乘器，自乘器对减法器的输出作平方处理，输出至第二累加器，所述减法器再读取下一个数据进行处理，直到处理完所述虚拟资源单元一个时隙内的所有数据，第二累加器输出累加结果至第二乘法器，与1/4N相乘后，第二乘法器输出所述虚拟资源单元的方差至所述第二寄存器。

3)SIR估计值计算单元

在得到了均值、方差之后，就可以根据公式(3)在4N个时钟周期内计算得到SIR估计值。每一个VRU的权值(瞬时码域加权因子)的计算可以根据公式(4)来进行，二者都需要计算d^(k)/q^(k)，其中d^(k)为均值，q^(k)为方差。因此SIR估计值可以分成两步来计算，第一步先计算出d^(k)/q^(k)，第二步计算出SIR的估计值(d^(k)/q^(k))*d^(k)。

对于16bit的除法d^(k)/q^(k)，可以用移位减法来运算，完成了除法之后，再用DSP48单元与d^(k)相乘得到SIR估计值。电路结构见附图3。

图3所示信干比估计值计算单元包含移位减法子单元和乘法器，所述移位减法单元接收所述均值方差计算单元输出的均值和方差，将所述均值和方差进行移位减法处理，得到均值和方差相除的商，即得到所述瞬时码域加权因子，该结果输出到所述乘法器，所述乘法器的另一输入值为所述均值，二者经所述乘法器作相乘处理，输出所述信干比估计值。

4)校正计算单元

在计算瞬时码域加权因子和SIR之前，需要计算校正函数f_cor(x)和f′_cor(x)。实际上，f′_cor(x)的计算过程和f_cor(x)是一样的，除了它们的系数不同，可以统一一起放在ROM(只读存储器)中。电路结构见附图4。

在得到了f_cor(x)和f′_cor(x)之后，就可以通过简单的乘法得到校正后的瞬时码域加权因子和SIR(参见公式(4)和公式(7))。

在图4所示的电路中完成多项式系数的选择和多项式计算。校正函数为分段多项式，即根据x在不同的数值区间，多项式采用不同的系数。每个多项式采用一组系数，每组系数个数都相同，等于多项式的最高阶数。多项式形式为：

，c_k是系数。因此用乘法单元和累加单元即可完成计算过程。

5)IIR滤波单元

前面计算得到的经过校正后的SIR值可以用公式(10)进行IIR滤波，电路结构见附图5。其中乘法、减法以及乘加运算可以流水线运算，能和前面的f_cor(x)的运算共享DSP48硬件资源，因为所有的运算都是顺序执行的，需要4N个时钟周期计算完毕。

图5中系数1是公式(8)中的P，系数2等于1，两个系数相减，就是公式8中的1-P，延迟为IIR滤波器的一个采样周期。

电路结构描述如下：根据公式(8)，每输入一个新的SIR计算值，先用乘法器与系数1相乘，得到公式(8)中的P·SNR^k _vru(k)，然后将系数相减后得到的新的系数(即公式(8)中的(1-P))与前一次计算得到的结果(即

相乘，得到公式(8)中的 $(1-P)\·{\stackrel{\‾}{\mathrm{SNR}}}^{k_{\mathrm{vru}}}(k-1)$ ，相加即得到滤波后的

6)主控单元

主控单元主要用来控制整个SIR测量模块的运行过程。在该SIR测量模块启动之前，相关的配置参数和输入数据都要准备好，写入到专门的RAM(随机存取存储器)中。在外部命令的控制下，启动主控单元。最后得到的数据结果可以以RAM的形式保存在主控单元中，供其它模块访问。

前面5个单元的调度在这个主控单元中完成，对每一个VRU，按照顺序发出各自的调度命令。每个单元处理完成后，都产生一个处理完成标志给主控单元，主控单元根据这个标志，进行必要的数据处理后启动该单元的后续处理单元。

图6所示为本发明SIR测量实现方法，实现步骤包括：

步骤610，进行系统参数配置，将一个上行时隙的解调后的数据保存到存储单元中；

在每个上行时隙，由外部首先进行系统参数配置，将一个上行时隙的解调后的数据(即外部数据)保存到RAM中；

步骤620，根据配置的VRU个数开始启动所述上行时隙一个VRU的SIR测量过程，同时VRU的计数器清零；

从外部输入给主控单元启动命令，主控单元根据配置的VRU数量开始启动一个VRU的SIR测量过程，同时VRU的计数器清零；

步骤630，启动均值方差计算单元、SIR估计值计算单元、校正计算单元、IIR滤波单元，产生一个VRU的SIR测量值和瞬时码域加权因子；

步骤630进一步包含：

(a)将保存到RAM中的解调数据输入到均值方差计算单元，一共要取出44个符号数据，由均值方差计算单元进行处理，输出每个VRU的均值和方差；

(b)SIR估计值计算单元接收(a)中得到的均值和方差，经过处理，输出SIR估计值，同时输出每一个VRU的权值(瞬时码域加权因子)；

(c)校正计算单元接收SIR估计值计算单元输出的SIR估计值和瞬时码域加权因子，进行校正处理，输出校正后的瞬时码域加权因子和SIR值。校正处理时，先求出校正函数f′_cor(x)的函数值，由该校正函数对SIR估计值进行校正得到校正后的SIR值，随后用同样的方法得到校正后的瞬时码域加权因子；

(d)IIR滤波单元对校正单元输出的SIR值进行IIR滤波，至此将输出一个VRU的SIR测量值；

本发明装置中的均值方差计算、SIR估计值计算、校正计算、SIR值的IIR滤波，与一个VRU进行SIR测量处理时的步骤630中的(a)～(d)相对应，在时间顺序上是串行执行的。

步骤640，VRU的计数器增一，如果计数器的值达到了设定值，则完成了一个上行时隙的SIR测量过程，否则启动下一个VRU单元的SIR测量，重复步骤630。

本发明可作为NodeB基带芯片的一部分或者是NodeB基带FPGA的一部分。

本发明所用的硬件资源极为节省，只用到了不超过300个slice(FPGA基本逻辑单元)和8个专用的乘法单元，而且处理所耗的时钟周期很少，只有大约1500个时钟周期，因此在实际使用时，可以用该发明进行时分复用，完成多时隙多载波的SIR的计算。比起用DSP软件实现可以显著降低设计成本，具有很大的优越性。

Claims (11)

1.一种信干比测量装置，包含主控单元，输入数据存储单元，均值方差计算单元，信干比估计值计算单元，校正单元，无限冲击响应滤波单元，所述各单元为硬件单元，其中，

所述主控单元，与所述信干比测量装置中的其他单元相连，用于调度其他单元；

所述输入数据存储单元，用于存储解调后的码片符号数据；

所述均值方差计算单元，用于每次从所述输入数据存储单元中取出一个虚拟资源单元VRU的符号数据进行处理，输出其均值和方差；

所述信干比估计值计算单元，用于接收所述均值方差计算单元输出的均值和方差，进行处理，输出信干比估计值；

所述校正单元，用于接收所述信干比估计值计算单元输出的信干比估计值，进行校正处理，输出信干比值；

所述无限冲击响应滤波单元，用于接收所述校正单元输出的信干比值，进行无限冲击响应滤波，输出滤波后的信干比测量值。

2.如权利要求1所述的装置，其特征在于，所述信干比估计值计算单元还输出所述虚拟资源单元的瞬时码域加权因子，所述校正单元还接收所述瞬时码域加权因子进行校正处理，输出校正后的瞬时码域加权因子。

3.如权利要求1或2所述的装置，其特征在于，所述均值方差计算单元进一步包含绝对值运算子单元，第一乘法器，第一累加器，第一寄存器，减法器，自乘器，第二累加器，第二乘法器，第二寄存器，其中，

绝对值运算子单元从所述输入数据存储单元读出所述虚拟资源单元的一个数据，取绝对值后输出至第一乘法器，与1/4N相乘，N为每个VRU半个时隙的符号数据的长度，第一乘法器的结果输出至第一累加器，所述绝对值运算子单元再读取下一个数据进行处理，直到处理完所述虚拟资源单元一个时隙内的所有数据，第一累加器输出所述虚拟资源单元的均值至所述第一寄存器；

所述减法器从所述输入数据存储单元读出所述虚拟资源单元一个数据，与所述均值作相减处理，输出至自乘器，自乘器对减法器的输出作平方处理，输出至第二累加器，所述减法器再读取下一个数据进行处理，直到处理完所述虚拟资源单元一个时隙内的所有数据，第二累加器输出累加结果至第二乘法器，与1/4N相乘后，第二乘法器输出所述虚拟资源单元的方差至所述第二寄存器。

4.如权利要求1或2所述的装置，其特征在于，所述信干比估计值计算单元包含移位减法子单元和乘法器，所述移位减法单元接收所述均值方差计算单元输出的均值和方差，将所述均值和方差进行移位减法处理，得到均值和方差相除的商，即得到所述瞬时码域加权因子，该结果输出到所述乘法器，所述乘法器的另一输入值为所述均值，二者经所述乘法器作相乘处理，输出所述信干比估计值。

5.如权利要求1或2所述的装置，其特征在于，所述均值方差计算单元，信干比估计值计算单元，校正单元，无限冲击响应滤波单元中每个单元处理完成后，产生处理完成标志至所述主控单元，所述主控单元收到所述处理完成标志后，进行处理后启动所述单元的后续处理单元。

6.如权利要求1或2所述的装置，其特征在于，所述无限冲击响应滤波单元输出滤波后的所述信干比估计值至所述主控单元，保存在所述主控单元中，所述校正单元输出校正后的瞬时码域加权因子至所述主控单元，保存在所述主控单元中。

7.如权利要求1或2所述的装置，其特征在于，所述校正单元使用乘法器和累加器实现多项式形式的校正函数。

8.一种信干比测量方法，使用一信干比测量装置进行测量，包含如下步骤：

(a)进行系统参数配置，将一个上行时隙的解调后的数据保存到存储单元中；

(b)启动所述上行时隙中一个虚拟资源单元VRU的信干比测量过程；

(c)利用均值方差计算单元、信干比估计值计算单元、校正计算单元、无限冲击响应滤波单元，产生一个虚拟资源单元的信干比测量值；

(d)判断是否完成所述上行时隙中虚拟资源单元的信干比测量，如果是，则完成了一个上行时隙的SIR测量过程；否则返回步骤(c)。

9.如权利要求8所述的方法，其特征在于，所述步骤(b)中，启动一个虚拟资源单元的信干比测量过程时，将VRU的计数器清零；所述步骤(c)中，产生一个虚拟资源单元的信干比测量值后，所述VRU的计数器值加1，所述步骤(d)中，如果所述VRU的计数器的值超过系统设定值时，判断已完成所述上行时隙中虚拟资源单元的信干比测量。

10.如权利要求8所述的方法，其特征在于，所述信干比测量装置中的均值方差计算单元、信干比估计值计算单元、校正计算单元、无限冲击响应滤波单元为硬件单元。

11.如权利要求8所述的方法，其特征在于，所述步骤(c)中，还产生一个虚拟资源单元的瞬时码域加权因子。

Images